KR20080090801A - 낸드 플래시 메모리소자의 소거방법 - Google Patents

낸드 플래시 메모리소자의 소거방법 Download PDF

Info

Publication number
KR20080090801A
KR20080090801A KR1020070034115A KR20070034115A KR20080090801A KR 20080090801 A KR20080090801 A KR 20080090801A KR 1020070034115 A KR1020070034115 A KR 1020070034115A KR 20070034115 A KR20070034115 A KR 20070034115A KR 20080090801 A KR20080090801 A KR 20080090801A
Authority
KR
South Korea
Prior art keywords
erase
voltage
cell
memory cell
verify
Prior art date
Application number
KR1020070034115A
Other languages
English (en)
Inventor
김형석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070034115A priority Critical patent/KR20080090801A/ko
Publication of KR20080090801A publication Critical patent/KR20080090801A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Abstract

반복적인 프로그램/소거 싸이클링에 의한 셀의 문턱전압의 변동으로 인해 소거불량이 발생하는 것을 방지할 수 있는 낸드 플래시 메모리소자의 소거방법은, 소거 명령어를 입력하는 단계와, 소거 명령에 따라 메모리 셀의 데이터를 소거하는 단계와, 제1 검증전압으로 메모리 셀의 소거상태를 검증하는 단계와, 메모리 셀이 소거검증 단계를 패스(pass)하지 못한 셀인 경우, 검증전압을 제1 검증전압에 일정 전압을 더한 제2 검증전압으로 변경하는 단계와, 소거검증 단계를 패스하지 못한 셀에 다시 소거전압을 인가하여 메모리 셀의 데이터를 소거하는 단계, 및 제2 검증전압으로 소거검증 단계를 패스하지 못한 셀의 소거상태를 검증하는 단계를 포함하여 이루어진다.
낸드 플래시 메모리, 검증전압, 슬로우 셀, 소거불량, 문턱전압, 싸이클링

Description

낸드 플래시 메모리소자의 소거방법{Erase method for NAND flash memory device}
도 1은 낸드 플래시 메모리소자의 소거된 상태 및 프로그램된 상태에서의 문턱전압 분포를 나타내 보인 도면이다.
도 2는 검증전압(read line)을 조정할 경우의 메모리 셀의 문턱전압 분포를 나타낸 도면이다.
도 3은 본 발명에 따른 낸드 플래시 메모리소자의 소거 방법을 설명하기 위하여 도시한 낸드 플래시 메모리소자의 스트링 구조이다.
도 4는 본 발명에 의한 낸드 플래시 메모리소자의 소거 방법을 설명하기 위하여 도시한 흐름도이다.
본 발명은 낸드 플래시 메모리소자의 구동방법에 관한 것으로, 특히 메모리 셀의 소거상태를 검증하는 검증전압을 조정함으로써 소거불량을 줄이고 싸이클링 특성을 개선할 수 있는 낸드 플래시 메모리소자의 소거 방법에 관한 것이다.
최근, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기 로 데이터(data)를 재작성하는 리프래시(refresh) 기능이 필요없는 플래시(flash) 메모리소자에 대한 수요가 증가하고 있다. 또한, 많은 데이터를 저장할 수 있는 대용량 메모리소자의 개발을 위해 메모리소자의 고집적화 기술에 대한 연구가 활발히 진행되고 있다.
메모리소자의 고집적화를 위해 다수의 메모리 셀들이 직렬로 접속되어 하나의 스트링을 구성하는 낸드(NAND) 플래시 메모리소자는 노아(NOR) 플래시 메모리소자와는 달리 순차적으로 정보를 읽어내는 메모리소자이다. 낸드 플래시 메모리소자의 프로그램 및 소거는 파울러-노드하임 터널링(Fowler-Nordheim tunneling) 방식을 이용하여 플로팅게이트에 전자를 주입하거나 방출하면서 메모리 셀의 문턱전압(Vt)을 제어함으로써 이루어진다.
이러한 낸드 플래시 메모리소자에서는 메모리 셀의 신뢰성 확보가 중요한 문제이다. 특히, 메모리 셀의 데이터 유지(retention) 특성이 중요한 문제로 되고 있다. 그러나, 언급한 바와 같이 낸드 플래시 메모리소자에서는 F-N 터널링 방식을 이용하여 프로그램 및 소거 동작이 이루어지고 있는데, 프로그램, 소거 동작을 반복적으로 수행하게 되면 터널산화막의 계면에 플러스 전하들이 트랩되게 된다. 이로 인해 메모리 셀의 문턱전압이 변동(shift)하여 데이터 독출시 원래 메모리 셀에 저장된 데이터를 잘못 인식하게 되는 경우가 발생하게 되어 메모리 셀의 신뢰성이 저하되는 문제를 초래하게 된다.
반복적인 프로그램/소거 싸이클링(cycling)에 의한 문턱전압의 변동(shift)은, 프로그램 측면에서는 프로그램 속도가 증가하는 양상으로, 소거 측면에서는 소 거속도가 느려지는 경향으로 나타난다. 일반적으로 소거시의 문턱전압의 변동(shift)이 프로그램시의 문턱전압의 변동보다 크게 나타나므로, 낸드 플래시 메모리소자에서 소거 속도가 느려지는 현상이 더욱 큰 문제점이 되고 있다.
셀 스트링 내의 메모리 셀에 데이터를 저장하는 프로그램 동작이 완료되거나 저장된 데이터를 지우는 소거동작이 완료된 경우, 전하는 메모리 셀 트랜지스터의 플로팅게이트에 존재하거나 없는 상태가 된다. 일반적으로, 도 1에 나타낸 바와 같이, 소거된 상태에 있는 메모리 셀은 네거티브(negative)한 문턱전압 분포(110)를 갖는다. 반면에 프로그램된 상태에 있는 메모리 셀은 포지티브(positive)한 문턱전압 분포(120)를 갖는다.
도 1은 낸드 플래시 메모리소자의 소거된 상태 및 프로그램된 상태에서의 문턱전압 분포를 나타내 보인 도면이다. "112"및 "122"는 각각 반복적인 프로그램/소거 싸이클링에 의해 변동(shift)된 소거상태 및 프로그램 상태에서의 메모리 셀의 문턱전압 분포를 나타낸다.
통상 낸드 플래시 메모리소자에서 프로그램과 소거를 구분하는 읽기 기준선(read line)은 0V이므로, 메모리 셀의 문턱전압이 0V 이하가 되어야 소거검증 동작에서 패스(pass)가 된다. 그러나, 소거속도가 느려진다면, 소거동작을 수행했을 때 문턱전압이 0V에 가까운 메모리 셀들이 존재하게 되며, 이들 메모리 셀들은 소거상태를 검증(verify)하는 단계에서 프로그램 셀로 인식되므로 페일(erase fail)이 된다. 이렇게 검증단계를 패스하지 못한 셀이 있는 블록(block)은 불량 블록으로 처리된다. 따라서, 플래시 메모리소자를 사용함에 따라 점점 불량 블록이 증가 하게 되므로 메모리 용량이 급속하게 줄어들게 되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 반복적인 프로그램/소거 싸이클링에 의해 셀의 문턱전압이 변동됨으로써 소거불량이 발생하는 것을 방지할 수 있는 낸드 플래시 메모리소자의 소거방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 낸드 플래시 메모리소자의 소거방법은, 소거 명령어를 입력하는 단계와, 상기 소거 명령에 따라 메모리 셀의 데이터를 소거하는 단계와, 제1 검증전압으로 상기 메모리 셀의 소거상태를 검증하는 단계와, 메모리 셀이 소거검증 단계를 패스(pass)하지 못한 셀인 경우, 검증전압을 상기 제1 검증전압에 일정 전압을 더한 제2 검증전압으로 변경하는 단계와, 상기 소거검증 단계를 패스하지 못한 셀에 다시 소거전압을 인가하여 상기 메모리 셀의 데이터를 소거하는 단계, 및 제2 검증전압으로 상기 소거검증 단계를 패스하지 못한 셀의 소거상태를 검증하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 소거 명령어를 입력하는 단계에서, 상기 메모리 셀의 검증전압의 변경에 대한 정보를 나타내는 값(n)을 "1"로 세팅하는 단계를 포함할 수 있다.
상기 검증전압을 제2 검증전압으로 변경하는 단계에서, 상기 n의 값을 "0"으로 변경하는 단계를 포함하고, 상기 검증전압을 제2 검증전압으로 변경하는 단계 전에, 상기 슬로우 셀의 n의 값을 확인하는 단계를 더 포함할 수 있다.
상기 슬로우 셀의 n의 값이 "0"인 경우 상기 슬로우 셀이 포함된 블록(block)을 불량 블록으로 처리한다.
상기 제1 검증전압은 0V이고, 상기 제2 검증전압은 0V보다 크고 1.0V이하인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
통상, 낸드 플래시 메모리소자의 메모리 셀이 프로그램 상태인지 혹은 소거 상태인지를 판별하는 검증전압(read line)은 0V이다. 그런데, 반복적인 프로그램/소거 싸이클링에 의해 메모리 셀의 문턱전압(Vt)에 변동이 일어나는데, 도 1에 도시된 바와 같이 문턱전압이 상승하는 양상으로 변동이 일어난다. 따라서, 기존의 0V의 검증전압을 사용할 경우 소거 셀임에도 불구하고 프로그램 셀로 인식되어 소거불량이 발생하게 된다. 그러나, 메모리 셀의 문턱전압의 변동(shift)을 고려하여 프로그램 셀과 소거 셀을 판별하는 검증전압(read line)을 이동시킬 경우 소거불량을 대폭 줄일 수 있다.
도 2는 검증전압(read line)을 조정할 경우의 메모리 셀의 문턱전압 분포를 나타낸 도면으로서, 참조번호 "210"은 소거상태의 문턱전압 분포를 나타내고, "220"은 프로그램 상태의 문턱전압 분포를 나타낸다.
도시된 것과 같이, 메모리 셀이 프로그램 상태 혹는 소거 상태인지를 판별하는 검증 기준선(read line)을 종래의 0V에서 0V보다 큰 포지티브 값(V1)으로 변경할 경우, 메모리 셀의 문턱전압 분포에 대해 어느 정도의 마진(margin)이 생기기 때문에 소거속도가 느린 슬로우(slow) 셀의 경우에도 소거불량을 대폭 줄일 수 있다. 즉, 종래에 검증전압(read line)이 0V일 경우에는 소거불량이던 셀이 검증 전압을 V1으로 변경할 경우에는 소거 패스(pass)된 셀로 되어 소거불량이 발생하지 않게 된다.
도 3은 본 발명에 따른 낸드 플래시 메모리소자의 소거 방법을 설명하기 위하여 도시한 낸드 플래시 메모리소자의 셀 스트링 구조이다.
도 3을 참조하면, 낸드 플래시 메모리소자는 데이터를 저장하기 위한 저장영역으로서 메모리 셀 어레이를 갖는다. 메모리 셀 어레이는, 대응하는 비트라인(BL)에 연결된 셀 스트링(300)으로 이루어진다. 도면에는 하나의 셀 스트링만 도시되어 있지만, 메모리 셀 어레이 내에는 상기한 셀 스트링이 다수개 배치된다.
각각의 셀 스트링(300)은 대응되는 비트라인(BL)에 연결된 드레인 선택 트랜지스터(310)와, 공통소스라인에 연결되는 소스 선택 트랜지스터(320)와, 상기 드레인 선택 트랜지스터(310)와 소스 선택 트랜지스터(320) 사이에 직렬로 배치된 복수의 메모리 셀 트랜지스터들(331, 332, 333, 334 등)로 구성된다. 드레인 선택 트랜지스터(310)들이 서로 연결되어 드레인 선택라인(DSL)에 접속되고, 소스 선택 트랜지스터(320)들이 서로 연결되어 소스 선택라인(SSL)에 접속된다. 그리고, 메모리 셀 트랜지스터들(331, 332, 333, 334)의 컨트롤 게이트는 서로 연결되어 각각 워드 라인에 접속된다.
도 4는 본 발명에 의한 낸드 플래시 메모리소자의 소거 방법을 설명하기 위하여 도시한 흐름도이다.
도 3의 셀 스트링 구조를 함께 참조하면, 먼저 소거동작을 수행하라는 소거 명령어를 입력하고, n의 값을 "1"로 세팅한다(단계 400). 여기서 "n"은 검증전압의 변경에 대한 정보를 나타내는 값으로, 검증전압을 변경하지 않은 초기의 값을 "1"로 세팅하고, 검증전압을 변경할 경우에는 "0"으로 바꾼다.
다음에, 통상의 방법에 따라 소거 동작을 수행한다(단계 410). 통상적으로 낸드 플래시 메모리소자의 소거 동작은 블록(block) 단위로 이루어지며, F-N 터널링에 의해 블록 내의 셀 트랜지스터들에 프로그램되어 있던 데이터가 소거된다. 구체적으로, 한 블록 내의 모든 메모리 셀 트랜지스터(도 3의 331, 332, 333, 334 등)의 워드라인에 적절한 소거전압, 예컨대 0V의 전압을 인가하고 기판에는 20V 내외의 전압을 인가한다. 이러한 전압의 인가에 의해, 플로팅게이트에 주입되어 있던 전하들이 F-N 터널링에 의해 기판으로 빠져나옴으로써 데이터의 소거가 이루어진다.
다음에, 메모리 셀의 소거 상태를 검증한다(단계 420). 상세하게는, 선택된 비트라인(BL)을 1V 내외로 프리차지(precharge) 시키고, 동시에 선택되지 않은 비트라인은 접지시킨다. 다음에 드레인 선택 트랜지스터(310) 및 소스 선택 트랜지스터(320)를 턴-온(turn-on)시켜 셀 스트링(300)에 전기적 통로가 형성되도록 한다. 그 후 선택된 워드라인과 선택되지 않은 워드라인에 각각 소정의 바이어스를 인가 한다. 선택된 메모리 셀 트랜지스터(도 3의 332)의 워드라인에는 소정의 검증전압, 예컨대 0V를 인가하고, 선택되지 않은 메모리 셀 트랜지스터(도 3의 331, 333, 334 등)의 워드라인에는 선택되지 않은 메모리 셀 트랜지스터의 상태와 무관하게 턴 온 되어 셀 스트링에 전류가 흐를 수 있도록 하기 위하여 적절한 전압(Vread), 예컨대 4.5V 정도의 전압을 인가한다. 상기 비트라인(BL)은 프리차지되어 있고, 선택된 메모리 셀 트랜지스터(332)를 제외하고는 셀 스트링(300)을 이루는 나머지 모든 트랜지스터들이 턴 온 상태이므로, 선택된 메모리 셀 트랜지스터(332)의 상태에 따라 셀 스트링(300)에 전류가 흐르거나 흐르지 않게 된다.
선택된 메모리 셀(332)이 소거된 상태인 경우에는 선택된 메모리 셀 트랜지스터(332)가 턴 온 되므로 셀 스트링(300) 전체에 전류가 흐르게 되고, 이에 따라 비트라인(BL)에 차지되어 있던 전하들이 방전되어 비트라인의 전압이 0V 가까이로 떨어지게 된다. 반면에, 선택된 메모리 셀(332)이 프로그램된 상태인 경우에는 선택된 메모리 셀 트랜지스터(332)가 턴 오프되므로 셀 스트링(300)에는 전류가 흐르지 않게 되며, 이에 따라 비트라인(BL)에 차지되었던 전압이 그대로 유지된다. 이때, 선택된 메모리 셀(332)의 워드라인에는 통상의 검증전압인 0V를 인가한다.
검증결과, 소거된 블록 내의 모든 메모리 셀의 문턱전압이 0V 이하인 경우 소거단계를 패스(pass)한 것으로 인식하여 소거동작을 완료한다(단계 450).
그러나, 상기 소거 검증단계(420)에서 페일(fail)이 발생한 경우에는, n의 값이 "1"인지를 확인한다(단계 430). n은 검증전압의 변경에 대한 정보를 나타내는 값으로, 검증전압을 변경하지 않은 초기상태에서는 "1"로 세팅되고 검증전압을 변 경한 경우에는 "0"의 값을 갖는다. 따라서, 소거 검증단계를 패스하지 못한 셀의 n의 값이 "1"인 경우에는 검증전압을 변경하지 않은 셀이므로 검증전압을 0V보다 큰 포지티브 값인 V1으로 변경하고 n의 값을 "0"으로 바꾼다(단계440). 검증전압을 V1으로 변경한 다음 다시 소거 및 검증동작을 수행한다. 이때의 검증단계(420)는 변경된 검증전압(V1)을 사용하여 이루어진다. 상기 변경된 검증전압 V1은 0V보다 큰 전압으로서, 예컨대 0 ∼ 1.0V 정도로 인가할 수 있다.
한편, 검증전압을 0V보다 큰 포지티브 값으로 상향 조정할 경우 검증라인이 상승한 만큼 프로그램 셀의 데이터 유지(retention) 마진이 줄어듦으로, 그만큼의 프로그램 검증전압도 상향시키는 것이 바람직하다.
상기 페일이 발생한 메모리 셀의 n의 값을 확인한 결과 "0"인 경우에는, 이미 검증전압을 포지티브(positive) 값으로 변경한 상태에서도 다시 페일이 발생한 경우이므로, 이 셀이 포함된 블록은 불량 블록(invalid block)으로 처리한다(단계 460).
이와 같이, 소거동작을 수행한 후 검증단계에서 페일(fail)이 발생한 경우 검증전압을 0V보다 큰 값으로 변경한 후 소거 및 검증동작을 수행함으로써 소거불량을 방지할 수 있으며, 이로 인해 불량 블록으로 처리되는 부분을 감소시킬 수 있으므로 메모리 용량의 감소를 줄일 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
지금까지 설명한 바와 같이 본 발명에 의한 낸드 플래시 메모리소자의 소거 방법에 따르면, 소거동작을 수행한 후 검증단계에서 페일(fail)이 발생할 경우 검증전압을 0V보다 큰 값으로 변경한 후 소거 및 검증동작을 수행한다. 따라서, 반복되는 프로그램/소거 싸이클링에 의한 문턱전압의 상승으로 소거불량이 발생한 슬로우 셀을 다시 소거할 수 있다. 따라서, 문턱전압 상승으로 인한 소거불량을 줄일 수 있으며, 이로 인해 불량 블록으로 처리되는 부분을 감소시킬 수 있으므로 메모리 용량의 감소를 줄일 수 있다.

Claims (5)

  1. 소거 명령어를 입력하는 단계;
    상기 소거 명령에 따라 메모리 셀의 데이터를 소거하는 단계;
    제1 검증전압으로 상기 메모리 셀의 소거상태를 검증하는 단계;
    메모리 셀이 소거검증 단계를 패스(pass)하지 못한 셀인 경우, 검증전압을 상기 제1 검증전압에 일정 전압을 더한 제2 검증전압으로 변경하는 단계;
    상기 소거검증 단계를 패스하지 못한 셀에 다시 소거전압을 인가하여 상기 메모리 셀의 데이터를 소거하는 단계; 및
    제2 검증전압으로 상기 소거검증 단계를 패스하지 못한 셀의 소거상태를 검증하는 단계를 포함하는 것을 특징으로 하는 낸드 플래시 메모리소자의 소거 방법.
  2. 제1항에 있어서,
    상기 소거 명령어를 입력하는 단계에서,
    상기 메모리 셀의 검증전압의 변경에 대한 정보를 나타내는 값(n)을 "1"로 세팅하는 단계를 포함하는 것을 특징으로 하는 낸드 플래시 메모리소자의 소거 방법.
  3. 제1항 및 제2항에 있어서,
    상기 검증전압을 제2 검증전압으로 변경하는 단계에서, 상기 n의 값을 "0"으 로 변경하는 단계를 포함하고,
    상기 검증전압을 제2 검증전압으로 변경하는 단계 전에, 상기 슬로우 셀의 n의 값을 확인하는 단계를 더 포함하는 것을 특징으로 하는 낸드 플래시 메모리소자의 소거 방법.
  4. 제3항에 있어서,
    상기 슬로우 셀의 n의 값이 "0"인 경우 상기 슬로우 셀이 포함된 블록(block)을 불량 블록으로 처리하는 것을 특징으로 하는 낸드 플래시 메모리소자의 소거 방법.
  5. 제1항에 있어서,
    상기 제1 검증전압은 0V이고,
    상기 제2 검증전압은 0V보다 크고 1.0V보다 같거나 작은 것을 특징으로 하는 낸드 플래시 메모리소자의 소거 방법.
KR1020070034115A 2007-04-06 2007-04-06 낸드 플래시 메모리소자의 소거방법 KR20080090801A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034115A KR20080090801A (ko) 2007-04-06 2007-04-06 낸드 플래시 메모리소자의 소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034115A KR20080090801A (ko) 2007-04-06 2007-04-06 낸드 플래시 메모리소자의 소거방법

Publications (1)

Publication Number Publication Date
KR20080090801A true KR20080090801A (ko) 2008-10-09

Family

ID=40151836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034115A KR20080090801A (ko) 2007-04-06 2007-04-06 낸드 플래시 메모리소자의 소거방법

Country Status (1)

Country Link
KR (1) KR20080090801A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183946B2 (en) 2013-01-14 2015-11-10 Samsung Electronics Co., Ltd. Method of storing data in nonvolatile memory device and method of testing nonvolatile memory device
US9672932B2 (en) 2015-05-13 2017-06-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
US9842658B2 (en) 2015-04-20 2017-12-12 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices including variable verification voltages based on program/erase cycle information
US9941016B2 (en) 2015-06-22 2018-04-10 Samsung Electronics Co., Ltd. Flash memory device performing adaptive loop, memory system and method of operating the memory system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183946B2 (en) 2013-01-14 2015-11-10 Samsung Electronics Co., Ltd. Method of storing data in nonvolatile memory device and method of testing nonvolatile memory device
US9842658B2 (en) 2015-04-20 2017-12-12 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices including variable verification voltages based on program/erase cycle information
US9672932B2 (en) 2015-05-13 2017-06-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
US9941016B2 (en) 2015-06-22 2018-04-10 Samsung Electronics Co., Ltd. Flash memory device performing adaptive loop, memory system and method of operating the memory system

Similar Documents

Publication Publication Date Title
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US6418058B1 (en) Nonvolatile semiconductor memory device
JP5090712B2 (ja) フラッシュメモリ素子のプログラム方法
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP4902002B1 (ja) 不揮発性半導体記憶装置
EP2427885B1 (en) Multiple level program verify in a memory device
JP5259481B2 (ja) 不揮発性半導体記憶装置
US8238153B2 (en) Program method of flash memory device
US9070474B2 (en) Nonvolatile semiconductor memory device
US20090135656A1 (en) Non-volatile semiconductor memory device with dummy cells and method of programming the same
KR101264019B1 (ko) 반도체 장치의 동작 방법
JP2008084471A (ja) 半導体記憶装置
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
JP2010211883A (ja) 不揮発性半導体記憶装置
US8223541B2 (en) Non-volatile semiconductor memory, and the method thereof
US7724576B2 (en) Soft programming method of non-volatile memory device
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
JP2007305204A (ja) 不揮発性半導体記憶装置
KR20090055797A (ko) 불휘발성 메모리 소자의 소거 방법
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination