JP2008165960A - Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法 - Google Patents

Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法 Download PDF

Info

Publication number
JP2008165960A
JP2008165960A JP2007293816A JP2007293816A JP2008165960A JP 2008165960 A JP2008165960 A JP 2008165960A JP 2007293816 A JP2007293816 A JP 2007293816A JP 2007293816 A JP2007293816 A JP 2007293816A JP 2008165960 A JP2008165960 A JP 2008165960A
Authority
JP
Japan
Prior art keywords
voltage
memory cells
erase
data
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007293816A
Other languages
English (en)
Other versions
JP5132268B2 (ja
Inventor
Hea Jong Yang
ジョン ヤン，ヘア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008165960A publication Critical patent/JP2008165960A/ja
Application granted granted Critical
Publication of JP5132268B2 publication Critical patent/JP5132268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】消去時間を縮小させるとともに、素子の信頼性を低下させないＮＡＮＤ型フラッシュメモリ素子のデータ消去方法を提供する。
【解決手段】消去しようとするブロックのメモリセルに第１消去電圧を印加する段階と、第２検証電圧より高い第１検証電圧を用いて前記メモリセルの消去状態を検証する第１検証段階と、前記第１検証段階をパスしていないメモリセルを第１グループに分類し、前記第１検証段階をパスしたメモリセルに対して第２検証電圧で検証する第２検証段階と、前記第２検証電圧に対してパスしたメモリセルを第２グループに分類し、パスしていないメモリセルを第３グループに分類する段階と、前記第１、第２及び第３グループのメモリセルに対してそれぞれ異なるステップ電圧及び消去電圧を用いて前記メモリセルのデータを消去する段階と、を含んでＮＡＮＤ型フラッシュメモリ素子のデータ消去方法を構成する。
【選択図】図１

Description

本発明は、ＮＡＮＤ型フラッシュメモリ素子のデータ消去方法に関するもので、特に、マルチレベルセル（ＭＬＣ）ＮＡＮＤ型フラッシュメモリ素子のデータ消去方法に関するものである。
ＮＡＮＤ型フラッシュメモリ素子は、電気的にプログラム及び消去可能な不揮発性メモリ素子である。ＮＡＮＤ型フラッシュメモリ素子は、ＭＰ３プレーヤー、デジタルカメラ、カムコーダ、ノートブックコンピュータ、ＰＤＡ、セルラーフォンなどの携帯用家電と、コンピュータのＢＩＯＳ、プリンター、ＵＳＢドライブなどに広く用いられている。
ＮＡＮＤ型フラッシュメモリ素子の消去動作時、選択されたメモリセルのワードラインに０Ｖの電圧を印加し、半導体基板に約２０Ｖの消去電圧を印加する。その結果、トンネル酸化膜両端の電圧差によってフローティングゲート内に保存された電子が、Ｆ−Ｎ（Ｆｌｏｗｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングによって半導体基板に移動し、結果としてセルのしきい電圧が変わる。
最近は、一層小さいチップサイズで保存容量を増加させるために、一つのメモリセルに２ビット以上のデータを選択的に保存可能にするマルチレベルセル（Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｃｅｌｌ、以下、ＭＬＣという）構造が提案された。ＭＬＣ構造によると、一つのプログラムセルのしきい電圧分布で、２ビット、３ビット及び４ビット以上のデータが示される。
ＭＬＣ構造のＮＡＮＤ型フラッシュメモリ素子のデータ消去動作は、ＩＳＰＥ（Ｉｎｃｒｅｍｅｎｔａｌ Ｓｔｅｐ Ｐｕｌｓｅ Ｅｒａｓｅ）方式で行われる。ＩＳＰＥ方式は、一つのブロックのメモリセルに約２０Ｖの消去電圧を１パルスだけ印加し、０Ｖの検証電圧でメモリセルのしきい電圧を検証することで、ブロック内の全てのセルが消去状態であるかどうかを確認する。このとき、全てのセルが消去状態でない場合、ステップ電圧Ｖｓｔｅｐを用いて一層高い電圧を印加し、消去状態を再び検証する方法を、全てのセルが消去状態の検証段階をパスするまで繰り返して行う。この過程における最大ループの数は、予め決定される。
米国特許７，２００，０４９号明細書 米国特許６，９３７，５２１号明細書
しかしながら、上記のような従来のデータ消去方法では、全てのブロックに対して同一の消去電圧及びステップ電圧が印加される。すなわち、各ブロックのセルスピードを考慮せずに、同一の高い消去電圧及びステップ電圧を適用するので、消去時間を減少させることができなく、メモリ素子がプログラム／消去サイクリングに対する損傷を一層多く受けるようになり、メモリ素子の信頼性が低下する。
本発明は、上記の問題点を解決するためになされたもので、その目的は、消去時間を縮小させるとともに、素子の信頼性を低下させないＮＡＮＤ型フラッシュメモリ素子のデータ消去方法を提供することにある。
本発明に係るＮＡＮＤ型フラッシュメモリ素子のデータ消去方法は、ドレイン及びソース選択トランジスタ及び多数のメモリセルからなるセルストリングが多数個配列されたメモリセルブロックを備えるフラッシュメモリ素子のデータ消去方法において、消去しようとするブロックのメモリセルに第１消去電圧を印加する段階と、第２検証電圧より高い第１検証電圧を用いて前記メモリセルの消去状態を検証する第１検証段階と、前記第１検証段階をパスしていないメモリセルを第１グループに分類し、前記第１検証段階をパスしたメモリセルに対して第２検証電圧で検証する第２検証段階と、前記第２検証電圧に対してパスしたメモリセルを第２グループに分類し、パスしていないメモリセルを第３グループに分類する段階と、前記第１、第２及び第３グループのメモリセルに対して、それぞれ異なるステップ電圧及び消去電圧を用いて前記メモリセルのデータを消去する段階と、を含むことを特徴とする。
前記第１グループのメモリセルに対しては、ステップ電圧を１Ｖにして消去電圧が１９Ｖになるまで消去動作を行い、前記第２グループのメモリセルに対しては、ステップ電圧を０．５Ｖにして消去電圧が１８Ｖになるまで消去動作を行い、前記第３グループのメモリセルに対しては、０．５Ｖをステップ電圧にして消去電圧が１８．５Ｖになるまで消去動作を行う。
前記メモリセルを第１〜第３グループに分類する段階で、フラグセルに各グループに該当するデータを保存する。
前記ブロックに対して再び消去過程を繰り返すときは、前記フラグセルのデータを読み出した後、前記データに該当するグループの消去電圧及びステップ電圧を用いる。
本発明に係るＮＡＮＤ型フラッシュメモリ素子のデータ消去方法によると、ＩＳＰＥ方式のデータ消去方式の検証レベルによってスローセルの状態を区分し、セルの状態によって互いに異なるステップ電圧及び消去電圧を用いる。本発明のデータ消去方法は、各ブロックのセルの消去速度によって選択的な消去電圧及びステップ電圧を印加するので、全体の消去時間を減少させるとともに、プログラム／消去サイクリングに対する損傷を減少させることで、素子の信頼性を増加させることができる。
本発明は、検証レベルによってスローセルの状態を区分し、セルの状態によって互いに異なるステップ電圧及び消去電圧を用いる。また、本発明のデータ消去方法は、各ブロックのセルの消去速度によって選択的に異なる消去電圧及びステップ電圧を印加するので、全体の消去時間を減少させることができる。
図１、図３Ａ〜図３Ｅに示すように、消去動作が開始されると、メモリに１７Ｖの消去電圧Ｖｅｒａｓｅを入力し、初期ループ数として０を入力する（Ｓ１１０）。次に、消去動作に対する情報を保存するフラグビットが"００"であるかを確認する（Ｓ１２０）。確認結果、フラグビットが"００"である場合、次の段階に進行する。フラグビットが"００"でない場合に対しては、以下で説明する。
フラグビットが"００"である場合、消去するブロックのメモリセルに１パルスの消去電圧（１７Ｖ）を供給し、メモリセルにプログラムされたデータを消去する（Ｓ１３０）。従来は、２０Ｖの消去電圧を用いたが、本発明では、消去不良が生じない程度の低い電圧（例えば１７Ｖ）を消去電圧として用いる。一般的に、消去電圧によるサイクリング損傷は、消去電圧が印加される１番目パルスの上昇期間の間に流れるＦ−Ｎ電流量によるトンネル酸化膜の劣化に起因する。したがって、本発明では、消去開始電圧として、消去不良が発生しない程度の１７Ｖを用いるので、高い消去電圧によるサイクリング損傷を著しく減少させることができる。次に、０．５Ｖの検証電圧Ｖfを用いて、消去電圧が印加されたブロックのメモリセルの消去状態を検証する（Ｓ１４０）（図３Ａを参照）。
消去が行われたブロックのメモリセルのうち、検証電圧である０．５Ｖより高いしきい電圧Ｖｔｈを有するメモリセルが存在するかを判断する（Ｓ１５０）。
判断結果、検証電圧である０．５Ｖより高いしきい電圧Ｖｔｈを有するメモリセルが存在する場合、すなわち、消去状態を確認する検証段階をパスしていないセルがある場合、ステップ電圧Ｖｓｔｅｐだけ増加させた消去電圧を供給して再び消去動作を行う。消去電圧が１９Ｖになるまでステップバイアスを１Ｖにし、消去電圧を徐々に増加させながら消去動作を繰り返す（Ｓ２０２〜Ｓ２０６）（図３Ｃを参照）。このとき、フラグビットには"０１"が保存される。
段階１５０で検証段階をパスしていないセルがないと判断される場合、すなわち、全てのセルが０．５Ｖの検証電圧に対してパスした場合、検証電圧を低下させ、０Ｖの検証電圧を用いてセルの消去状態を再び検証する（Ｓ１６０、Ｓ１７０）（図３Ｂを参照）。
０．５Ｖの検証電圧に対してパスしたが、０Ｖの検証電圧に対してパスしていないスローセルが存在する場合、ステップバイアスを０．５Ｖにし、消去電圧を増加させながら消去電圧が１８Ｖになるまで消去動作を繰り返す（Ｓ３０２〜Ｓ３０６）（図３Ｄを参照）。このとき、フラグセルにはデータ"１０"が保存される（Ｓ３０８）。
消去を行ったブロックのメモリセルが０．５Ｖと０Ｖの検証電圧に対して全てパスした場合、ステップバイアスを０．５Ｖにし、消去電圧が１８Ｖになるまで消去電圧を増加させながら消去動作を行って完了する（Ｓ４０２〜Ｓ４０６）（図３Ｅを参照）。このとき、フラグビットにはデータ"１１"が保存される（Ｓ４０８）。
一方、フラグビットに保存されたデータは、該当のブロックを再び消去するときに有用に用いられる。その後、同一のブロックに対して再び消去を行うときは、フラグビットに保存されたデータを読み出し、フラグビットに保存されたデータによって消去電圧及びステップ電圧をそれぞれ決定して印加することができる。
図２、図４Ａ〜図４Ｃに示すように、同一のブロックに対して再び消去を行うとき、まず、メモリに消去開始電圧として１７Ｖを入力し、ループ数として０を入力する（Ｓ１１０）。次に、フラグビットに保存されたデータを読み出す（Ｓ１２０）。フラグビットの保存されたデータが"００"である場合、初めて消去動作を行うブロックであるので、前の段階1３０から順に進行する。
フラグビットに保存されたデータが"０１"である場合、ステップ電圧を１Ｖにし、消去電圧が１８Ｖになるまで消去電圧を１Ｖずつ増加させながら印加する（Ｓ２００〜Ｓ２０６）（図４Ａを参照）
また、フラグビットに保存されたデータが"１０"である場合、ステップ電圧を０．５Ｖにし、消去電圧が１８．５Ｖになるまで消去電圧を０．５Ｖずつ増加させながら印加する（Ｓ３００〜Ｓ３０６）（図４Ｂを参照）。
また、フラグビットに保存されたデータが"１１"である場合、０．５Ｖの検証段階を経ずに、ステップ電圧を０．５Ｖにし、消去電圧が１８Ｖになるまで消去電圧を０．５Ｖずつ増加させながら印加し、消去動作を完了する（Ｓ４０２〜Ｓ４０６）（図４Ｃを参照）。
以上、本発明の実施例を図面に基づいて説明してきたが、本発明の属する技術分野で通常の知識を有する者であれば、上記の内容に基づいて本発明の範疇内で多様な応用及び変形が可能であろう。
本発明に係るＮＡＮＤ型フラッシュメモリ素子のデータ消去方法を説明するためのフローチャートである。 本発明に係るＮＡＮＤ型フラッシュメモリ素子のデータ消去方法を説明するためのフローチャートである。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。 本発明のデータ消去方法によるワードラインの電圧変化を示した図である。

Claims (9)

  1. ドレイン及びソース選択トランジスタ及び多数のメモリセルからなるセルストリングが多数個配列されたメモリセルブロックを備えるフラッシュメモリ素子のデータ消去方法において、
    消去しようとするブロックのメモリセルに第１消去電圧を印加する段階と、
    第２検証電圧より高い第１検証電圧を用いて前記メモリセルの消去状態を検証する第１検証段階と、
    前記第１検証段階をパスしていないメモリセルを第１グループに分類し、前記第１検証段階をパスしたメモリセルに対して第２検証電圧で検証する第２検証段階と、
    前記第２検証電圧に対してパスしたメモリセルを第２グループに分類し、パスしていないメモリセルを第３グループに分類する段階と、
    前記第１、第２及び第３グループのメモリセルに対して、それぞれ異なるステップ電圧及び消去電圧を用いて前記メモリセルのデータを消去する段階と、を含むことを特徴とするＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  2. 前記第１消去電圧は、１７Ｖであることを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  3. 前記第１検証電圧は０．５Ｖで、前記第２検証電圧は０Ｖであることを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  4. 前記第１グループのメモリセルに対して、ステップ電圧を１Ｖにし、消去電圧が１９Ｖになるまで消去動作を行うことを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  5. 前記第２グループのメモリセルに対して、ステップ電圧を０．５Ｖにし、消去電圧が１８Ｖになるまで消去動作を行うことを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  6. 前記第３グループのメモリセルに対して、ステップ電圧を０．５Ｖにし、消去電圧が１８．５Ｖになるまで消去動作を行うことを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  7. 前記メモリセルを第１〜第３グループに分類する段階で、
    フラグセルに各グループに該当するデータを保存することを特徴とする請求項１に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  8. 前記フラグセルは、２ビットで構成されることを特徴とする請求項７に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
  9. 前記ブロックに対して再び消去過程を繰り返すときは、前記フラグセルのデータを読み出した後、前記データに該当するグループの消去電圧及びステップ電圧を用いることを特徴とする請求項７に記載のＮＡＮＤ型フラッシュメモリ素子のデータ消去方法。
JP2007293816A 2006-12-28 2007-11-13 Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法 Expired - Fee Related JP5132268B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0137139 2006-12-28
KR1020060137139A KR100811274B1 (ko) 2006-12-28 2006-12-28 낸드형 플래쉬 메모리소자의 데이터 소거방법

Publications (2)

Publication Number Publication Date
JP2008165960A true JP2008165960A (ja) 2008-07-17
JP5132268B2 JP5132268B2 (ja) 2013-01-30

Family

ID=39397982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293816A Expired - Fee Related JP5132268B2 (ja) 2006-12-28 2007-11-13 Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法

Country Status (4)

Country Link
US (1) US7630255B2 (ja)
JP (1) JP5132268B2 (ja)
KR (1) KR100811274B1 (ja)
CN (1) CN101241761B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526049A (ja) * 2008-06-27 2011-09-29 サンディスク コーポレイション 最小限の追加時間ペナルティで障害を低減するために改良されたプログラミングアルゴリズム
JP2012523646A (ja) * 2009-04-09 2012-10-04 サンディスク テクノロジーズ インコーポレイテッド 不揮発性記憶装置のためのツーパス消去
US8335113B2 (en) 2009-04-09 2012-12-18 Renesas Electronics Corporation Flash memory and data erasing method of the same
US8553467B2 (en) 2011-01-28 2013-10-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2014059945A (ja) * 2012-09-14 2014-04-03 Freescale Semiconductor Inc 適応的書き込み操作を用いる不揮発性メモリ（ｎｖｍ）

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
KR101490327B1 (ko) 2006-12-06 2015-02-05 퓨전-아이오, 인크. 뱅크 인터리브를 이용한 솔리드-스테이트 스토리지의 명령 관리 장치, 시스템 및 방법
US7853841B2 (en) * 2007-10-29 2010-12-14 Micron Technology, Inc. Memory cell programming
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
KR101468096B1 (ko) 2008-10-24 2014-12-04 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR20100097964A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
EP2476039B1 (en) 2009-09-09 2016-10-26 SanDisk Technologies LLC Apparatus, system, and method for power reduction management in a storage device
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
KR101155249B1 (ko) 2010-11-10 2012-06-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
WO2012109677A2 (en) 2011-02-11 2012-08-16 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
KR20120092911A (ko) 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 소거 방법
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
KR101736457B1 (ko) * 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
CN102890617B (zh) * 2011-07-18 2015-06-10 群联电子股份有限公司 存储器控制方法、存储器控制器与存储器储存装置
KR20140020154A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
JP2014053056A (ja) * 2012-09-06 2014-03-20 Toshiba Corp 半導体記憶装置
KR102019843B1 (ko) * 2012-12-03 2019-09-11 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법
TWI498905B (zh) * 2013-12-03 2015-09-01 Winbond Electronics Corp 非揮發性記憶體部份抹除方法
KR102154620B1 (ko) 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
US9224494B2 (en) 2014-01-10 2015-12-29 Sandisk Technologies Inc. Erase speed adjustment for endurance of non-volatile storage
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR102643658B1 (ko) * 2016-11-10 2024-03-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10340017B2 (en) * 2017-11-06 2019-07-02 Macronix International Co., Ltd. Erase-verify method for three-dimensional memories and memory system
US10957410B1 (en) * 2018-03-02 2021-03-23 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices
US10614898B1 (en) 2018-09-19 2020-04-07 Sandisk Technologies Llc Adaptive control of memory cell programming voltage
US10741253B1 (en) * 2019-02-20 2020-08-11 Sandisk Technologies Llc Memory device with compensation for erase speed variations due to blocking oxide layer thinning
US11309041B2 (en) * 2020-03-24 2022-04-19 Western Digital Technologies, Inc. Smart erase verify test to detect slow-erasing blocks of memory cells
CN115668379A (zh) * 2021-01-08 2023-01-31 长江存储科技有限责任公司 用于nand存储操作的架构和方法
CN113488096B (zh) * 2021-06-30 2024-03-15 恒烁半导体(合肥)股份有限公司 一种应用于NOR flash存储器的高效擦除方法、装置及其应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6549467B2 (en) 2001-03-09 2003-04-15 Micron Technology, Inc. Non-volatile memory device with erase address register
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
US6975542B2 (en) * 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
US7200049B2 (en) 2004-11-18 2007-04-03 Samsung Electronics Co., Ltd. Methods for accelerated erase operations in non-volatile memory devices and related devices
KR100648254B1 (ko) * 2004-12-01 2006-11-24 삼성전자주식회사 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법
KR100676054B1 (ko) * 2004-12-20 2007-01-29 재단법인 포항산업과학연구원 다이아몬드 연마 휠 제작 방법
US7499317B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling
US7596031B2 (en) * 2006-10-30 2009-09-29 Sandisk Corporation Faster programming of highest multi-level state for non-volatile memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526049A (ja) * 2008-06-27 2011-09-29 サンディスク コーポレイション 最小限の追加時間ペナルティで障害を低減するために改良されたプログラミングアルゴリズム
KR101546460B1 (ko) 2008-06-27 2015-08-24 샌디스크 테크놀로지스, 인코포레이티드 최소 여분 시간 패널티를 갖는 혼란을 감소시키기 위한 개선된 프로그래밍 알고리즘
JP2012523646A (ja) * 2009-04-09 2012-10-04 サンディスク テクノロジーズ インコーポレイテッド 不揮発性記憶装置のためのツーパス消去
US8335113B2 (en) 2009-04-09 2012-12-18 Renesas Electronics Corporation Flash memory and data erasing method of the same
US8553467B2 (en) 2011-01-28 2013-10-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2014059945A (ja) * 2012-09-14 2014-04-03 Freescale Semiconductor Inc 適応的書き込み操作を用いる不揮発性メモリ（ｎｖｍ）

Also Published As

Publication number Publication date
CN101241761A (zh) 2008-08-13
JP5132268B2 (ja) 2013-01-30
US20080158994A1 (en) 2008-07-03
KR100811274B1 (ko) 2008-03-07
CN101241761B (zh) 2011-04-06
US7630255B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
JP5132268B2 (ja) Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法
JP4902002B1 (ja) 不揮発性半導体記憶装置
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US9070460B2 (en) Non-volatile semiconductor memory
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US8230165B2 (en) Method of storing data on a flash memory device
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7738303B2 (en) Method of erasing a nonvolatile memory device
US7623372B2 (en) Nonvolatile semiconductor memory for storing multivalued data
KR100873825B1 (ko) 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
KR101731408B1 (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
KR100908562B1 (ko) 불휘발성 메모리 소자의 소거 방법
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
JP2009301599A (ja) 不揮発性半導体記憶装置
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
CN114138170B (zh) 非易失性存储器及其操作方法以及电子装置
KR100954950B1 (ko) 불휘발성 메모리 소자 및 그 소거 방법
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
KR20080090772A (ko) 반도체 플래시 메모리 장치의 구동방법
KR101195262B1 (ko) 낸드 플래쉬 메모리소자의 프로그램 방법
KR20080041479A (ko) 낸드형 플래쉬 메모리소자의 데이터 소거방법
KR20070105140A (ko) 낸드 플래시 메모리 장치의 소거방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees