KR100908562B1 - 불휘발성 메모리 소자의 소거 방법 - Google Patents

불휘발성 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR100908562B1
KR100908562B1 KR1020070122622A KR20070122622A KR100908562B1 KR 100908562 B1 KR100908562 B1 KR 100908562B1 KR 1020070122622 A KR1020070122622 A KR 1020070122622A KR 20070122622 A KR20070122622 A KR 20070122622A KR 100908562 B1 KR100908562 B1 KR 100908562B1
Authority
KR
South Korea
Prior art keywords
memory cell
memory cells
side memory
voltage
threshold voltage
Prior art date
Application number
KR1020070122622A
Other languages
English (en)
Other versions
KR20090055797A (ko
Inventor
원삼규
차재원
백광호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070122622A priority Critical patent/KR100908562B1/ko
Priority to JP2008146032A priority patent/JP2009134848A/ja
Priority to US12/135,835 priority patent/US7830717B2/en
Priority to CN2008101291047A priority patent/CN101447231B/zh
Publication of KR20090055797A publication Critical patent/KR20090055797A/ko
Application granted granted Critical
Publication of KR100908562B1 publication Critical patent/KR100908562B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

본 발명은 불휘발성 메모리 소자의 소거 방법에 관한 것으로, 다수의 메모리 셀들, 및 사이드 메모리 셀들이 직렬 연결된 다수의 스트링으로 구성된 선택 메모리 셀 블럭의 P웰에 소거 전압을 인가하는 단계와, 상기 선택 메모리 셀 블럭의 워드라인에 소프트 프로그램을 인가하여 소프트 프로그램 동작을 실시하는 단계, 및 상기 사이드 메모리 셀에 프로그램 전압을 인가하여 상기 사이드 메모리 셀을 프로그램하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법에 관한 것이다.
소거 동작, 누설 전류, 사이드 셀, 34 스트링

Description

불휘발성 메모리 소자의 소거 방법{Method for erasing of flash memory device}
본 발명은 불휘발성 메모리 소자의 소거 방법에 관한 것으로, 특히 34 메모리 셀을 하나의 스트링 구조로 갖는 불휘발성 메모리 소자의 소거 방법에 관한 것이다.
일반적으로 불휘발성 메모리 장치 중 플래시 메모리 소자는 소량의 정보를 고속으로 저장하는데 주로 사용되는 노아(NOR) 타입과 대량의 정보를 저장하는데 주로 사용되는 낸드(NAND) 타입으로 구분된다. 또, 플래시 메모리 소자는 리드(read) 동작, 프로그램 동작 및 소거(erase) 동작을 수행한다. 특히, 낸드 타입 플래시 메모리 소자의 프로그램 동작 및 소거 동작은 메모리 셀의 P-웰(well)과 플로팅 게이트 사이의 절연막에서 일어나는 FN 터널링(Fowler-Nordheim tunneling)에 의해 실행된다. 즉, 상기 FN 터널링에 의해 메모리 셀의 플로팅 게이트에 전자가 주입됨으로써, 플래시 메모리 소자의 프로그램 동작이 이루어진다. 상기 프로그램 동작에서는, 메모리 셀 블록에 포함되는 복수의 메모리 셀들 중 선택된 셀들만이 프로그램된다. 또, 플래시 메모리 소자의 소거 동작은 상기 FN 터널링에 의해 메모리 셀의 플로팅 게이트에 존재하는 전자가 P-웰에 방출됨으로써 실행된다. 상기 소거 동작에서는, 메모리 셀 블록에 포함되는 전체 메모리 셀들에 저장된 데이터들이 동시에 소거된다. 즉, 상기 소거 동작은 메모리 셀 블록 단위로 실행된다.
도 1은 일반적은 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 소거 모드가 시작되면 단위 섹터 또는 칩 내에서 균일한 소거 펄스 분포를 확보하기 위하여 셀을 전하저장 상태로 만드는 프리 프로그램(11)을 실시한다. 이 후, 선택된 메모리 셀 블럭의 P-웰(well)에 소거 전압을 인가하여 소거 동작(12)을 실시한다. 이 후, 검증 동작(13)을 실시하여 메모리 셀이 소거되었는지를 확인한다. 이때 모든 셀이 소거되면 이를 성공으로 판별하고, 그렇지 않을 경우 실패로 판별한다. 성공으로 판별되면, 소프트 프로그램(15)을 실시한다. 소프트 프로그램(15)은 소거 동작(12)으로 인하여 다수의 메모리 셀들의 문턱 전압분포가 산재해 있는 것을 문턱 전압 분포 폭을 좁혀주기 위해 실시한다.
본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자 중 드레인 선택 트랜지스터와 메모리 셀 사이, 소스 선택 트랜지스터와 메모리 셀 사이에 각각 형성된 사이드 메모리 셀을 소거 동작시 프로그램하여 문턱 전압 분포를 상승시켜 비 선택된 메모리 셀 블럭의 스트링 누설 전류를 감소시킴으로써 선택 메모리 블럭의 프로그램 셀의 센싱 마진을 개선할 수 있는 불휘발성 메모리 소자의 소거 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자의 소거 방법은 다수의 메모리 셀들, 및 사이드 메모리 셀들이 직렬 연결된 다수의 스트링으로 구성된 선택 메모리 셀 블럭의 P웰에 소거 전압을 인가하는 단계와, 상기 선택 메모리 셀 블럭의 워드라인에 소프트 프로그램을 인가하여 소프트 프로그램 동작을 실시하는 단계, 및 상기 사이드 메모리 셀에 프로그램 전압을 인가하여 상기 사이드 메모리 셀을 프로그램하는 단계를 포함한다.
상기 소거 전압을 인가하는 단계 이 후, 소거 검증 동작을 실시하여 상기 다수의 메모리 셀들이 소거되었는지 판별하여 모든 메모리 셀들이 소거되지 않았을 경우 소거 페일 플래그를 생성하는 단계를 더 포함한다.
상기 소프트 프로그램 단계 이후, 상기 다수의 메모리 셀들의 문턱 전압 분 포가 타겟 전압보다 높을 경우 상기 사이드 메모리 셀을 프로그램하는 단계를 진행하고, 상기 다수의 메모리 셀들의 문턱 전압 분포가 타겟 전압보다 낮을 경우, 상기 소프트 프로그램의 전위를 증가시켜 상기 소프트 프로그램 동작을 재실시하는 단계를 더 포함한다.
상기 타겟 전압은 OV로 설정하며, 상기 사이드 메모리 셀을 프로그램하는 단계는 상기 사이드 메모리 셀의 문턱 전압 분포가 상기 다수의 메모리 셀들의 문턱 전압보다 높도록 프로그램한다.
상기 사이드 메모리 셀은 드레인 사이드 메모리 셀, 및 소스 사이드 메모리 셀이다.
프로그램 또는 독출 동작시 비 선택 메모리 셀 블럭의 상기 사이드 메모리 셀은 OV의 전압이 인가된다.
본 발명의 일실시 예에 따르면, 불휘발성 메모리 소자 중 드레인 선택 트랜지스터와 메모리 셀 사이, 소스 선택 트랜지스터와 메모리 셀 사이에 각각 형성된 사이드 메모리 셀을 소거 동작시 프로그램하여 문턱 전압 분포를 상승시켜 비 선택된 메모리 셀 블럭의 스트링 누설 전류를 감소시킴으로써 선택 메모리 블럭의 프로그램 셀의 센싱 마진을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 구성도이다.
불휘발성 메모리 소자는 다수의 메모리 셀 블럭을 포함하며, 다수의 메모리 셀 블럭에 연결된 이븐 및 오드 비트라인(BLe, BLo) 쌍은 각각 다수의 페이지 버퍼(PB1 내지 PBn) 중 하나에 연결된다.
다수의 메모리 셀 블럭(110, 120) 각각은 다수의 메모리 셀(MC<0:31>), 드레인 선택 트랜지스터(DSTe), 소스 선택 트랜지스터(SSTe), 및 메모리 셀 중 최외각 메모리 셀들(MC<31>, MC<0>)과 드레인 선택 트랜지스터(DSTe)과 소스 선택 트랜지스터(SSTe) 사이에 각각 배치된 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)이 직렬 연결된 다수의 스트링으로 구성된다.
도 3 및 도 4는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 3을 참조하여 본 발명의 소거 방법을 설명하면 다음과 같다.
먼저 메모리 셀 블럭에 소거 전압을 인가하여 소거 동작(301)을 실시한다. 이 후, 메모리 셀 블럭의 사이드 메모리 셀에 프로그램 전압을 인가하여 사이드 메모리 셀들을 프로그램한다(302). 사이드 메모리 셀들의 프로그램 검증 동작을 실시 하여(303) 사이드 메모리 셀들의 문턱 전압이 설정된 값 또는 다른 메모리 셀들의 문턱 전압보다 높은지 판별(304)한다. 이때 사이드 메모리 셀들의 문턱 전압이 설정된 값 또는 다른 메모리 셀들의 문턱 전압보다 높지 않을 경우 프로그램 전압을 증가하여 상기 프로그램 동작을 재실시한다.(315).
상술한 소거 방법을 도 2 및 도 4를 참조하여 더욱 상세하게 설명하면 다음과 같다.
1) 소거 블럭 선택(301)
소거 동작을 실시할 메모리 셀 블럭의 어드레스가 입력되어 메모리 셀 블럭을 선택한다.
2) 소거 전압 인가(302)
선택된 메모리 셀 블럭이 배치된 반도체 기판의 P웰에 소거 전압을 인가하여 다수의 메모리 셀(MC<0:31>), 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)을 소거시킨다.
3) 소거 검증(303)
메모리 셀 블럭의 이븐 및 오드 비트라인(BLe, BLo)에 연결된 페이지 버퍼들(PB1 내지 PBn)을 이용하여 다수의 메모리 셀(MC<0:31>), 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)들이 정상적으로 소거되었는지를 판별한다.
4) 판별(304)
상기 소거 검증 동작시 다수의 메모리 셀(MC<0:31>), 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)들이 모두 정상적으로 소거 되었을 경우 패스로 판별하고, 다수의 메모리 셀(MC<0:31>), 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)들 중 하나 이상 또는 설정된 개수 이상 검출될 경우 소거 페일 플러그를 형성한다.
5) 소프트 프로그램(306)
소거 동작이 진행된 메모리 셀 블럭의 다수의 메모리 셀(MC<0:31>)과 드레인 사이드 메모리 셀(DSMCe), 및 소스 사이드 메모리 셀(SSMCe)에 연결된 워드라인에 소프트 프로그램 전압을 인가하여 소프트 프로그램을 진행한다.
6) 소프트 프로그램 검증(307)
소프트 프로그램 검증 동작을 실시하여 다수의 메모리 셀(MC<0:31>)의 문턱 전압 분포 중 가장 낮은 문턱 전압을 타겟 문턱 전압과 비교한다. 예를 들어 타겟 문턱 전압을 0V로 설정하여, 소거 동작 후의 문턱 전압 분포 중 가장 높은 문턱 전압이 0V보다 높은지 검증한다.
7) 판별(308)
상술한 소프트 프로그램 검증(307)에 의해 문턱 전압 분포 중 가장 낮은 문턱 전압이 타겟 문턱 전압보다 높을 경우 패스로 판별하고, 타겟 문턱 전압보다 낮을 경우 페일로 판별한다.
8) 소프트 프로그램 전압 증가(309)
문턱 전압 분포 중 가장 낮은 문턱 전압이 타겟 문턱 전압보다 낮을 경우, 소프트 프로그램 동작시 인가되는 프로그램 전압을 일정 스텝만큼 증가시켜 소프트 프로그램(306)을 재 실시한다.
9) 소프트 소거 검증(310)
문턱 전압 분포 중 가장 높은 문턱 전압을 타겟 문턱 전압과 비교하여 소프트 소거 검증 동작을 실시한다.
10) 판별(311)
상술한 소프트 소거 검증(310) 결과 문턱 전압 분포 중 가장 높은 문턱 전압이 타겟 문턱 전압 보다 낮을 경우 패스로 판별하고, 문턱 전압 분포 중 가장 높은 문턱 전압이 타겟 문턱 전압 보다 높을 경우 페일로 판별한다. 페일로 판별될 경우 소거 페일 플러그를 생성한다.
11) 사이드 메모리 셀 프로그램(312)
메모리 셀 중 최외각 메모리 셀들(MC<31>, MC<0>)과 드레인 선택 트랜지스터(DSTe)과 소스 선택 트랜지스터(SSTe) 사이에 각각 배치된 드레인 사이드 메모리 셀(DSMCe)과 소스 사이드 메모리 셀(SSMCe) 중 어느 하나에 연결된 워드라인에 프로그램 전압을 인가하여 드레인 사이드 메모리 셀(DSMCe)과 소스 사이드 메모리 셀(SSMCe) 중 어느 하나를 프로그램한다. 이때, 드레인 사이드 메모리 셀(DSMCe)과 소스 사이드 메모리 셀(SSMCe) 모두 프로그램할 수 있다.
12) 사이드 메모리 셀 프로그램 검증(313)
드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 프로그램 검증 동작을 실시하여 드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 문턱 전압을 타겟 문턱 전압과 비교한다.
13) 판별(314)
드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 문턱 전압이 타겟 문턱 전압보다 낮을 경우 페일로 판별하고, 타겟 문턱 전압보다 높을 경우 패스로 판단하여 전체 소거 동작을 종료한다. 이때 타겟 문턱 전압은 0V 이상으로 설정하는 것이 바람직하다.
14) 사이드 메모리 셀 프로그램 전압 증가(315)
드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 문턱 전압이 타겟 문턱 전압보다 낮을 경우 사이드 메모리 셀 프로그램의 프로그램 전압을 일정 스텝 전압 만큼 상승시켜(ISPP 프로그램 방법) 사이드 메모리 셀 프로그램(312)을 재실시한다.
상술한 것과 같이 드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)을 프로그램하여 0V 이상의 문턱 전압 분포를 갖도록 한다. 이는 드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 문턱 전압을 메모리 셀들보다 높도록 하여, 후속 불휘발성 메모리 소자의 프로그램 또는 독출 동작시 비 선택된 메모리 블럭의 경우 드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)에 OV의 전압이 인가될 경우 드레인 사이드 메모리 셀(DSMCe) 또는 소스 사이드 메모리 셀(SSMCe)의 문턱 전압은 0V 이상이므로 턴오프상태가 된다. 이로 인하여 비 선택된 메모리 블럭의 스트링을 통해 흐르는 누설 전류가 감소된다.
도 1은 종래 기술에 따른 불휘발성 메모리 소자의 소거 동작을 설명하기 위한 순서도이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 구성도이다.
도 3 및 도 4는 본 발명의 일실시 예에 따른 플래시메모리 소자의 소거 동작을 설명하기 위한 순서도이다.
<도면의 주요 부분에 대한 부호 설명>
110, 120 : 메모리 셀 블럭 PB1 내지 PBn : 페이지 버퍼

Claims (11)

  1. 다수의 메모리 셀들, 및 사이드 메모리 셀들이 직렬 연결된 다수의 스트링으로 구성된 선택 메모리 셀 블럭에 소거 전압을 인가하는 단계; 및
    상기 메모리 셀들의 문턱 전압보다 높아지도록 상기 사이드 메모리 셀에 전압을 인가하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  2. 제 1 항에 있어서,
    상기 사이드 메모리 셀에 인가되는 전압은 프로그램 전압인 불휘발성 메모리 소자의 소거 방법.
  3. 제 1 항에 있어서,
    상기 사이드 메모리 셀은 드레인 사이드 메모리 셀, 및 소스 사이드 메모리 셀인 불휘발성 메모리 소자의 소거 방법.
  4. 다수의 메모리 셀들, 및 사이드 메모리 셀들이 직렬 연결된 다수의 스트링으로 구성된 선택 메모리 셀 블럭의 P웰에 소거 전압을 인가하는 단계;
    상기 선택 메모리 셀 블럭의 워드라인에 소프트 프로그램을 인가하여 소프트 프로그램 동작을 실시하는 단계; 및
    상기 사이드 메모리 셀에 프로그램 전압을 인가하여 상기 사이드 메모리 셀을 프로그램하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
  5. 제 4 항에 있어서,
    상기 소거 전압을 인가하는 단계 이 후,
    소거 검증 동작을 실시하여 상기 다수의 메모리 셀들이 소거되었는지 판별하여 모든 메모리 셀들이 소거되지 않았을 경우 소거 페일 플래그를 생성하는 단계를 더 포함하는 불휘발성 메모리 소자의 소거 방법.
  6. 제 4 항에 있어서,
    상기 소프트 프로그램 단계 이후,
    상기 다수의 메모리 셀들의 문턱 전압 분포가 타겟 전압보다 높을 경우 상기 사이드 메모리 셀을 프로그램하는 단계를 진행하고, 상기 다수의 메모리 셀들의 문턱 전압 분포가 타겟 전압보다 낮을 경우, 상기 소프트 프로그램의 전위를 증가시켜 상기 소프트 프로그램 동작을 재실시하는 단계를 더 포함하는 불휘발성 메모리 소자의 소거 방법.
  7. 제 6 항에 있어서,
    상기 타겟 전압은 OV로 설정하는 불휘발성 메모리 소자의 소거 방법.
  8. 제 4 항에 있어서,
    상기 사이드 메모리 셀을 프로그램하는 단계는 상기 사이드 메모리 셀의 문턱 전압 분포가 상기 다수의 메모리 셀들의 문턱 전압보다 높도록 프로그램하는 불휘발성 메모리 소자의 소거 방법.
  9. 제 4 항에 있어서,
    상기 사이드 메모리 셀은 드레인 사이드 메모리 셀, 및 소스 사이드 메모리 셀인 프로그램하는 불휘발성 메모리 소자의 소거 방법.
  10. 제 4 항에 있어서,
    프로그램 또는 독출 동작시 비 선택 메모리 셀 블럭의 상기 사이드 메모리 셀은 OV의 전압이 인가되는 불휘발성 메모리 소자의 소거 방법.
  11. 다수의 메모리 셀들, 및 사이드 메모리 셀들이 직렬 연결된 다수의 스트링으로 구성된 선택 메모리 셀 블럭에 소거 전압을 인가하여 소거시키는 단계; 및
    상기 사이드 메모리 셀들을 프로그램하여 상기 사이드 메모리 셀들의 문턱 전압 분포가 OV보다 높도록 프로그램하는 단계를 포함하는 불휘발성 메모리 소자의 소거 방법.
KR1020070122622A 2007-11-29 2007-11-29 불휘발성 메모리 소자의 소거 방법 KR100908562B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070122622A KR100908562B1 (ko) 2007-11-29 2007-11-29 불휘발성 메모리 소자의 소거 방법
JP2008146032A JP2009134848A (ja) 2007-11-29 2008-06-03 揮発性メモリ素子の消去方法
US12/135,835 US7830717B2 (en) 2007-11-29 2008-06-09 Method for performing erasing operation in nonvolatile memory device
CN2008101291047A CN101447231B (zh) 2007-11-29 2008-06-23 用于执行非易失性存储器件中的擦除操作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122622A KR100908562B1 (ko) 2007-11-29 2007-11-29 불휘발성 메모리 소자의 소거 방법

Publications (2)

Publication Number Publication Date
KR20090055797A KR20090055797A (ko) 2009-06-03
KR100908562B1 true KR100908562B1 (ko) 2009-07-21

Family

ID=40675543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122622A KR100908562B1 (ko) 2007-11-29 2007-11-29 불휘발성 메모리 소자의 소거 방법

Country Status (4)

Country Link
US (1) US7830717B2 (ko)
JP (1) JP2009134848A (ko)
KR (1) KR100908562B1 (ko)
CN (1) CN101447231B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923899B (zh) * 2009-06-09 2013-09-18 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
KR101139081B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8289773B2 (en) * 2010-11-09 2012-10-16 Freescale Semiconductor, Inc. Non-volatile memory (NVM) erase operation with brownout recovery technique
JP4902002B1 (ja) * 2011-04-20 2012-03-21 株式会社東芝 不揮発性半導体記憶装置
FR2983623A1 (fr) * 2011-12-06 2013-06-07 France Etat Procede d'effacement d'un plan memoire
KR20130072519A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9312002B2 (en) 2014-04-04 2016-04-12 Sandisk Technologies Inc. Methods for programming ReRAM devices
US10622080B1 (en) * 2018-11-30 2020-04-14 Macronix International Co., Ltd. Non-volatile memory and reading method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131392A (ja) * 1997-05-14 1999-02-02 Toshiba Corp 不揮発性半導体記憶装置
WO2006105120A1 (en) * 2005-03-31 2006-10-05 Sandisk Corporation Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
KR20070018216A (ko) * 2005-08-09 2007-02-14 주식회사 하이닉스반도체 비휘발성 메모리 장치
US7206241B2 (en) * 2004-05-11 2007-04-17 Spansion Llc Semiconductor device and programming method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304486B1 (en) * 1999-12-20 2001-10-16 Fujitsu Limited Sensing time control device and method
CN1438654A (zh) * 2002-02-10 2003-08-27 旺宏电子股份有限公司 快闪存储器的数据擦除方法
KR100471167B1 (ko) * 2002-05-13 2005-03-08 삼성전자주식회사 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치
KR100630535B1 (ko) * 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
GB2434676B (en) * 2004-11-30 2009-11-18 Spansion Llc Semiconductor device and method of controlling said semiconductor device
KR100754894B1 (ko) * 2005-04-20 2007-09-04 삼성전자주식회사 더미 메모리 셀을 가지는 낸드 플래시 메모리 장치
KR100704025B1 (ko) * 2005-09-09 2007-04-04 삼성전자주식회사 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
KR100769782B1 (ko) * 2006-04-20 2007-10-24 주식회사 하이닉스반도체 플래시 메모리 소자
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
JP2008135100A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置及びそのデータ消去方法
JP2008140488A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置
JP2008146771A (ja) * 2006-12-12 2008-06-26 Toshiba Corp 半導体記憶装置
KR100896190B1 (ko) * 2007-06-11 2009-05-12 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
JP2009026369A (ja) * 2007-07-18 2009-02-05 Toshiba Corp 半導体記憶装置
KR100885785B1 (ko) * 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131392A (ja) * 1997-05-14 1999-02-02 Toshiba Corp 不揮発性半導体記憶装置
US7206241B2 (en) * 2004-05-11 2007-04-17 Spansion Llc Semiconductor device and programming method
WO2006105120A1 (en) * 2005-03-31 2006-10-05 Sandisk Corporation Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
KR20070018216A (ko) * 2005-08-09 2007-02-14 주식회사 하이닉스반도체 비휘발성 메모리 장치

Also Published As

Publication number Publication date
CN101447231B (zh) 2012-02-22
CN101447231A (zh) 2009-06-03
US20090141551A1 (en) 2009-06-04
KR20090055797A (ko) 2009-06-03
JP2009134848A (ja) 2009-06-18
US7830717B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR100908562B1 (ko) 불휘발성 메모리 소자의 소거 방법
US7733702B2 (en) Semiconductor memory device and method of erasing data therein
US7630255B2 (en) Method for erasing data of NAND flash memory device
KR101264019B1 (ko) 반도체 장치의 동작 방법
US9070474B2 (en) Nonvolatile semiconductor memory device
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US20060262607A1 (en) Memory block erasing in a flash memory device
US8917555B2 (en) Semiconductor device and operating method thereof
JP5058461B2 (ja) フラッシュメモリのための選択的消去方法
JP2008084471A (ja) 半導体記憶装置
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
JP2009193631A (ja) 不揮発性半導体記憶装置
JP2013125576A (ja) 不揮発性半導体記憶装置
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
KR20120069533A (ko) 불휘발성 반도체 기억 장치
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
JP2009301599A (ja) 不揮発性半導体記憶装置
JP6042363B2 (ja) 不揮発性半導体記憶装置
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
KR20090052507A (ko) 플래시 메모리 소자의 동작 방법
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
KR100954950B1 (ko) 불휘발성 메모리 소자 및 그 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 11