JP5058461B2 - フラッシュメモリのための選択的消去方法 - Google Patents
フラッシュメモリのための選択的消去方法 Download PDFInfo
- Publication number
- JP5058461B2 JP5058461B2 JP2005207858A JP2005207858A JP5058461B2 JP 5058461 B2 JP5058461 B2 JP 5058461B2 JP 2005207858 A JP2005207858 A JP 2005207858A JP 2005207858 A JP2005207858 A JP 2005207858A JP 5058461 B2 JP5058461 B2 JP 5058461B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cells
- threshold voltage
- erasing
- group
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
Description
13 ソース
14 ドレーン領域
15,17 絶縁膜
16 フローティングゲート
18 コントロールゲート
19 P型半導体基板
Claims (13)
- 行列状に配列されたメモリセルのグループを含むフラッシュメモリ装置を選択的に消去する方法であって、
前記メモリセルのグループに対する消去動作を遂行する段階と、
前記メモリセルのスレッショルド電圧を決定するために前記メモリセルのグループについての前記消去動作を検証する段階と、
前記メモリセルの少なくとも一つ以上の行が所望の消去スレッショルド電圧より低いスレッショルド電圧を有するメモリセルを含むか否かを確認する段階と、
前記所望の消去スレッショルド電圧より低いスレッショルド電圧を有する前記少なくとも一つ以上の行のメモリセルを除外したメモリセルのグループについて追加消去動作を遂行する段階と、を含み、
前記追加消去動作を遂行する段階前に前記メモリセルのグループに対して行われるプリプログラムを遂行するか否かの判断、及び前記追加消去動作が反復遂行された後に前記メモリセルのグループに対して行われるポストプログラムを遂行するか否かの判断のうちの少なくとも一方の判断が、前記メモリセルのグループのスレッショルド電圧の分散に基づいて決定され、
前記メモリセルのグループのスレッショルド電圧の分散は、前記メモリセルのグループにおける消去速度が一番早いメモリセルと一番遅いメモリセルのスレッショルド電圧の差であることを特徴とする選択的消去方法。 - 前記追加消去動作が遂行された後、
前記追加消去動作についての検証を遂行する段階と、
前記メモリセルのグループの全てのメモリセルが前記所望の消去スレッショルド電圧より低いスレッショルド電圧を有するまで、追加消去動作の遂行と前記追加消去動作についての検証を反復する段階と、を含むことを特徴とする請求項1に記載の選択的消去方法。 - 前記追加消去動作が遂行される間、前記少なくとも一つ以上の行のメモリセルのコントロールゲートをフローティングさせることを特徴とする請求項2に記載の選択的消去方法。
- 前記追加消去動作が遂行される間、前記少なくとも一つ以上の行のメモリセルのコントロールゲート及びバルクに所定レベル以上の正の電圧を印加することを特徴とする請求項2に記載の選択的消去方法。
- 前記追加消去動作が遂行される間、前記少なくとも一つ以上の行のメモリセルのコントロールゲート及びバルクに所定レベル以上の負の電圧を印加することを特徴とする請求項2に記載の選択的消去方法。
- 前記追加消去動作が遂行される間、前記少なくとも一つ以上の行のメモリセルのコントロールゲートを接地させることを特徴とする請求項2に記載の選択的消去方法。
- 前記追加消去動作を遂行する段階は、前記追加消去動作が遂行される間、再消去されるメモリセルのコントロールゲートに所定レベル以上の負の電圧を印加し、前記追加消去動作が遂行される間、再消去されるメモリセルのバルクに所定レベル以上の正の電圧を印加することを特徴とする請求項2に記載の選択的消去方法。
- 前記複数の行から複数のサブグループが構成されており、
前記メモリセルの少なくとも一つ以上の行が所望の消去スレッショルド電圧より低いスレッショルド電圧を有するか否かを確認する段階は、前記メモリセルの少なくとも一つ以上のサブグループの行が所望の消去スレッショルド電圧より低いスレッショルド電圧を有するか否かを確認する段階を含み、
前記所望の消去スレッショルド電圧より低いスレッショルド電圧を有する前記少なくとも一つ以上の行のメモリセルを除外したメモリセルのグループに対して追加消去動作を遂行する段階は、前記所望の消去スレッショルド電圧より低いスレッショルド電圧を有する前記少なくとも一つ以上のサブグループの行のメモリセルを除外したメモリセルのグループについて追加消去動作を遂行する段階を含むことを特徴とする請求項2に記載の選択的消去方法。 - 行列状に配列されたメモリセルのグループを含むフラッシュメモリ装置を選択的に消去する方法であって、
前記メモリセルのグループを消去する段階と、
前記消去されたメモリセルのスレッショルド電圧が所望の消去スレッショルド電圧範囲を満足するか否かを判別する段階と、
前記メモリセルの行が、前記所望の消去スレッショルド電圧範囲を満足しない準スレッショルド電圧を有する少なくとも一つ以上のメモリセルを含むか否かを確認する段階と、
前記所望の消去スレッショルド電圧範囲を満足しない準スレッショルド電圧を有する前記少なくとも一つ以上のメモリセルを含むメモリセルの行を再消去せず、前記所望の消去スレッショルド電圧範囲を満足しない準スレッショルド電圧を有する少なくとも一つ以上のメモリセルを含まないメモリセルの行を再消去する段階と、
前記メモリセルのグループにある全てのメモリセルが前記所望の消去スレッショルド電圧の範囲を満足しない準スレッショルド電圧を有するまで、前記行を確認する段階と前記メモリセルを再消去する段階を反復する段階と、を含み、
前記メモリセルのグループを消去する段階前に、前記メモリセルのグループに対して行われるプリプログラムを遂行するか否かの判断、及び前記メモリセルのグループを消去する段階後に、前記メモリセルのグループに対して行われるポストプログラムを遂行するか否かの判断のうちの少なくとも一方の判断が、前記メモリセルのグループのスレッショルド電圧の分散に基づいて決定され、
前記メモリセルのグループのスレッショルド電圧の分散は、前記メモリセルのグループにおける消去速度が一番早いメモリセルと一番遅いメモリセルのスレッショルド電圧の差であることを特徴とする選択的消去方法。 - 前記メモリセルが再消去される間、再消去されないメモリセルのコントロールゲート及びバルクに所定レベル以上の正の電圧を印加することを特徴とする請求項9に記載の選択的消去方法。
- 前記メモリセルが再消去される間、再消去されないメモリセルのコントロールゲートに所定レベル以上の負の電圧を印加することを特徴とする請求項9に記載の選択的消去方法。
- 前記メモリセルが再消去される間、再消去されないメモリセルのコントロールゲートをフローティングさせることを特徴とする請求項9に記載の選択的消去方法。
- 前記メモリセルを再消去する段階は、前記メモリセルが再消去される間、消去されるメモリセルのコントロールゲートに所定レベル以上の負の電圧を印加し、消去されるメモリセルのバルクに所定レベル以上の正の電圧を印加することを特徴とする請求項9に記載の選択的消去方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040056902A KR100672938B1 (ko) | 2004-07-21 | 2004-07-21 | 플래시 메모리를 위한 선택적 소거 방법 |
KR10-2004-0056902 | 2004-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031926A JP2006031926A (ja) | 2006-02-02 |
JP5058461B2 true JP5058461B2 (ja) | 2012-10-24 |
Family
ID=35656953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005207858A Expired - Fee Related JP5058461B2 (ja) | 2004-07-21 | 2005-07-15 | フラッシュメモリのための選択的消去方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7230853B2 (ja) |
JP (1) | JP5058461B2 (ja) |
KR (1) | KR100672938B1 (ja) |
DE (1) | DE102005035077A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535771B2 (en) * | 2004-11-04 | 2009-05-19 | Macronix International Co., Ltd. | Devices and methods to improve erase uniformity and to screen for marginal cells for NROM memories |
KR100704021B1 (ko) * | 2005-11-08 | 2007-04-04 | 삼성전자주식회사 | 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법 |
KR100811277B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리소자의 소거방법 |
US7499335B2 (en) * | 2007-02-07 | 2009-03-03 | Macronix International Co., Ltd. | Non-volatile memory with improved erasing operation |
CN102498475A (zh) * | 2009-07-10 | 2012-06-13 | 柰米闪芯积体电路有限公司 | 高速高密度以nand为基础的双晶体管-nor闪存的新构成 |
US8270223B2 (en) * | 2009-12-01 | 2012-09-18 | Macronix International Co., Ltd. | Memory device |
KR101139081B1 (ko) * | 2010-07-09 | 2012-04-30 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 소거 방법 |
KR20120030818A (ko) | 2010-09-20 | 2012-03-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 소거 방법 |
CN102543194A (zh) * | 2010-12-28 | 2012-07-04 | 上海复旦微电子股份有限公司 | 一种用于闪存存储器的擦除方法 |
JP2015053098A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR102235516B1 (ko) * | 2014-09-30 | 2021-04-05 | 삼성전자주식회사 | 이레이즈 컨트롤 유닛을 포함하는 메모리 시스템 및 동작 방법 |
CN114400041A (zh) * | 2021-03-15 | 2022-04-26 | 长江存储科技有限责任公司 | 半导体存储器的验证错误位量化电路和方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684400A (ja) * | 1992-03-31 | 1994-03-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2815077B2 (ja) * | 1992-11-12 | 1998-10-27 | ローム株式会社 | 半導体不揮発性記憶装置の使用方法 |
JP3138557B2 (ja) * | 1993-02-04 | 2001-02-26 | 日本電気アイシーマイコンシステム株式会社 | 不揮発性記憶回路の初期書込み方法 |
JPH0863987A (ja) * | 1994-08-29 | 1996-03-08 | Sony Corp | 半導体不揮発性記憶装置およびそのデータ消去方法 |
US5600593A (en) * | 1994-12-06 | 1997-02-04 | National Semiconductor Corporation | Apparatus and method for reducing erased threshold voltage distribution in flash memory arrays |
JPH09320282A (ja) * | 1996-05-27 | 1997-12-12 | Sharp Corp | 不揮発性半導体記憶装置の消去制御方法 |
JP3176038B2 (ja) * | 1996-10-18 | 2001-06-11 | 株式会社東芝 | 半導体記憶装置 |
JPH10125081A (ja) | 1996-10-21 | 1998-05-15 | Toshiba Corp | 不揮発性半導体メモリ |
US5930174A (en) * | 1997-12-11 | 1999-07-27 | Amic Technology, Inc. | Circuit and method for erasing flash memory array |
JP3624098B2 (ja) * | 1998-07-14 | 2005-02-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2000163978A (ja) | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
KR100308192B1 (ko) * | 1999-07-28 | 2001-11-01 | 윤종용 | 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법 |
JP4091221B2 (ja) * | 1999-09-10 | 2008-05-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4360736B2 (ja) | 2000-01-27 | 2009-11-11 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法 |
KR100428784B1 (ko) | 2000-04-24 | 2004-04-30 | 삼성전자주식회사 | 소거된 셀들의 문턱 전압 분포를 최소화할 수 있는불휘발성 반도체 메모리 장치의 소거 방법 |
JP3940544B2 (ja) * | 2000-04-27 | 2007-07-04 | 株式会社東芝 | 不揮発性半導体メモリのベリファイ方法 |
KR20020055896A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 플래시 메모리 셀의 소거 방법 |
JP3802763B2 (ja) * | 2001-01-29 | 2006-07-26 | シャープ株式会社 | 不揮発性半導体メモリ装置およびその消去方法 |
KR20020089587A (ko) * | 2001-05-23 | 2002-11-30 | 삼성전자 주식회사 | 공유벌크로 형성된 섹터구조를 갖는 불휘발성 반도체메모리 장치 |
JP2003068086A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4028301B2 (ja) * | 2002-06-11 | 2007-12-26 | 富士通株式会社 | 不揮発性半導体記憶装置及びその消去方法 |
US6836435B2 (en) * | 2002-12-13 | 2004-12-28 | Freescale Semiconductor, Inc. | Compaction scheme in NVM |
-
2004
- 2004-07-21 KR KR1020040056902A patent/KR100672938B1/ko not_active IP Right Cessation
- 2004-10-07 US US10/960,542 patent/US7230853B2/en not_active Expired - Fee Related
-
2005
- 2005-07-15 JP JP2005207858A patent/JP5058461B2/ja not_active Expired - Fee Related
- 2005-07-21 DE DE102005035077A patent/DE102005035077A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US7230853B2 (en) | 2007-06-12 |
KR20060008589A (ko) | 2006-01-27 |
US20060018163A1 (en) | 2006-01-26 |
KR100672938B1 (ko) | 2007-01-24 |
JP2006031926A (ja) | 2006-02-02 |
DE102005035077A1 (de) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5058461B2 (ja) | フラッシュメモリのための選択的消去方法 | |
US7630255B2 (en) | Method for erasing data of NAND flash memory device | |
JP3709126B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
US6777292B2 (en) | Set of three level concurrent word line bias conditions for a NOR type flash memory array | |
US6330192B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
US7394694B2 (en) | Flash memory device with NAND architecture with reduced capacitive coupling effect | |
JP4249131B2 (ja) | フラッシュメモリデバイスの多重セクタの消去中に消去電圧をコントロールするためのシステム及び方法 | |
JP4593159B2 (ja) | 半導体装置 | |
KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
JP2004529448A (ja) | 改良された消去方法に立脚した一層高いプログラムvtおよび一層高速なプログラム速度 | |
JP2012226806A (ja) | 不揮発性半導体記憶装置 | |
KR100908562B1 (ko) | 불휘발성 메모리 소자의 소거 방법 | |
KR102147104B1 (ko) | 적응형 기록 동작들을 갖는 비―휘발성 메모리(nvm) | |
JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
JP2001307492A (ja) | 不揮発性半導体メモリ装置の消去方法 | |
US5912844A (en) | Method for flash EEPROM data writing | |
US7277329B2 (en) | Erase method to reduce erase time and to prevent over-erase | |
JP2001176278A (ja) | 不揮発性半導体メモリ装置及びそれの消去方法 | |
JP2012198966A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
KR20080090801A (ko) | 낸드 플래시 메모리소자의 소거방법 | |
JP2008293616A (ja) | 不揮発性半導体記憶装置の消去方法 | |
JPH07122083A (ja) | 不揮発性半導体記憶装置 | |
JP2007188547A (ja) | 不揮発性半導体記憶装置 | |
KR20090002470A (ko) | 낸드 플래시 메모리소자의 프로그램 방법 | |
JP2630066B2 (ja) | 不揮発性半導体記憶装置の消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |