CN114400041A - 半导体存储器的验证错误位量化电路和方法 - Google Patents

半导体存储器的验证错误位量化电路和方法 Download PDF

Info

Publication number
CN114400041A
CN114400041A CN202111538460.6A CN202111538460A CN114400041A CN 114400041 A CN114400041 A CN 114400041A CN 202111538460 A CN202111538460 A CN 202111538460A CN 114400041 A CN114400041 A CN 114400041A
Authority
CN
China
Prior art keywords
signal
quantization unit
bit
verification
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111538460.6A
Other languages
English (en)
Inventor
曹毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111538460.6A priority Critical patent/CN114400041A/zh
Publication of CN114400041A publication Critical patent/CN114400041A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种半导体存储器的验证错误位量化电路，包括模式选择单元，从至少两个大小不同的验证标准中选择一个作为验证错误位量化电路的验证标准信号；最高位量化单元，比较验证标准信号和验证错误位信号并生成第一比较结果，根据第一比较结果输出第一使能信号，第一使能信号控制最低位量化单元的开启或关断；最低位量化单元，在其被开启时比较验证错误位信号和第一基准信号生成第二比较结果，根据第二比较结果输出第二使能信号，第二使能信号控制中间位量化单元的开启或关断；以及中间位量化单元，在其被开启时比较验证错误位信号和第二基准信号生成第三比较结果。本发明可以选择开启最合适的量化单元，关闭不必要的量化单元，节省功耗。

Description

半导体存储器的验证错误位量化电路和方法
本申请是针对申请日为2021年03月15日，申请号为202110275767.5，发明名称为半导体存储器的验证错误位量化电路和方法的专利的分案申请。
技术领域
本发明涉及集成电路的制造领域，尤其涉及一种半导体存储器的验证错误位量化电路和方法。
背景技术
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在3D NAND存储器的生产制造中，需要对存储单元进行写入验证，以统计写入失败或错误的存储单元的个数，该过程被称为验证错误位计数(Verify Failbit Count，VFC)。执行VFC的电路相应的被称为VFC电路，VFC电路的运行需要消耗3D NAND存储器的功耗，为了节省功耗，需要对VFC电路进行优化设计。
发明内容
因本发明所要解决的技术问题包括提供一种节省功耗的半导体存储器的验证错误位量化电路、方法以及包括该验证错误位量化电路的半导体存储器。
本发明为解决上述技术问题而采用的技术方案是一种半导体存储器的验证错误位量化电路，所述量化电路包括：模式选择单元和多个量化单元，其中，所述多个量化单元至少包括最高位量化单元和最低位量化单元；其中；
所述模式选择单元被配置为从至少两个大小不同的验证标准中选择一个作为所述验证错误位量化电路的验证标准信号；向与所述模式选择单元耦接的所述最高位量化单元传输所述验证标准信号；
所述最高位量化单元被配置为：接收所述验证标准信号；比较所述验证标准信号和验证错误位信号生成第一比较结果；根据所述第一比较结果输出第一使能信号；基于所述第一使能信号控制与所述最高位量化单元耦接的所述最低位量化单元开启或继续处于关断；
所述最低位量化单元被配置为：在基于所述第一使能信号开启时，比较所述验证错误位信号和第一基准信号生成第二比较结果；
其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号。
在本发明的一些实施例中，所述多个量化单元中还包括中间位量化单元；
所述最低位量化单元还配置为：根据所述第二比较结果输出第二使能信号；基于所述第二使能信号控制与所述最低位量化单元耦接的所述中间位量化单元开启或继续处于关断；
所述中间位量化单元被配置为：在基于所述第二使能信号开启时，比较所述验证错误位信号和第二基准信号生成第三比较结果；
其中，所述第二基准信号大于所述第一基准信号且小于等于所述验证标准信号。
在本发明的一些实施例中，所述量化电路还包括与所述中间位量化单元相邻地布置的中间较高位量化单元；
所述中间位量化单元还配置为：根据所述第三比较结果输出第三使能信号；基于所述第三使能信号控制所述中间较高位量化单元的开启或继续处于关断；
所述中间较高位量化单元被配置为：在基于所述第三使能信号开启时，比较所述验证错误位信号和第三基准信号生成第四比较结果；
其中，所述第三基准信号大于所述第二基准信号、小于等于所述验证标准信号。
在本发明的一些实施例中，当所述验证错误位信号小于所述验证标准信号时，所述最高位量化单元被配置为：基于所述第一使能信号控制所述最低位量化单元开启；
当所述验证错误位信号不小于所述验证标准信号时，所述最高位量化单元被配置为：基于所述第一使能信号控制所述最低位量化单元继续处于关断。
在本发明的一些实施例中，当所述验证错误位信号大于所述第一基准信号时，所述最低位量化单元被配置为：基于所述第二使能信号控制所述中间位量化单元开启；
当所述验证错误位信号不大于所述第一基准信号时，所述最低位量化单元被配置为：基于所述第二使能信号控制所述中间位量化单元继续处于关断。
在本发明的一些实施例中，在所述中间位量化单元开启时，所述最低位量化单元被关断。
在本发明的一些实施例中，当所述验证错误位信号大于所述第二基准信号时，所述中间位量化单元被配置为：基于所述第三使能信号控制所述中间较高位量化单元开启；
当所述验证错误信号弊大于所述第二基准信号时，所述中间位量化单元被配置为：基于所述第三使能信号控制所述中间较高位量化单元继续处于关断。
在本发明的一些实施例中，在所述中间较高位量化单元开启时，所述中间位量化单元被关断。
在本发明的一些实施例中，所述最高位量化单元还被配置为：根据所述第一比较结果输出第四使能信号；
所述最低位量化单元还包括第一或门，所述第一或门的输入端连接所述第四使能信号和所述第二使能信号，所述第一或门的输出作为所述最低位量化单元输出的所述第二比较结果。
在本发明的一些实施例中，所述最高位量化单元还被配置为：根据所述第一比较结果输出第四使能信号；
所述中间位量化单元还包括第二或门，所述第二或门的输入端连接所述第四使能信号和所述第三使能信号，所述第二或门的输出作为所述中间位量化单元输出的所述第三比较结果。
在本发明的一些实施例中，所述量化单元还包括码制转换单元，被配置为：将温度计编码转换成二进制码；其中，所述码制转换单元的输入从高位到低位依次为所述第一比较结果、所述第三比较结果和所述第二比较结果。
在本发明的一些实施例中，所述量化单元还包括累加器，被配置为：累加从所述码制转换单元获得的多个二进制码。
本发明为解决上述技术问题还提出一种半导体存储器，包括：存储阵列；及与所述存储阵列耦合的外围电路，其中；所述外围电路被控制为：控制所述存储阵列的存储操作；其中，所述外围电路被配置有包括如上任一所述的验证错误位量化电路。
本发明为解决上述技术问题还提出一种半导体存储器的验证错误位量化方法，应用于如上任一所述的验证错误位量化电路，所述方法包括：
模式选择单元从至少两个大小不同的验证标准中选择一个作为最高位的验证标准信号；向与所述模式选择单元耦接的最高位量化单元传输所述验证标准信号；
所述最高位量化单元接收所述验证标准信号；比较验证错误位信号和所述验证标准信号生成第一比较结果；根据所述第一比较结果输出第一使能信号；基于所述第一使能信号控制最低位量化单元开启或继续处于关断；
所述最低位量化单元在基于所述第一使能信号开启时，比较所述验证错误位信号和第一基准信号生成第二比较结果；其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号。
在本发明的一些实施例中，所述方法还包括：
所述最低位量化单元根据所述第二比较结果输出第二使能信号；基于所述第二使能信号用于控制中间位量化单元的开启或继续处于关断；
所述中间位量化单元在基于所述第二使能信号开启时，比较所述验证错误位信号和第二基准信号生成第三比较结果，其中，所述第二基准信号大于所述第一基准信号且小于等于所述验证标准信号。
在本发明的一些实施例中，所述方法还包括：
所述中间位量化单元还根据所述第三比较结果输出第三使能信号；基于所述第三使能信号控制中间较高位量化单元的开启或继续处于关断；以及
所述中间较高位量化单元在基于所述第三使能信号开启时，比较所述验证错误位信号和第三基准信号生成第四比较结果，其中，所述第三基准信号大于所述第二基准信号且小于等于所述验证标准信号，所述中间较高位量化单元与所述中间位量化单元相邻。
在本发明的一些实施例中，当所述验证错误位信号小于所述验证标准信号时，所述最高位量化单元基于所述第一使能信号控制所述最低位量化单元开启；
当所述验证错误位信号不小于所述验证标准信号时，所述最高位量化单元基于所述第一使能信号控制所述最低位量化单元继续处于关断。
在本发明的一些实施例中，当所述验证错误位信号大于所述第一基准信号时，所述最低位量化单元基于所述第二使能信号控制所述中间位量化单元开启；
当所述验证错误位信号不大于所述第一基准信号时，所述最低位量化单元基于所述第二使能信号控制所述中间位量化单元继续处于关断。
在本发明的一些实施例中，在所述中间位量化单元开启时，所述最低位量化单元被关断。
在本发明的一些实施例中，当所述验证错误位信号大于所述第二基准信号时，所述中间位量化单元基于所述第三使能信号控制所述中间较高位量化单元开启；
当所述验证错误信号弊大于所述第二基准信号时，所述中间位量化单元基于所述第三使能信号控制所述中间较高位量化单元继续处于关断。
在本发明的一些实施例中，在所述中间较高位量化单元开启时，所述中间位量化单元被关断。
在本发明的一些实施例中，所述方法还包括：
所述最高位量化单元根据所述第一比较结果输出第四使能信号；在所述验证错误位信号大于所述验证标准信号时，基于所述第四使能信号控制所述最低位量化单元、所述中间位量化单元和所述中间较高位量化单元都继续处于关断。
本发明实施例的验证错误位量化电路和方法可以从至少两个不同的验证标准中选择一个作为验证标准信号，可以灵活切换验证错误位量化电路的验证标准，并且采用最高位量化单元、最低位量化单元和中间位量化单元相互配合，根据验证错误位信号与不同的基准电流之间的大小关系，选择开启最合适的量化单元，关闭不必要的量化单元，使电路功耗获得的最大程度的节省。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是一种VFC电路的结构示意图；
图2A-2D是VFC电路中的量化单元的示例；
图3是本发明一实施例的验证错误位量化电路的模块框图；
图4A是本发明一实施例的验证错误位量化电路中的模式选择单元的结构示意图；
图4B是本发明一实施例的验证错误位量化电路中的最高位量化单元的结构示意图；
图5是本发明一实施例的验证错误位量化电路中的最低位量化单元的结构示意图；
图6是本发明一实施例的验证错误位量化电路中的中间位量化单元的结构示意图；
图7是本发明一实施例的验证错误位量化电路中的中间较高位量化单元的结构示意图；
图8是本发明一实施例的验证错误位量化电路中的使能信号控制电路的结构示意图；
图9A和9B是本发明一实施例的验证错误位量化电路中的中间位量化单元的结构示意图；
图10是本发明一实施例的验证错误位量化电路中的码制转换单元和累加器的结构示意图；
图11是本发明一实施例的半导体存储器的结构框图；
图12是本发明一实施例的半导体存储器的验证错误位量化方法的示例性流程图；
图13是本发明一实施例的验证错误位量化电路和方法的功耗测试结果示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。
在本文中所使用的术语“三维(3D)存储器件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储器串”，例如NAND串)从而存储器串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的，术语“竖直/竖直地”表示标称垂直于衬底的横向表面。
在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
图1是一种VFC电路的结构示意图。参考图1所示，存储单元阵列110通过位线(BL)与页缓存器(Page Buffer)120相连接，页缓存器120和VFC电路130相连接。存储单元阵列110中包括多个存储单元(Cell)。经过编程操作之后，页缓存器120输出电流信号至VFC电路130。如果存储单元通过了编程验证，则该电流信号为0；如果存储单元未通过编程验证，则存储单元对应的位线支路的页缓存器会输出对应的电流信号。VFC电路130通过对该电流信号进行统计，可以得到未通过编程验证的存储单元的个数并输出该个数。参考图1所示，VFC电路130中通常包括多个量化单元。
图2A-2D是VFC电路中的量化单元的示例。在该示例中，VFC电路总共包括14个量化单元，可以将来自页缓存器的验证错误位电流Iverok_q分别与不同大小的基准电流进行比较，从而获得比较结果Vercont<0:13>，根据该比较结果可以输出验证错误位的具体数量。图2A-2D示出了该14个量化单元中的4个量化单元。其中，图2A所示为基准电流Ibase_0为1b的量化单元，其中1b表示为1份电流或1个标准电流。当验证错误位电流Iverok_q大于基准电流Ibase_0时，则输出Vercont<0>＝1，否则Vercont<0>＝0。图2B所示为基准电流Ibase_1为2b的量化单元，其中2b表示为2份电流或2个标准电流。当验证错误位电流Iverok_q大于基准电流Ibase_2时，则输出Vercont<1>＝1，否则Vercont<1>＝0。图2C所示为基准电流Ibase_12为25b的量化单元，其中25b表示为25份电流或25个标准电流。当验证错误位电流Iverok_q大于基准电流Ibase_12时，则输出Vercont<12>＝1，否则Vercont<12>＝0。图2D所示为基准电流Ibase_13为27b的量化单元，其中27b表示为27份电流或27个标准电流。当验证错误位电流Iverok_q大于基准电流Ibase_13时，则输出Vercont<13>＝1，否则Vercont<13>＝0。
在图2A-2D所示的示例中，VFC电路的验证标准为27b，也就是该VFC电路所能比较的最大电流是27份标准电流，并且只能设置一种最大电流水平。在VFC电路运行期间，无论验证错误位电流Iverok_q是否达到27份标准电流，各个量化单元都处于工作状态，如果在整个验证过程中，验证错误位电流Iverok_q都没有达到27份标准电流，则具有较大基准电流的量化单元实际上消耗了多余的功耗。
图2A-2D所示仅为示例，VFC电路中量化单元的数量可以根据需要来设定。当量化单元数量较多时，可以将量化单元分组，每组中的量化单元同时工作，不同组分时工作，这样可以一定程度上降低对多余功耗的消耗，然而会降低运行速度，延长处理时间。
图3是本发明一实施例的验证错误位量化电路的模块框图。参考图3所示，本发明实施例的半导体存储器的验证错误位量化电路300包括依次连接的模式选择单元310、最高位量化单元320、最低位量化单元330和中间位量化单元340。其中，模式选择单元310适于从至少两个大小不同的验证标准中选择一个作为验证错误位量化电路300的验证标准信号；最高位量化单元320与模式选择单元310耦接，其被配置为比较验证标准信号和验证错误位信号并生成第一比较结果，根据第一比较结果输出第一使能信号，该第一使能信号用于控制最低位量化单元330的开启或关断；最低位量化单元330被配置为，在最低位量化单元330被控制为开启的情况下，比较验证错误位信号和第一基准信号生成第二比较结果，根据第二比较结果输出第二使能信号，第二使能信号用于控制中间位量化单元340的开启或关断；以及，中间位量化单元340被配置为：在中间位量化单元340被控制为开启的情况下，比较验证错误位信号和第二基准信号生成第三比较结果，其中，第二基准信号大于第一基准信号，并且第二基准信号小于验证标准信号。
图4A是本发明一实施例的验证错误位量化电路中的模式选择单元的结构示意图。参考图4A所示，该模式选择单元410是一个反相器，其输入端411连接一个验证标准Model_sel，其输出端412连接另一个验证标准Model_selb。显然，Model_sel和Model_selb相互反向。若Model_sel为1，则Model_selb为0；若Model_sel为0，则Model_selb为1。通过控制该反相器的输入信号即可以使Model_sel和Model_selb中的一个为0，另一个为1。
图4A所示是从两个大小不同的验证标准中选择一个作为验证标准信号的实施例。对于具有多于两个验证标准的实施例来说，可以设计相应的模式选择单元410来实现从多于两个验证标准中选择一个的功能。
图4B是本发明一实施例的验证错误位量化电路中的最高位量化单元的结构示意图。参考图4B所示，最高位量化单元420包括两个输入端421、422和一个输出端423。其中，输入端421可以连接验证错误位信号Verok_q，输入端422可以连接验证标准信号Ver_s。最高位量化单元420适于比较该验证错误位信号Verok_q和验证标准信号Ver_s，并从输出端423输出第一比较结果Vercont<13>。
本发明实施例对验证错误位信号Verok_q和验证标准信号Ver_s是电流信号或电压信号不做限制，可以理解，验证错误位信号Verok_q和验证标准信号Ver_s可以为同一种类型的信号，例如都为电压信号或都为电流信号。在优选的实施例中，验证错误位信号Verok_q是一种来自页缓存器的电流信号，验证标准信号Ver_s是对应于某一种验证标准的电流信号。该验证标准是该验证错误位量化电路的验证标准，用来限定该验证错误位量化电路所能量化的验证错误位电流的最大电流。
参考图4B所示，输入端422与两个验证标准Model_sel和Model_selb相连接，其中Model_sel对应于27b，即27份标准电流，Model_selb对应于10b，即10份标准电流。也就是说验证标准Model_sel所对应的验证标准较大，验证标准Model_selb所对应的验证标准较小。同一时刻，根据图4A所示的模式选择单元，Model_sel和Model_selb所对应的验证标准只有一个会被选中，作为从输入端422输入至最高位量化单元420的验证标准信号Ver_s。
根据上述实施例，可以从多个验证标准中为验证错误位量化电路选择一个合适的验证标准信号Ver_s。相比仅有一个验证标准的VFC电路，本发明实施例的验证错误位量化电路可以灵活地切换验证标准信号。
参考图4B所示，最高位量化单元420所输出的第一比较结果Vercont<13>相当于最高位的量化结果。为了便于说明，图4B中的数字13对应于图2A-2D所示的示例，也就是验证错误位量化电路中总共包括14个量化单元。然而该数字13仅为示例，不用于限制本发明的验证错误位量化电路中的量化单元的数量，量化单元的具体数量可以根据需要来设定。根据图4所示的实施例，最高位量化单元420对应于验证错误位量化电路中基准信号最大的量化单元，其输出的第一比较结果Vercont<13>是最终输出结果的第14位，即最高位。
参考图4B所示，最高位量化单元420根据第一比较结果Vercont<13>输出第一使能信号AB<max>。在该实施例中，第一使能信号AB<max>是第一比较结果Vercont<13>的反信号，图4B中所标示的最高位量化单元420的输出信号A<max>等于第一比较结果Vercont<13>。
图5是本发明一实施例的验证错误位量化电路中的最低位量化单元的结构示意图。参考图5所示，最低位量化单元510包括三个输入端511-513和一个输出端514。其中，验证错误位信号Verok_q与输入端511相连接；最高位量化单元420输出的第一使能信号AB<max>与输入端512相连接，第一使能信号AB<max>用于控制最低位量化单元510的开启或关断；第一基准信号Ibase_0与输入端513相连接。当最低位量化单元510开启时，最低位量化单元510比较验证错误位信号Verok_q和第一基准信号Ibase_0生成第二比较结果Vercont<0>。在图5所示的实施例中，输出端514输出第二使能信号A<0>，当第四使能信号A<max>＝1时，第二比较结果Vercont<0>等于第二使能信号A<0>。
在图5所示的实施例中，第一基准信号Ibase_0对应于1b，即1份标准电流。因此，最低位量化单元510对应于验证错误位量化电路中基准信号最小的量化单元，其输出的第二比较结果Vercont<0>是最终输出结果的第0位，即最低位。
结合图4B和图5所示，当验证错误位信号Verok_q小于验证标准信号Ver_s时，最高位量化单元420输出的第一比较结果Vercont<13>为0，则第一使能信号AB<max>为1。根据该第一使能信号AB<max>，最低位量化单元510开启，最低位量化单元510比较验证错误位信号Verok_q和第一基准信号Ibase_0。在一些实施例中，当验证错误位信号Verok_q大于第一基准信号Ibase_0时，第二比较结果Vercont<0>为1，否则，第二比较结果Vercont<0>为0。最低位量化单元310比较完成后输出第二使能信号A<0>，该第二使能信号A<0>用于控制中间位量化单元610的开启或关断。
参考图4B和图5所示，当验证错误位信号Verok_q大于验证标准信号Ver_s时，最高位量化单元420输出的第一比较结果Vercont<13>为1，则第一使能信号AB<max>为0，最低位量化单元310关闭。在这种情况下，表示验证错误位信号Verok_q大于验证标准信号Ver_s，则该错误位计数为最大值，同时输出验证不通过信号(数值过大)。
根据上述的实施例，当验证错误位信号Verok_q大于验证标准信号Ver_s时，无需开启最低位量化单元510，从而节省了最低位量化单元510的额外功耗。
图6是本发明一实施例的验证错误位量化电路中的中间位量化单元的结构示意图。参考图6所示，中间位量化单元610包括三个输入端611-613和一个输出端614。其中，验证错误位信号Verok_q与输入端611相连接；最低位量化单元510根据第二比较结果Vercont<0>输出的第二使能信号A<0>与输入端612相连接，第二使能信号A<0>用于控制中间位量化单元610的开启或关断；第二基准信号Ibase_1与输入端613相连接。当中间位量化单元610开启时，中间位量化单元610比较验证错误位信号Verok_q和第二基准信号Ibase_1生成第三比较结果Vercont<1>。在图6所示的实施例中，输出端614输出第三使能信号A<1>，当第四使能信号A<max>＝1时，第三比较结果Vercont<1>等于第三使能信号A<1>。
在图6所示的实施例中，第二基准信号Ibase_1对应于2b，即2份标准电流。在一些实施例中，中间位量化单元610对应于验证错误位量化电路中基准信号处于中间水平的量化单元，其输出的第三比较结果Vercont<1>是最终输出结果的第1位，与第0位和第2位相邻。
图6不用于限制第二基准信号Ibase_1的具体大小。根据需要，可以设置第二基准信号Ibase_1是大于第一基准信号Ibase_0并小于验证标准信号Ver_s的任意值。
结合图5-6所示，当验证错误位信号Verok_q大于第一基准信号Ibase_0时，最低位量化单元510输出第二比较结果Vercont<0>为1，根据该第二比较结果Vercont<0>输出第二使能信号A<0>也为1，使中间位量化单元610开启。中间位量化单元610比较验证错误位信号Verok_q和第二基准信号Ibase_1。在一些实施例中，当验证错误位信号Verok_q大于第二基准信号Ibase_1时，第三比较结果Vercont<1>为1，否则，第三比较结果Vercont<1>为0。
在这些实施例中，第二基准信号Ibase_1大于第一基准信号Ibase_0，并且第二基准信号Ibase_1小于等于验证标准信号Ver_s。
结合图4B所示，当验证标准信号Ver_s对应于10份标准电流时，中间位量化单元610中的第二基准信号Ibase_1的大小等于验证标准信号Ver_s。该验证错误位量化电路可以只包括一个最高位量化单元420、一个最低位量化单元510和一个中间位量化单元610。在这些实施例中，该一个最低位量化单元510、一个中间位量化单元610和一个最高位量化单元420在结构上相邻并依次连接。
在一些实施例中，本发明的验证错误位量化电路可以包括多个中间位量化单元610。例如，包括依次连接的一个最高位量化单元420、一个最低位量化单元510和多个中间位量化单元610，这些中间位量化单元610的基准信号的大小位于第一基准信号Ibase_0和验证标准信号Ver_s之间，并且各个基准信号都不相同，从低位向高位逐渐增大。
在一些实施例中，本发明的验证错误位量化电路还可以包括中间较高位量化单元。图7是本发明一实施例的验证错误位量化电路中的中间较高位量化单元的结构示意图。参考图7所示，中间较高位量化单元710包括三个输入端711-713和一个输出端714。其中，验证错误位信号Verok_q与输入端711相连接。在包括中间较高位量化单元710的实施例中，中间位量化单元610还根据比较结果输出第三使能信号A<1>与输入端712相连接，第三使能信号A<1>用于控制中间较高位量化单元710的开启或关断；第三基准信号Ibase_2与输入端713相连接。当中间较高位量化单元710开启时，中间较高位量化单元710比较验证错误位信号Verok_q和第三基准信号Ibase_2生成第四比较结果Vercont<2>。在图7所示的实施例中，输出端714输出使能信号A<2>，当第四使能信号A<max>＝1时，第四比较结果Vercont<2>等于使能信号A<2>。
其中，第三基准信号Ibase_2大于第二基准信号Ibase_1，并且第三基准信号Ibase_2小于等于验证标准信号Ver_s。在结构上，中间较高位量化单元710与中间位量化单元610相邻。
在图7所示的实施例中，第三基准信号Ibase_2对应于12b，即12份标准电流。在一些实施例中，中间较高位量化单元710对应于验证错误位量化电路中基准信号处于中间水平的量化单元，其输出的第四比较结果Vercont<2>是最终输出结果的第2位，与第1位和第3位相邻。
对于图7所示的实施例，由于第三基准信号Ibase_2大于10b，因此如果中间较高位量化单元710被开启，则在图4B所示的最高位量化单元420中必定要选择较大的验证标准信号Ver_s，即验证标准信号Ver_s对应于27b。
结合图6和图7，当验证错误位信号Verok_q大于第二基准信号Ibase_1时，中间位量化单元610输出的第三比较结果Vercont<1>为1，第三使能信号A<1>也为1，中间较高位量化单元710开启。若验证错误位信号Verok_q小于第二基准信号Ibase_1，则中间位量化单元610输出的第三比较结果Vercont<1>为0，第三使能信号A<1>也为0，中间较高位量化单元710关闭。
根据上述的实施例，当验证错误位信号Verok_q大于第一基准信号Ibase_0时，中间位量化单元610才会开启，当验证错误位信号Verok_q大于第二基准信号Ibase_1时，中间较高位量化单元710才会开启。也就是说，中间位量化单元610、中间较高位量化单元710都只在必要的时候才开启，在不必要的时候则关闭，从而可以节省功耗的消耗。
根据上述的实施例，最低位量化单元510表示多个量化单元中的最低位量化单元，中间位量化单元610表示多个量化单元中的较低位量化单元，中间较高位量化单元710表示多个量化单元中的较高位量化单元，最高位量化单元420表示多个量化单元中的最高位量化单元。
在一些实施例中，当中间位量化单元610开启时，最低位量化单元510关断，从而进一步节省功耗。
在一些实施例中，当中间较高位量化单元710开启时，中间位量化单元610关断，从而进一步节省功耗。
参考图4B所示，在一些实施例中，本发明的最高位量化单元420还根据第一比较结果Vercont<13>输出第四使能信号A<max>。参考图5所示，该实施例的最低位量化单元510还包括第一或门515，该第一或门515的输入端连接该第四使能信号A<max>和第二使能信号A<0>，第一或门515的输出为第二比较结果Vercont<0>。参考图6所示，该实施例的中间位量化单元610还包括第二或门615，该第二或门615的输入端连接第四使能信号A<max>和第三使能信号A<1>，第二或门615的输出为第三比较结果Vercont<1>。
结合图3所示，最高位量化单元320除了与最低位量化单元330相连接之外，还分别与中间位量化单元340、中间较高位量化单元350相连接，以输出第四使能信号A<max>至每一个量化单元。可以理解，对于具有多个量化单元的实施例，最高位量化单元320都输出该第四使能信号A<max>至每一个量化单元。
根据上述的实施例，无论验证标准信号Ver_s为何，当验证错误位信号Verok_q大于验证标准信号Ver_s时，第四使能信号A<max>＝1，则无论最低位量化单元510和中间位量化单元610的比较结果为何，最后输出的第二比较结果Vercont<0>和第三比较结果Vercont<1>都是1。此时，由于第一使能信号AB<max>＝0，最低位量化单元510被关断，相应地中间位量化单元610、中间较高位量化单元710也都被关断。
在一些实施例中，参考图7所示，中间较高位量化单元710还包括第三或门715，第三或门715的输入端连接第四使能信号A<max>和中间较高位量化单元710输出的下一位使能信号A<2>，第三或门715的输出为第四比较结果Vercont<2>。这里的下一位使能信号A<2>可以用于作为与中间较高位量化单元710相邻的更高位的量化单元的使能信号。当A<max>＝0时，Vercont<2>＝A<2>。如果不存在与中间较高位量化单元710相邻的更高位的量化单元，则A<2>不作为使能信号。
图8是本发明一实施例的验证错误位量化电路中的使能信号控制电路的结构示意图。该使能信号控制电路是量化电路中的一部分，可以作为最高位量化单元420、最低位量化单元510、中间位量化单元610和中间较高位量化单元710中的一部分电路。参考图8所示，以第一使能信号AB<max>为例，该使能信号控制电路包括至少三个晶体管T1、T2和T3，第一使能信号AB<max>与晶体管T1的基极相连接，验证错误位信号Verok_q与晶体管T2的基极和漏极相连接。当第一使能信号AB<max>为0时，晶体管T1被关断，从而使该使能信号控制电路关断，例如使最低位量化单元关断；当第一使能信号AB<max>为1时，晶体管T1导通，从而使该使能信号控制电路导通，例如使最低位量化单元开启。当选择不同的验证标准信号Ver_s时，第一使能信号AB<max>对应的验证错误位信号Verok_q的大小不同，从而可以控制不同验证标准下的量化电路的开启和关断。
可以理解，图8所示仅为示例。可以根据本发明的思想，采用本领域技术根据使能信号来控制量化单元的开启或关断，且不限于上述电路结构。
图9A是本发明一实施例的验证错误位量化电路中的中间位量化单元的结构示意图。图9B是本发明一实施例的验证错误位量化电路中的中间较高位量化单元的结构示意图。该实施例的验证错误位量化电路中包括多个中间位量化单元和中间较高位量化单元，对应于基准信号处于中间水平的量化单元，中间位量化单元和中间较高位量化单元相邻。在图9A中用第i个量化单元表示中间位量化单元，在图9B中用第i+1个量化单元表示中间较高位量化单元。在该实施例中，假设量化单元按照基准信号从低到高的顺序依次连接，则第i个量化单元的基准信号小于第i+1个量化单元的基准信号。
参考图9A所示，该第i个量化单元主要包括比较器910。该比较器910的输入端911接第i-1个量化单元输出的使能信号A<i-1>，输入端912接基准信号Vbias<i>，输出端913输出比较结果Vercont<i>。其中，第i-1个量化单元可以是一个中间位量化单元，其所对应的基准信号小于第i个量化单元的基准信号，则第i个量化单元是中间较高位量化单元。
对于第i个量化单元来说，第i-1个量化单元输出的使能信号A<i-1>作为该第i个量化单元的使能信号。当验证错误位信号Verok_q大于第i-1个量化单元的基准信号时，使能信号A<i-1>＝1，使第i个量化单元开启。第i个量化单元比较验证错误位信号Verok_q和基准信号Vbias<i>，若验证错误位信号Verok_q大于基准信号Vbias<i>，则第i个量化单元的比较结果Vercont<i>＝1，并且使能信号A<i>＝1。使能信号A<i>还与系统电压VDD一起通过与非门914与晶体管T4的基极相连接，使能信号A<i>＝1时，与非门914输出为0，使晶体管T4关断，从而关断该第i个量化单元。
参考图9B所示，该第i+1个量化单元主要包括比较器920。该比较器920的输入端922接第i个量化单元输出的使能信号A<i>，输入端921接基准信号Vbias<i+1>，输出端913输出比较结果Vercont<i+1>。当第i个量化单元是中间位量化单元时，第i+1个量化单元是中间较高位量化单元。
当使能信号A<i>＝1时，使晶体管T1导通，从而使该第i+1个量化单元被开启。第i+1个量化单元的基准信号Vbias<i+1>大于第i个量化单元的基准信号Vbias<i>。第i+1个量化单元进而比较验证错误位信号Verok_q和基准信号Vbias<i+1>，若验证错误位信号Verok_q小于基准信号Vbias<i+1>，则比较器920输出使能信号A<i+1>＝0；否则输出使能信号A<i+1>＝1。使能信号A<i+1>还与系统电压VDD一起通过与非门924与晶体管T4的基极相连接，当使能信号A<i+1>＝1时，与非门924输出为0，晶体管T4关断，从而关断该第i+1个量化单元。
根据图9A和9B所示的量化单元，可以根据验证错误位信号Verok_q与基准信号的关系，仅开启多个量化单元中的一个，从而最大限度的节省功耗，提高效率。
在一些实施例中，本发明实施例的验证错误位量化电路还可以包括码制转换单元，该码制转换单元适于将温度计编码转换成二进制码，该码制转换单元的输入从高位到低位依次为第一比较结果、第三比较结果和第二比较结果。
在一些实施例中，本发明实施例的验证错误位量化电路还可以包括累加器，该累加器适于累加从码制转换单元获得的多个二进制码。
参考图3所示，在该验证错误位量化电路300中，每个量化单元都将比较结果输出至码制转换单元360，码制转换单元360将转换之后的二进制码传输至累加器370，由累加器370累加多个二进制码并输出最后的结果。
图10是本发明一实施例的验证错误位量化电路中的码制转换单元和累加器的结构示意图。参考图10所示，码制转换单元1010的输入端与前文所述的量化单元的多个比较结果相连接。根据前文所述的实施例，14个量化单元的比较结果可以用Vercont<0:13>表示，其中，Vercont<13>是最高位量化单元420输出的第一比较结果，表示最高位；Vercont<0>是最低位量化单元510输出的第二比较结果，表示最低位；Vercont<1:12>是多个中间位量化单元610输出的第三比较结果，其中还可以区分为较低位和较高位，较低位是中间位量化单元610输出的第三比较结果，较高位是中间较高位量化单元710输出的第四比较结果。
第一比较结果、第三比较结果和第二比较结果依次可以表示为温度计编码的高位到低位。对于包括第四比较结果的实施例，第一比较结果、第三比较结果、第四比较结果和第二比较结果依次可以表示为温度计编码的高位到低位。
在图10所示的实施例中，码制转换单元1010的输出端为一个6位的二进制码数据data<5:0>。图10不用于限定该二进制码的具体位数。
将二进制码数据data<5:0>输入到累加器1020。在一些实施例中，对一个半导体存储器可以进行多次验证错误位量化，每次都采用本发明的验证错误位量化电路来获得错误位计数。累加器1020可以将多次的错误位计数结果累加起来，作为该半导体存储器的最终计数结果。由于采用多次验证错误位量化，每次量化所需要的电流较小，从而更进一步降低了电路的功耗。
图11是本发明一实施例的半导体存储器的结构框图。参考图11所示，该半导体存储器1100包括存储阵列1110和外围电路1120。其中，该外围电路1120与存储阵列1110耦接，并且用于控制存储阵列1110的存储操作。该外围电路1120被配置有前文所述的验证错误位量化电路。因此前文关于验证错误位量化电路的说明内容和附图都可以用于说明本发明的半导体存储器。
图12是本发明一实施例的半导体存储器的验证错误位量化方法的示例性流程图。该验证错误位量化方法可以由前文所述验证错误位量化电路来执行，因此前文的附图和相关说明内容都可以用于说明该实施例的验证错误位量化方法，重复的内容将不再展开。参考图12所示，该实施例的验证错误位量化方法包括以下步骤：
步骤S1210：从至少两个大小不同的验证标准中选择一个作为验证标准信号。
该步骤可以由图4A所示的模式选择单元410来执行。
步骤S1220：比较验证错误位信号和验证标准信号并生成第一比较结果，根据第一比较结果输出第一使能信号，第一使能信号用于控制最低位量化单元的开启或关断。
该步骤可以由图4B所示的最高位量化单元420来执行。该步骤中的最低位量化单元可以是图5所示的最低位量化单元510。
步骤S1230：在最低位量化单元被控制为开启的情况下，最低位量化单元比较验证错误位信号和第一基准信号生成第二比较结果，根据第二比较结果输出第二使能信号，第二使能信号用于控制中间位量化单元的开启或关断。
该步骤中的中间位量化单元可以是图6所示的中间位量化单元610。
步骤S1240：在中间位量化单元被控制为开启的情况下，中间位量化单元比较验证错误位信号和第二基准信号生成第三比较结果，其中，第二基准信号大于第一基准信号，并且所述第二基准信号小于等于所述验证标准信号。
在一些实施例中，该方法还可以包括：
步骤S1250：在中间位量化单元被控制为开启的情况下，中间位量化单元还根据第三比较结果输出第三使能信号，第三使能信号用于控制中间较高位量化单元的开启或关断。
该步骤中的中间较高位量化单元可以是图7所示的中间位量化单元710。
步骤S1260：在中间较高位量化单元被控制为开启的情况下，中间较高位量化单元比较验证错误位信号和第三基准信号生成第四比较结果，其中，第三基准信号大于第二基准信号，并且第三基准信号小于等于验证标准信号，中间较高位量化单元与中间位量化单元相邻。
在一些实施例中，当验证错误位信号小于验证标准信号时，第一使能信号使最低位量化单元开启。
在一些实施例中，当验证错误位信号大于第一基准信号时，第二使能信号使中间位量化单元开启。
在一些实施例中，在中间位量化单元被控制为开启的情况下，最低位量化单元关断。
在一些实施例中，当验证错误位信号大于第二基准信号时，第三使能信号使中间较高位量化单元开启。
在一些实施例中，在中间较高位量化单元被控制为开启的情况下，中间位量化单元关断。
在一些实施例中，还包括根据第一比较结果输出第四使能信号，当验证错误位信号大于验证标准信号时，第四使能信号使最低位量化单元、中间位量化单元和中间较高位量化单元都关断。
根据本发明实施例的验证错误位量化方法，可以灵活的切换验证标准信号，根据实际的验证错误位信号的大小，仅开启必要的量化单元，关断不必要的量化单元，可以最大限度的降低验证错误位量化功能所消耗的功耗。
图13是本发明一实施例的验证错误位量化电路和方法的功耗测试结果示意图。其中包括位于三个坐标系中的三条曲线。在每个坐标系中，横轴是失败位的计数值，纵轴是电流平均值，电流平均值越低表示该测试结果对应的功耗越低。其中曲线1310是目前的VFC电路时的功耗测试结果，其纵轴的单位为mA；曲线1320是采用本发明的验证错误位量化电路和方法，并且验证标准是25b时的功耗测试结果，其纵轴的单位为mA；曲线1330是采用本发明的验证错误位量化电路和方法，并且验证标准是10b时的功耗测试结果，其纵轴的单位为μA。参考图13所示，显然，曲线1330所示的功耗最小。下表一是根据图13中的曲线1310、1320、1330所获得的电流峰值(peak I)和电流平均值(average I)进行比较获得的结果。
表一：
Figure BDA0003413240540000221
其中，6(peak I)表示错误位计数＝6时的电流峰值，11(peak I)表示错误位计数＝11时的电流峰值，16(peak I)表示错误位计数＝16时的电流峰值，16-6(average I)表示错误位计数在6-16之间的电流平均值。
根据表一的结果，对于一个晶粒(Die)中包括4个面(plane)，每个面中包括8个单元(unit)，当验证标准为25b时，每个单元的电流峰值可以节省0.364mA。当错位计数＝11时，电流峰值总共可以节省11.648mA。当验证标准为10b时，每个单元的电流峰值可以节省1.2mA。当错位计数＝16时，电流峰值总共可以节省38.4mA。
相比于目前的VFC电路，当验证标准为25b时，电流平均值可以减少I_sp＝10.5uA；当验证标准为10b时，电流平均值可以减少I_sp＝47.7uA。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (22)

1.一种半导体存储器验证错误位量化电路，其特征在于，所述量化电路包括：至少一个反相器和多个量化单元，所述多个量化单元包括最高位量化单元、最低位量化单元和至少一个中间位量化单元，其中；
所述至少一个反相器根据自身的输入信号从至少两个大小不同的验证标准信号中选择一个验证标准信号，将所述验证标准信号传输给所述最高位量化单元；
所述最高位量化单元接收所述验证标准信号和验证错误位信号；比较所述验证标准信号和验证错误位信号生成第一比较结果；根据所述第一比较结果输出第一使能信号；
所述最低位量化单元与所述最高位量化单元连接，接收所述第一使能信号，以及接收所述验证错误位信号和第一基准信号；在基于所述第一使能信号开启时，比较所述验证错误位信号和第一基准信号生成第二比较结果；根据所述第二比较结果输出第二使能信号；
所述至少一个中间位量化单元与所述最低位量化单元连接，接收所述第二使能信号，以及所述验证错误位信号和第二基准信号；在基于所述第二使能信号开启时，比较所述验证错误位信号和所述第二基准信号生成第三比较结果；
其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号；所述第二基准信号大于所述第一基准信号、小于所述验证标准信号。
2.根据权利要求1所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元包括中间位量化单元以及与所述中间位量化单元相邻地布置的中间较高位量化单元；
所述中间较高位量化单元与所述中间位量化单元连接，接收所述中间位量化单元根据所述第三比较结果输出的第三使能信号，以及接收所述验证错误位信号和第三基准信号；在基于所述第三使能信号开启时，比较所述验证错误位信号和第三基准信号生成第四比较结果；
其中，所述第三基准信号大于所述第二基准信号、小于等于所述验证标准信号。
3.根据权利要求1所述的验证错误位量化电路，其特征在于，所述最高位量化单元包括第一比较器和第一反相器；其中，
所述第一比较器通过两个输入端分别接收所述验证标准信号和验证错误位信号；比较所述验证标准信号和所述验证错误位信号生成第一比较结果；在所述第一比较器的输出端输出所述第一比较结果；
所述第一反相器与所述输出端连接，接收所述第一比较结果，根据所述第一比较结果输出所述第一使能信号；所述第一使能信号为所述第一比较结果的反信号。
4.根据权利要求3所述的验证错误位量化电路，其特征在于，所述最低位量化单元包括第二比较器和第一使能信号控制电路，其中；
所述第一使能信号控制电路与所述第一反相器的输出端连接，接收所述第一使能信号；基于所述第一使能信号控制所述最低位量化单元的开启或关断；
所述第二比较器在所述第一使能信号控制电路基于所述第一使能信号控制所述最低位量化单元开启时，接收所述验证错误位信号和第一基准信号；比较所述验证错误位信号和第一基准信号生成第二比较结果。
5.根据权利要求4所述的验证错误位量化电路，其特征在于，所述最低位量化单元还包括第二反相器，与所述第二比较器的输出端连接，接收所述第二比较结果；根据所述第二比较结果输出所述第二使能信号；所述第二使能信号为所述第二比较结果的反信号。
6.根据权利要求4所述的验证错误位量化电路，其特征在于，所述第一使能信号控制电路至少包括晶体管T1、晶体管T2、晶体管T3；所述晶体管T1的漏极与所述晶体管T2的源极连接，所述晶体管T2的漏极与所述晶体管T3的漏极连接；所述晶体管T1的栅极与所述第一反相器的输出端连接；所述晶体管T2的栅极与所述验证错误位信号连接；所述晶体管T3的栅极与所述第一基准信号连接；
其中，所述晶体管T1基于所述第一使能信号开启或关断，以控制所述最低位量化单元的开启或关断；所述晶体管T2基于所述验证错误位信号处于开启状态、所述晶体管T3基于所述第一基准信号处于开启状态；在所述晶体管T1开启时，分别通过晶体管T2和所述晶体管T3将所述验证错误位信号和所述第一基准信号传输给所述第二比较器。
7.根据权利要求6所述的验证错误位量化电路，其特征在于，所述第一使能信号控制电路还包括晶体管T4和第一与非门；其中，
所述晶体管T4漏极与所述晶体管T3的源极连接，栅极与所述第一与非门的输出端连接，基于所述第一与非门的输出，开启或关断；在所述第一与非门输出0时，所述晶体管T4关断，以关断所述最低位量化电路。
8.根据权利要求7所述的验证错误位量化电路，其特征在于，所述第一与非门具有两个输入端，分别于系统电压VDD和第二使能信号连接。
9.根据权利要求8所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元中的每一个中间位量化单元的结构与所述最低位量化单元的结构相同。
10.根据权利要求9所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元按照基准信号从低到高依次连接，第i个中间位量化单元的基准信号小于第i+1个中间位量化单元；所述第i个中间位量化单元的开启或关断受所述第i-1个中间位量化单元的控制；其中所述第i-1个中间位量化单元为非最低位量化单元或最低位量化单元。
11.根据权利要求1所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号；
所述最低位量化单元还包括第一或门，所述第一或门的输入端连接所述第四使能信号和所述第二使能信号，所述第一或门的输出作为所述最低位量化单元输出的所述第二比较结果。
12.根据权利要求2所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号；
所述中间位量化单元还包括第二或门，所述第二或门的输入端连接所述第四使能信号和所述第三使能信号，所述第二或门的输出作为所述中间位量化单元输出的所述第三比较结果。
13.根据权利要求1所述的验证错误位量化电路，其特征在于，所述量化电路还包括码制转换单元，被配置为：将温度计编码转换成二进制码；其中，所述码制转换单元的输入从高位到低位依次为所述第一比较结果、所述第三比较结果和所述第二比较结果。
14.根据权利要求13所述的验证错误位量化电路，其特征在于，所述量化电路还包括累加器，被配置为：累加从所述码制转换单元获得的多个二进制码。
15.一种半导体存储器的验证错误位量化方法，
从至少两个大小不同的验证标准中选择一个作为最高位的验证标准信号；
比较验证错误位信号和所述验证标准信号生成第一比较结果；
根据所述第一比较结果输出第一使能信号；
基于所述第一使能信号判断是否需要比较所述验证错误位信号和第一基准信号；
在基于所述第一使能信号判定需要比较所述验证错误位信号和所述第一基准信号时，比较所述验证错误位信号和第一基准信号并生成第二比较结果；依据所述第二比较结果输出第二使能信号；
基于所述第二使能信号判断是否需要比较所述验证错误位信号和第二基准信号；
在基于所述第二使能信号判定需要比较所述验证错误位信号和第二基准信号时，比较所述验证错误位信号和所述第二基准信号并生成第三比较结果；
其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号；所述第二基准信号大于所述第一基准信号、小于所述验证标准信号。
16.根据权利要求15所述的验证错误位量化方法，其特征在于，所述方法还包括：
根据所述第三比较结果输出第三使能信号；
基于所述第三使能信号判断是否需要比较所述验证错误位信号和第三基准信号；
在基于所述第三使能信号判定需要比较所述验证错误位信号和第三基准信号时，比较所述验证错误位信号和第三基准信号并生成第四比较结果；
其中，所述第三基准信号大于所述第二基准信号且小于等于所述验证标准信号。
17.根据权利要求15所述的验证错误位量化方法，其特征在于，所述基于所述第一使能信号判断是否需要比较所述验证错误位信号和第一基准信号，包括：
当所述验证错误位信号小于所述验证标准信号时，基于所述第一使能信号判定需要比较所述验证错误位信号和第一基准信号；控制所述最低位量化单元开启；
当所述验证错误位信号不小于所述验证标准信号时，基于所述第一使能信号判定不需要比较所述验证错误位信号和第一基准信号。
18.根据权利要求15所述的验证错误位量化方法，其特征在于，所述基于所述第二使能信号判断是否需要比较所述验证错误位信号和第二基准信号，包括：当所述验证错误位信号大于所述第一基准信号时，基于所述第二使能信号判定需要比较所述验证错误位信号和第二基准信号；
当所述验证错误位信号不大于所述第一基准信号时，基于所述第二使能信号判定不需要比较所述验证错误位信号和第二基准信号。
19.根据权利要求15所述的验证错误位量化方法，其特征在于，所述方法还包括：在比较所述验证错误位信号和所述第二基准信号并生成第三比较结果时，关断与所述第一比较结果对应的最低位量化单元。
20.根据权利要求16所述的验证错误位量化方法，其特征在于，所述基于所述第三使能信号判断是否需要比较所述验证错误位信号和第三基准信号，包括：
当所述验证错误位信号大于所述第二基准信号时，基于所述第三使能信号判定需要比较所述验证错误位信号和第三基准信号；
当所述验证错误信号不大于所述第二基准信号时，基于所述第三使能信号判定不需要比较所述验证错误位信号和第三基准信号。
21.根据权利要求16所述的验证错误位量化方法，其特征在于，所述方法还包括：在比较所述验证错误位信号和第三基准信号并生成第四比较结果时，关断与所述第三比较结果对应的中间位量化单元。
22.根据权利要求16所述的验证错误位量化方法，其特征在于，所述方法还包括：
根据所述第一比较结果输出第四使能信号；
在所述验证错误位信号大于所述验证标准信号时，基于所述第四使能信号进行以下判断至少之一：
判断是否需要比较所述验证错误位信号和第一基准信号；
判断是否需要比较所述验证错误位信号和第二基准信号；
判断是否需要比较所述验证错误位信号和第三基准信号。
CN202111538460.6A 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法 Pending CN114400041A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111538460.6A CN114400041A (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111538460.6A CN114400041A (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法
CN202110275767.5A CN112951309B (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202110275767.5A Division CN112951309B (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法

Publications (1)

Publication Number Publication Date
CN114400041A true CN114400041A (zh) 2022-04-26

Family

ID=76229865

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111538460.6A Pending CN114400041A (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法
CN202110275767.5A Active CN112951309B (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110275767.5A Active CN112951309B (zh) 2021-03-15 2021-03-15 半导体存储器的验证错误位量化电路和方法

Country Status (3)

Country Link
US (1) US20230147213A1 (zh)
CN (2) CN114400041A (zh)
WO (1) WO2022194108A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114365097A (zh) * 2019-08-27 2022-04-15 美光科技公司 受管理存储器系统中的写入缓冲器控制
CN114400041A (zh) * 2021-03-15 2022-04-26 长江存储科技有限责任公司 半导体存储器的验证错误位量化电路和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870335A (en) * 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
KR100605588B1 (ko) * 2004-03-05 2006-07-28 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
KR100672938B1 (ko) * 2004-07-21 2007-01-24 삼성전자주식회사 플래시 메모리를 위한 선택적 소거 방법
US7567461B2 (en) * 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
KR100885912B1 (ko) * 2007-01-23 2009-02-26 삼성전자주식회사 기입된 데이터 값에 기초하여 데이터를 선택적으로검증하는 데이터 검증 방법 및 반도체 메모리 장치
CN101783165A (zh) * 2010-03-26 2010-07-21 上海宏力半导体制造有限公司 一种半导体存储器、半导体存储器系统及其对应编程方法
CN104795093B (zh) * 2015-04-21 2017-07-04 福州大学 基于折叠式比较器的低功耗读取电路及控制方法
CN112331255B (zh) * 2020-10-21 2022-01-25 长江存储科技有限责任公司 3d nand存储器的验证统计电路、方法及3d nand存储器
CN114400041A (zh) * 2021-03-15 2022-04-26 长江存储科技有限责任公司 半导体存储器的验证错误位量化电路和方法

Also Published As

Publication number Publication date
CN112951309B (zh) 2021-11-19
US20230147213A1 (en) 2023-05-11
CN112951309A (zh) 2021-06-11
WO2022194108A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
CN112951309B (zh) 半导体存储器的验证错误位量化电路和方法
US7102544B1 (en) Method and system for improving memory interface data integrity in PLDs
US20060164882A1 (en) Storage controller using vertical memory
US7710191B2 (en) Enabling higher operation speed and/or lower power consumption in a semiconductor integrated circuit device
WO2018175634A1 (en) Semiconductor layered device with data bus
EP3114690A1 (en) Physically unclonable function circuit using resistive memory device
US11128315B2 (en) Error correction decoder
KR20150129421A (ko) 리페어 회로, 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
US11418332B2 (en) Security device including physical unclonable function cells and operation method thereof
KR101036097B1 (ko) 결함 및 장애 허용 디멀티플렉서 및 복합 트랜지스터
CN1906617A (zh) 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备
US20140252638A1 (en) Vertical interconnects crosstalk optimization
DeHon et al. Exploiting partially defective LUTs: Why you don't need perfect fabrication
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
US8739097B2 (en) Method for placing decoupling capacitors
US7352230B2 (en) Internal voltage trimming circuit for use in semiconductor memory device and method thereof
US20170098476A1 (en) Compression circuit, test apparatus, and semiconductor memory apparatus and semiconductor apparatus having the same
Nagarajan et al. High-throughput VLSI implementations of iterative decoders and related code construction problems
US10170163B2 (en) Device and method for generating inherent information of integrated circuits for authentication purpose
TW202341163A (zh) 位準移位電路、偏壓電路及其製造方法
US11422819B2 (en) Power efficient multi-bit storage system
US9455708B2 (en) Dynamically adjustable circuit with circuit of characterized-path and method for generating circuit of characterized-path
US6947305B2 (en) Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
Chen et al. Repair the faulty TSVs with the improved FNS-CAC codec
CN112116946B (zh) 封装后修复方法及封装后修复装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination