TWI625733B

TWI625733B - 產生積體電路固有資訊的裝置及方法

Info

Publication number: TWI625733B
Application number: TW106105892A
Authority: TW
Inventors: 李明修
Original assignee: 旺宏電子股份有限公司
Priority date: 2017-02-22
Filing date: 2017-02-22
Publication date: 2018-06-01
Also published as: TW201832233A

Abstract

一種適用於積體電路的固有資訊產生裝置，其包括複數個源記憶胞對以及比較電路。該些源記憶胞對其中之一包括具有第一電性參數值的第一源記憶胞以及具有第二電性參數值的第二源記憶胞。比較電路耦接該些源記憶胞對，用以產生積體電路的固有資訊。比較電路包括第一比較器。第一比較器耦接第一源記憶胞以及第二源記憶胞，用以比較第一電性參數值以及第二電性參數值，以依據比較結果產生固有資訊的第一位元的位元值。

Description

產生積體電路固有資訊的裝置及方法

本揭露是有關於一種產生積體電路固有資訊的裝置及方法。

為確保資料交換或控制操作的安全性，許多應用往往需要利用積體電路(如晶片)所具備的固有資訊來進行驗證操作的識別。積體電路的固有資訊可例如是積體電路的身分識別碼，可用於資料加密操作以產生金鑰。

目前有許多產生積體電路固有資訊的方法，像是透過外部管理的方式產生編碼。然而，以此方式所產生的固有資訊可透過掃描式電子顯微鏡(Scanning Electron Microscopy,SEM)或穿透式電子顯微鏡(Transmission Electron Microscopy,TEM)自記憶體裝置的結構變化(像是多晶矽熔絲(Poly-Fuse)或氧化反熔絲(Oxide Anti-Fuse))逆向萃取出來，使得固有資訊洩漏的風險提高。

本揭露係關於一種產生積體電路固有資訊的裝置及方法，可透過比較兩源記憶胞的電性參數值來產生固有資訊中的位元值，使得所產生的固有資訊具有獨特、難以預測且穩定的特性。

根據本揭露之一實施例，提出一種適用於積體電路的固有資訊產生裝置，其包括複數個源記憶胞對以及比較電路。該些源記憶胞對其中之一包括具有第一電性參數值的第一源記憶胞以及具有第二電性參數值的第二源記憶胞。比較電路耦接該些源記憶胞對，用以產生積體電路的固有資訊。比較電路包括第一比較器，其耦接第一源記憶胞以及第二源記憶胞，用以比較第一電性參數值以及第二電性參數值，以依據比較結果產生固有資訊的第一位元的位元值。

根據本揭露之一實施例，提出一種適用於積體電路的固有資訊產生方法，其包括步驟如下：提供複數個源記憶胞對，該些源記憶胞對其中之一包括具有第一電性參數值的第一源記憶胞以及具有第二電性參數值的第二源記憶胞；比較該第一電性參數值以及該第二電性參數值，以依據比較結果產生積體電路的固有資訊的第一位元的位元值。

為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

10、30、40‧‧‧固有資訊產生裝置

CP_1~CP_n‧‧‧源記憶胞對

102_1A、102_1B、102_2A、102_2B、102_3A、102_3B、102_nA、102_nB、502_1A、502_1B、502_2A、502_2B、502_3A、502_3B、502_4A、502_4B、602_1A、602_1B、602_2A、602_2B、602_3A、602_3B、602_4A、602_4B‧‧‧源記憶胞

14‧‧‧比較電路

104_1~104_n、504_1~504_4、604_1~604_4‧‧‧比較器

IF‧‧‧固有資訊

B₀~B_n-1‧‧‧位元

202、204‧‧‧步驟

36‧‧‧控制器

402_1~402_n‧‧‧輸出記憶胞

52、62‧‧‧記憶陣列

第1圖繪示依據本揭露之一實施例之固有資訊產生裝置的方塊圖。

第2圖繪示依據本揭露一實施例之固有資訊產生方法的流程圖。

第3圖繪示依據本揭露之另一實施例之固有資訊產生裝置的方塊圖。

第4圖繪示依據本揭露之另一實施例之固有資訊產生裝置的方塊圖。

第5圖繪示源記憶胞的一例配置圖。

第6圖繪示源記憶胞的另一例配置圖。

在本文中，參照所附圖式仔細地描述本發明的一些實施例，但不是所有實施例都有表示在圖示中。實際上，這些發明可使用多種不同的變形，且並不限於本文中的實施例。相對的，本揭露提供這些實施例以滿足應用的法定要求。圖式中相同的參考符號用來表示相同或相似的元件。

第1圖繪示依據本揭露之一實施例之固有資訊產生裝置10的方塊圖。固有資訊產生裝置10適用於一積體電路，例如晶片。固有資訊產生裝置10例如是一物理不可複製功能(Physical Unclonable Function,PUF)電路，可產生積體電路的固有資訊IF。固有資訊IF例如是一組包括n個位元B₀~B_n-1的字碼(Codeword)。固有資訊IF可作為積體電路的身分辨識碼，亦可用於加密/驗證操作的識別。舉例來說，固有資訊IF可被提供至一編碼器，以供編碼器產生用於資料加密處理的金鑰。

固有資訊產生裝置10包括複數個源記憶胞對CP_1~CP_n以及比較電路14。各源記憶胞對CP_1~CP_n分別耦接至比較電路14中的比較器104_1~104_n。

各個源記憶胞對CP_1~CP_n分別包括兩個源記憶胞。在本文中，所謂的源記憶胞指的是用於產生固有資訊IF的記憶胞。

如第1圖所示，源記憶胞對CP_1包括源記憶胞102_1A及102_1B；源記憶胞對CP_2包括源記憶胞102_2A及102_2B；源記憶胞對CP_3包括源記憶胞102_3A及102_3B；源記憶胞對CP_n包括源記憶胞102_nA及102_nB。不同源記憶胞對中的源記憶胞可能相同或不同。舉例來說，一源記憶胞可同時連接至比較器104_1和104_2，以作為源記憶胞對CP_1的源記憶胞102_1A(或102_1B)和源記憶胞對CP_2的102_2A(或102_2B)。

依據本揭露實施例，各比較器104_1~104_n會比較所耦接的兩源記憶胞的電性參數值大小，並依據比較結果產生固有資訊IF其中一位元的位元值。如第1圖所示，源記憶胞對CP_1中的源記憶胞102_1A以及源記憶胞102_1B耦接至比較器104_1，比較器104_1比較源記憶胞102_1A和源記憶胞102_1B的電性參數值，並依據比較結果產生固有資訊IF中位元B₀的位元值。舉例來說，當比較結果顯示源記憶胞102_1A的電性參數值大於源記憶胞102_1B的電性參數值，則位元B₀的位元值將被設定為「1」(或「0」)；當比較結果顯示源記憶胞102_1A的電性參數值小於源記憶胞102_1B的電性參數值，則位元B₀的位元值將被設定為「0」(或「1」)。

源記憶胞的電性參數值取決於記憶體類型。舉例來說，電性參數值可以是浮閘記憶體(Floating Gate Memory)的閥電壓值(Threshold Voltage,Vt)、電阻轉換金氧記憶體(Resistive-Change-Transition Metal-Oxide Memory)的電阻值、相變化記憶體(Phase Change Memory)的電阻值、鐵電記憶體(Ferroelectric Memory)的電容值等。

依據本揭露實施例，由於源記憶胞的電性參數值通常為一隨機分佈，故比較兩源記憶胞的電性參數值的結果亦是隨機且難以預測的。基於此隨機特性，不同晶片的固有資訊IF字碼皆是獨一無二且難以預測的，故適用於安全性及其他應用當中。

另一方面，即便源記憶胞的電性參數值可能是一外部條件(如溫度、偏壓等)的函數，但此關係對所有的源記憶胞而言具有同質性(homogeneous)，故一陣列中的任兩個源記憶胞之間的大小關係會維持相同的趨勢。舉例來說，兩源記憶胞之間的電性參數值差距可能因溫度提高而縮小，但這並不會改變此兩源記憶胞之間的電性參數值大小關係。因此，透過比較兩源記憶胞的電性參數值所產生的位元值具有穩定且不隨環境因素變化的特性。

第2圖繪示依據本揭露一實施例之積體電路固有資訊產生方法的流程圖。

在步驟202，提供複數個源記憶胞對，該些源記憶胞對其中之一包括具有第一電性參數值的第一源記憶胞，以及具有第二電性參數值的第二源記憶胞。

第一電性參數值和第二電性參數值可以是閥電壓值、電阻值、電容值或其他物理值，取決於第一、二源記憶胞的類型。

在步驟204，比較器比較第一電性參數值以及第二電性參數值，以依據比較結果產生積體電路的固有資訊的其中一位元的位元值。

以第1圖為例，比較器104_1會在源記憶胞102_1A的電性參數值大於源記憶胞102_1B的電性參數值時，將固有資訊IF的位元B₀的位元值設定為「1」(或「0」)，並在源記憶胞102_1A的電性參數值小於源記憶胞102_1B的電性參數值時，將位元B₀的位元值設定為「0」(或「1」)。同理，比較器104_2會在源記憶胞102_2A的電性參數值大於源記憶胞102_2B的電性參數值時，將固有資訊IF的位元B₁的位元值設定為「1」(或「0」)，並在源記憶胞102_2A的電性參數值小於源記憶胞102_2B的電性參數值時，將位元B₁的位元值設定為「0」(或「1」)。

在一實施例中，第一源記憶胞和第二源記憶胞處於一初始狀態。所謂源記憶胞的初始狀態指的是此源記憶胞尚未經過編程(Program)或抹除(Erase)處理的狀態，因此，源記憶胞所呈現的電性參數值(第一電性參數值、第二電性參數值)係取決於積體電路的製造過程。

又一實施例中，第一源記憶胞和第二源記憶胞處於一編程狀態。所謂源記憶胞的編程狀態指的是此源記憶胞經過編程處理的狀態。由於不同的源記憶胞經過同一編程處理後，各源記憶胞的電性參數值會偏移至一近似但不完全相同的位準(即，兩源記憶胞的電性參數值不會完全相同)，因此，固有資訊產生裝置仍可基於前述機制產生一獨特且不可預測的固有資訊。

第3圖繪示依據本揭露之另一實施例之固有資訊產生裝置30的方塊圖。相較於固有資訊產生裝置10，本實施例之固有資訊產生裝置30更包括控制器36。

控制器36例如是一記憶體控制器(Memory Controller)，可依據固有資訊IF對源記憶胞執行編程處理，以擴大一源記憶胞對中兩源記憶胞之間的電性參數值差距。

舉例來說，假設比較器104_1判斷出源記憶胞102_1A的電性參數值(如x千歐姆)大於源記憶胞102_1B的電性參數值(如y千歐姆，y<x)，此時，控制器36可對源記憶胞102_1A及102_1B至少其一進行編程處理，以增加兩者電性參數值的差距。

舉例來說，控制器36可僅對源記憶胞102_1A進行編程處理，以增加源記憶胞102_1A的電性參數值；或者，控制器36可僅對源記憶胞102_1B進行編程處理，以降低源記憶胞 102_1B的電性參數值；更或者，控制器36可對源記憶胞102_1A及102_1B進行編程處理，以增加源記憶胞102_1A的電性參數值並降低源記憶胞102_1B的電性參數值。

第4圖繪示依據本揭露之另一實施例之固有資訊產生裝置40的方塊圖。在此實施例中，控制器36可將比較電路14所產生的固有資訊IF寫入一組記憶胞402_1~402_n(輸出記憶胞)中，以供後端電路(例如編碼器)直接從該組記憶胞402_1~402_n中存取固有資訊IF。

舉例來說，當比較器104_1判斷出源記憶胞102_1A的電性參數值大於源記憶胞102_1B的電性參數值，控制器36可對記憶胞402_1寫入位元B₀的值為「1」；當比較器104_1判斷出源記憶胞102_1A的電性參數值小於源記憶胞102_1B的電性參數值，控制器46可對記憶胞402_1寫入位元B₀的值為「0」。

第5圖繪示源記憶胞的一例配置圖。

在此例中，多個源記憶胞被安排在記憶陣列中的一特定群組的位置以簡化設計，像是位在同一字元線(Word Line)上、同一位元線(Bit Line)上或一微矩陣上(Mini Array)。

如第5圖所示，源記憶胞502_1A、502_1B、502_2A、502_2B、502_3A、502_3B、502_4A、502_4B被安排在記憶陣列52底部的一字元線上。

在第5圖的例子中，固有資訊包括4個位元B₀~B₃，其中比較器504_1耦接源記憶胞502_1A和502_1B以產生固有資訊中位元B₀的位元值；比較器504_2耦接源記憶胞502_2A和502_2B以產生固有資訊中位元B₁的位元值；比較器504_3耦接源記憶胞502_3A和502_3B以產生固有資訊中位元B₂的位元值；比較器504_4耦接源記憶胞502_4A和502_4B以產生固有資訊中位元B₃的位元值。

第6圖繪示源記憶胞的另一例配置圖。

在此例中，多個源記憶胞被安排在記憶胞陣列中的離散地分佈在記憶胞陣列中，以增加逆向萃取固有資訊的字碼的難度。

如第6圖所示，源記憶胞602_1A、602_1B、602_2A、602_2B、602_3A、602_3B、602_4A、602_4B分散在記憶胞陣列62中，而非一特定群組的位置。

比較器604_1、604_2、604_3、604_4可經由適當設計的金屬走線配置連接至對應的源記憶胞對。在此例中，比較器604_1耦接源記憶胞602_1A和602_1B以產生固有資訊中位元B₀的位元值；比較器604_2耦接源記憶胞602_2A和602_2B以產生固有資訊中位元B₁的位元值；比較器604_3耦接源記憶胞602_3A和602_3B以產生固有資訊中位元B₂的位元值；比較器604_4耦接源記憶胞602_4A和602_4B以產生固有資訊中位元B₄的位元值。

綜上所述，本揭露提出一種產生積體電路固有資訊的裝置及方法，可透過比較兩源記憶胞的電性參數值來產生固有資訊中的位元值，使得所產生的固有資訊具有獨特、難以預測且穩定的特性，並適合用於安全性的應用當中，像是加密和驗證操作。

雖然本揭露已以較佳實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種固有資訊產生裝置，適用於一積體電路，包括：複數個源記憶胞對，該些源記憶胞對其中之一包括：一第一源記憶胞，具有一第一電性參數值；以及一第二源記憶胞，具有一第二電性參數值；一比較電路，耦接該些源記憶胞對，用以產生該積體電路的一固有資訊，該比較電路包括：一第一比較器，耦接該第一源記憶胞以及該第二源記憶胞，用以比較該第一電性參數值以及該第二電性參數值，以依據比較結果產生該固有資訊的一第一位元的位元值；以及。一控制器，耦接該些源記憶胞對以及該比較電路，用以對該第一源記憶胞和該第二源記憶胞至少其一執行一編程處理，以加大該第一電性參數值與該第二電性參數值之間的差距；其中該控制器在該第一電性參數值大於該第二電性參數值時，對該第一源記憶胞執行該編程處理，以增加該第一源記憶胞的該第一電性參數值，及/或對該第二源記憶胞執行該編程處理，以降低該第二源記憶胞的該第二電性參數值。
如申請專利範圍第1項所述之固有資訊產生裝置，更包括：一輸出記憶胞；其中該控制器耦接該比較電路以及該輸出記憶胞，用以依據該第一比較器所產生的該比較結果，將該固有資訊中該第一位元的該位元值編程至該輸出記憶胞。
如申請專利範圍第1項所述之固有資訊產生裝置，其中該第一源記憶胞和該第二源記憶胞處於未經過編程(Program)或抹除(Erase)處理的一初始狀態，或是已經過編程處理的一編程狀態。
如申請專利範圍第1項所述之固有資訊產生裝置，其中該些源記憶胞對其中之另一者包括：一第三源記憶胞，具有一第三電性參數值；以及一第四源記憶胞，具有一第四電性參數值；該比較電路更包括：一第二比較器，耦接該第三源記憶胞以及該第四源記憶胞，用以比較該第三電性參數值以及該第四電性參數值，以產生該固有資訊中一第二位元的位元值；其中該第三源記憶胞係該第一源記憶胞或該第二源記憶胞。
一種固有資訊產生方法，適用於一積體電路，包括：提供複數個源記憶胞對，該些源記憶胞對其中之一包括具有一第一電性參數值的一第一源記憶胞，以及具有一第二電性參數值的一第二源記憶胞；以及比較該第一電性參數值以及該第二電性參數值，以依據比較結果產生該積體電路的一固有資訊的一第一位元的位元值。對該第一源記憶胞和該第二源記憶胞至少其一執行一編程處理，以加大該第一電性參數值與該第二電性參數值之間的差距；其中該固有資訊產生方法更包括：在該第一電性參數值大於該第二電性參數值時，對該第一源記憶胞執行該編程處理，以增加該第一源記憶胞的該第一電性參數值，及/或對該第二源記憶胞執行該編程處理，以降低該第二源記憶胞的該第二電性參數值。
如申請專利範圍第5項所述之固有資訊產生方法，更包括：依據該第一電性參數值以及該第二電性參數值間的該比較結果，將該固有資訊中該第一位元的該位元值編程至一輸出記憶胞。
如申請專利範圍第5項所述之固有資訊產生方法，其中該第一源記憶胞和該第二源記憶胞處於未經過編程(Program)或抹除(Erase)處理的一初始狀態，或是處於已經過編程處理的一編程狀態。
如申請專利範圍第5項所述之固有資訊產生方法，其中該些源記憶胞對更包括具有一第三電性參數值的一第三源記憶胞，以及具有一第四電性參數值的一第四源記憶胞，該固有資訊產生方法更包括：比較該第三電性參數值以及該第四電性參數值，以產生該固有資訊中一第二位元的位元值；其中該第三源記憶胞係該第一源記憶胞或該第二源記憶胞。