CN107944301B - 反熔丝物理不可复制电路以及相关控制方法 - Google Patents

反熔丝物理不可复制电路以及相关控制方法 Download PDF

Info

Publication number
CN107944301B
CN107944301B CN201710946826.0A CN201710946826A CN107944301B CN 107944301 B CN107944301 B CN 107944301B CN 201710946826 A CN201710946826 A CN 201710946826A CN 107944301 B CN107944301 B CN 107944301B
Authority
CN
China
Prior art keywords
transistor
antifuse
source
drain terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710946826.0A
Other languages
English (en)
Other versions
CN107944301A (zh
Inventor
吴孟益
陈信铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN107944301A publication Critical patent/CN107944301A/zh
Application granted granted Critical
Publication of CN107944301B publication Critical patent/CN107944301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

反熔丝物理不可复制电路以及相关控制方法，该电路包括：一第一子反熔丝单元、一第二子反熔丝单元、一连接电路、一第一拷贝电路与一读取电路。第一子反熔丝单元包括一第一反熔丝晶体管。第二子反熔丝单元包括一第二反熔丝晶体管。连接电路连接至该第一反熔丝晶体管的一源极/漏极端以及该第二反熔丝晶体管的一源极/漏极端。第一拷贝电路连接至该第一子反熔丝单元，且该第一拷贝电路包括一第三反熔丝晶体管。第一读取电路连接至该第一拷贝电路，用以根据该第三反熔丝晶体管的状态产生一随机码。

Description

反熔丝物理不可复制电路以及相关控制方法
技术领域
本发明涉及一种反熔丝记忆胞(antifuse cell)，且特别涉及一种反熔丝物理不可复制(physically unclonable function，简称PUF)电路以及相关控制方法。
背景技术
物理不可复制技术(physically unclonable function，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片能够提供一随机码(random code)。此随机码可作为半导体芯片(semiconductor chip)上特有的身份码(ID code)，用来保护内部的数据。
一般来说，PUF技术是利用半导体芯片的制造变异(manufacturing variation)来获得独特的随机码(random code)。此制造变异包括半导体的工艺变异(processvariation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applications with high security requirements)。
美国专利US 9,613,714提出一种用于PUF技术的一次编程记忆胞与记忆胞阵列以及相关随机码产生方法。
发明内容
本发明的主要目的在于提出一种反熔丝物理不可复制电路以及相关控制方法。利用半导体的制造变异所设计出的反熔丝物理不可复制电路，在进行登记动作与拷贝动作后，即存储独特的随机码。另外，在读取动作之后，即可获得此独特的随机码。
本发明涉及一种反熔丝物理不可复制电路，包括：一第一子反熔丝单元，包括一第一选择晶体管、一第一开关晶体管与一第一反熔丝晶体管，其中该第一选择晶体管的一栅极端连接至一字线，该第一选择晶体管的一第一源极/漏极端连接至一第一位线，该第一选择晶体管的一第二源极/漏极端连接至一第一节点，该第一开关晶体管的一栅极端连接至一开关控制线，该第一开关晶体管的一第一源极/漏极端连接至该第一节点，该第一反熔丝晶体管的一栅极端连接至一第一反熔丝控制线，该第一反熔丝晶体管的一第一源极/漏极端连接至该第一开关晶体管的一第二源极/漏极端；一第二子反熔丝单元，包括一第二选择晶体管、一第二开关晶体管与一第二反熔丝晶体管，其中该第二选择晶体管的一栅极端连接至该字线，该第二选择晶体管的一第一源极/漏极端连接至一第二位线，该第二选择晶体管的一第二源极/漏极端连接至一第二节点，该第二开关晶体管的一栅极端连接至该开关控制线，该第二开关晶体管的一第一源极/漏极端连接至该第二节点，该第二反熔丝晶体管的一栅极端连接至一第二反熔丝控制线，该第二反熔丝晶体管的一第一源极/漏极端连接至该第二开关晶体管的一第二源极/漏极端；一连接电路，连接至该第一反熔丝晶体管的一第二源极/漏极端以及该第二反熔丝晶体管的一第二源极/漏极端；一第一拷贝电路，连接至该第一子反熔丝单元，其中该第一拷贝电路包括一第三反熔丝晶体管；以及一第一读取电路，连接至该第一拷贝电路，用以根据该第三反熔丝晶体管的状态产生一随机码。
本发明涉及一种反熔丝物理不可复制电路的控制方法，该反熔丝物理不可复制电路包括：一第一子反熔丝单元，包括一第一反熔丝晶体管；一第二子反熔丝单元，包括一第二反熔丝晶体管；一连接电路，连接于该第一子反熔丝单元与该第二子反熔丝单元之间；一第一拷贝电路，连接至该第一子反熔丝单元，且该第一拷贝电路包括一第三反熔丝晶体管；以及一第一读取电路，连接至该第一拷贝电路；该控制方法包括下列步骤：进行一登记动作，使得该第一反熔丝晶体管与该第二反熔丝晶体管改变为相异的状态；进行一拷贝动作，使得该第一反熔丝晶体管与该第三反熔丝晶体管具有相同的状态；以及进行一读取动作，根据该第三反熔丝晶体管的状态，产生一随机码。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1为本发明反熔丝物理不可复制电路示意图。
图2A为本发明反熔丝物理不可复制电路的第一实施例。
图2B为本发明第一实施例运作时所有控制线的偏压表。
图3A为第一实施例进行登记动作时的偏压图。
图3B为第一实施例进行登记动作时的另一偏压图。
图3C为第一实施例中反熔丝晶体管M3为低电阻值状态时，进行拷贝动作的偏压图。
图3D为第一实施例中反熔丝晶体管M3为高电阻值状态时，进行拷贝动作的偏压图。
图3E为第一实施例中反熔丝晶体管M9为低电阻值状态时，进行读取动作的偏压图。
图3F为第一实施例中反熔丝晶体管M9为高阻值状态时，进行读取动作的偏压图。
图4A为本发明反熔丝物理不可复制电路的第二实施例。
图4B为本发明第二实施例运作时所有控制线的偏压表。
图5A为本发明反熔丝物理不可复制电路的第三实施例。
图5B为本发明第三实施例运作时所有控制线的偏压表。
图6A为第三实施例进行登记动作时的偏压图。
图6B为第三实施例进行拷贝动作时的偏压图。
图6C为第三实施例进行读取动作时的偏压图。
图7为本发明的四实施例。
【符号说明】
100、200、400、500、700：反熔丝物理不可复制电路
102、104、202、204：子反熔丝单元
106、206、406、706：连接电路
110、210、510：拷贝电路
120、220、520：读取电路
具体实施方式
众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。非易失性存储器中的反熔丝记忆胞(antifuse cell)仅可以让使用者编程一次，一旦反熔丝记忆胞编程完成之后，其存储数据将无法修改。
反熔丝型记忆胞(antifuse cell)中包括一反熔丝晶体管(antifusetransistor)。当反熔丝晶体管的栅极端(gate terminal)与源极/漏极端(source/drainterminal)之间的电压差未超过其耐压时，反熔丝晶体管维持在高电阻值状态。反之，当反熔丝晶体管的栅极端与漏源端之间的电压差超过其耐压时，反熔丝晶体管的栅极氧化层会破裂(rupture)，并改变为低电阻值状态。
请参照图1，其所绘示为本发明反熔丝物理不可复制电路(antifuse PUFcircuit)示意图。反熔丝物理不可复制电路100包括：子反熔丝单元(sub-antifuse cell)102、104、连接电路106、拷贝电路110、读取电路120。再者，连接至反熔丝物理不可复制电路100的控制线包括：字线WL、开关控制线(switchcontrol line)FL、反熔丝控制线(antifusecontrol line)AF1、AF2、AF3、位线BLm0、BLc0、BLr0、BLm1。以下详细介绍本发明反熔丝物理不可复制电路100的各种实施例。
请参照图2A，其所绘示为本发明反熔丝物理不可复制电路的第一实施例。反熔丝物理不可复制电路200包括：子反熔丝单元202、204、连接电路206、拷贝电路210、读取电路220。
子反熔丝单元202包括：选择晶体管M1、开关晶体管M2、反熔丝晶体管M3。选择晶体管M1的栅极端连接至字线WL、第一源极/漏极端连接至位线(cell bit line)BLm0、第二源极/漏极端连接至节点a。开关晶体管M2的栅极端连接至开关控制线FL、第一源极/漏极端连接至节点a。反熔丝晶体管M3的栅极端连接至反熔丝控制线AF1、第一源极/漏极端连接至开关晶体管M2的第二源极/漏极端。
子反熔丝单元204包括：选择晶体管M4、开关晶体管M5、反熔丝晶体管M6。选择晶体管M4的栅极端连接至字线WL、第一源极/漏极端连接至位线BLm1、第二源极/漏极端连接至节点b。开关晶体管M5的栅极端连接至开关控制线FL、第一源极/漏极端连接至节点b。反熔丝晶体管M6的栅极端连接至反熔丝控制线AF2、第一源极/漏极端连接至开关晶体管M5的第二源极/漏极端。
连接电路206包括一条导线(conducting wire)，直接连接于反熔丝晶体管M3的第二源极/漏极端以及反熔丝晶体管M6的第二源极/漏极端。
拷贝电路210包括：选择晶体管M7、开关晶体管M8、反熔丝晶体管M9。选择晶体管M7的栅极端连接至字线WL、第一源极/漏极端连接至拷贝位线BLc0。开关晶体管M8的栅极端连接至节点a、第一源极/漏极端连接至选择晶体管M7的第二源极/漏极端、第二源极/漏极端连接至节点c。反熔丝晶体管M9的栅极端连接至反熔丝控制线AF3、第一源极/漏极端连接至节点c、第二源极/漏极端为浮接状态(floating state)。
读取电路220包括：选择晶体管Ma、开关晶体管Mb。选择晶体管Ma的栅极端连接至字线WL、第一源极/漏极端连接至读取位线BLr0。开关晶体管Mb的栅极端连接至开关控制线FL、第一源极/漏极端连接至选择晶体管Ma的第二源极/漏极端、第二源极/漏极端连接至节点c。
请参照图2B，其所绘示为本发明第一实施例运作时所有控制线的偏压表(biastable)。亦即，提供反熔丝物理不可复制电路200各种偏压，即可进行登记动作(enrollment)、拷贝动作(copy action)与读取动作(read action)。再者，偏压压表中的电压值仅是用来解释反熔丝物理不可复制电路的各种动作，并非用来限定本发明。
在进行登记动作时，子反熔丝单元202的反熔丝晶体管M3以及子反熔丝单元204的反熔丝晶体管M6其中之一会改变其状态。举例来说，反熔丝晶体管M3改变为低电阻值状态，而反熔丝晶体管M6维持在高电阻值状态。或者，反熔丝晶体管M6改变为低电阻值状态，而反熔丝晶体管M3维持在高电阻值状态。
由于子反熔丝单元202、204的制造变异，在登记动作时，并无法预测哪个反熔丝晶体管会改变状态，因此本发明的反熔丝物理不可复制电路可运用于PUF技术。
在进行拷贝动作时，拷贝电路210会将子反熔丝单元202中反熔丝晶体管M3的状态拷贝至反熔丝晶体管M9。举例来说，假设反熔丝晶体管M3为低电阻值状态，则拷贝电路210的反熔丝晶体管M9会改变为低电阻值状态。或者，假设反熔丝晶体管M3为高电阻值状态，则拷贝电路210的反熔丝晶体管M9会维持在高电阻值状态。
再者，在进行读取动作时，读取电路220会根据反熔丝晶体管M9的状态来输出读取电流。
请参照图3A，其所绘示为第一实施例进行登记动作时的偏压图。其中，电源电压Vdd1大约在1V～2V之间，电源电压Vdd2大约在2V～4V之间，电源电压Vpp约在4V～10V之间。而在实际的运用上，电源电压Vpp大于电源电压Vdd2，且电源电压Vdd2大于电源电压Vdd1。
在进行登记动作时，选择晶体管M1、M4、M7、Ma开启(on)；开关晶体管M2、M5、Mb开启。此时，子反熔丝单元202中，反熔丝晶体管M3的栅极端与第一源极/漏极端之间承受Vpp(Vpp-0，Vpp电压例如为6V)的电压差。同时，子反熔丝单元204中，反熔丝晶体管M6的栅极端与第一源极/漏极端之间也承受Vpp的电压差。由于Vpp已经超反熔丝晶体管M3、M6的耐压，因此反熔丝晶体管M3以及反熔丝晶体管M6其中之一的栅极氧化层会破裂并改变为低电阻值状态。
如图3A所示，子反熔丝单元202中，反熔丝晶体管M3的栅极氧化层会破裂并改变为低电阻值状态。子反熔丝单元204中，反熔丝晶体管M6的栅极氧化层未破裂并维持在高电阻值状态。另外，拷贝电路210中的反熔丝晶体管M9，其栅极端与第一源极/漏极极端的电压之间承受约Vdd2-Vdd1的电压差，所以反熔丝晶体管M9维持在高电阻值状态。
请参照图3B，其所绘示为第一实施例进行登记动作时的另一偏压图。如图3B所示，子反熔丝单元204中，反熔丝晶体管M6的栅极氧化层会破裂并改变为低电阻值状态。子反熔丝单元202中，反熔丝晶体管M3的栅极氧化层未破裂并维持在高电阻值状态。
请参照图3C，其所绘示为第一实施例中反熔丝晶体管M3为低电阻值状态时，进行拷贝动作的偏压图。其中，反熔丝晶体管M3为低电阻值状态，且反熔丝晶体管M6为高电阻值状态。
在进行拷贝动作时，反熔丝控制电路AF2为0V，使得二个子反熔丝单元202、204之间相互隔离。再者，选择晶体管M1、M4、M7、Ma开启；开关晶体管M2、M5、Mb开启。
再者，由于反熔丝晶体管M3为低电阻值状态，所以节点a的电压约为比Vdd2电压稍小的电压值，使得开关晶体管M8开启。此时，拷贝电路210中反熔丝晶体管M9的栅极端与第一源极/漏极端会承受Vpp的电压差，造成反熔丝晶体管M9的栅极氧化层破裂并改变为低电阻值状态。
请参照图3D，其所绘示为第一实施例中反熔丝晶体管M3为高电阻值状态时，进行拷贝动作的偏压图。其中，反熔丝晶体管M3为高电阻值状态，且反熔丝晶体管M6为低电阻值状态。
在进行拷贝动作时，反熔丝控制电路AF2为0V，使得二个子反熔丝单元202、204之间相互隔离。再者，选择晶体管M1、M4、M7、Ma开启；开关晶体管M2、M5、Mb开启。
再者，由于反熔丝晶体管M3为高电阻值状态，所以节点a的电压约为0V，使得开关晶体管M8关闭(off)。此时，拷贝电路210中反熔丝晶体管M9的栅极端与第一源极/漏极端承受约Vpp-Vdd1的电压差，尚在反熔丝晶体管M9的耐压范围，所以反熔丝晶体管M9维持在高电阻值状态。
由以上图3C与图3D的说明可知，在进行拷贝动作后，反熔丝晶体管M3、M9会呈现相同的状态。
请参照图3E，其所绘示为第一实施例中反熔丝晶体管M9为低电阻值状态时，进行读取动作的偏压图。
在进行读取时，选择晶体管M1、M4、M7、Ma开启；开关晶体管M2、M5、Mb开启。由于反熔丝晶体管M9为低电阻值状态，所以反熔丝晶体管M9可产生较大的读取电流Ir0，经由节点c、开关晶体管Mb、选择电经体Ma后，由读取位线BLr0输出。因此，判断读取位线BLr0上的读取电流Ir0大小即可得知反熔丝物理不可复制电路200为低电阻值状态，而此低电阻状态即可作为随机码中的一个位(bit)运用于PUF技术。
请参照图3F，其所绘示为第一实施例中反熔丝晶体管M9为高阻值状态时，进行读取动作的偏压图。
在进行读取时，选择晶体管M1、M4、M7、Ma开启；开关晶体管M2、M5、Mb开启。由于反熔丝晶体管M9为高电阻值状态，所以反熔丝晶体管M9产生的读取电流Ir0几乎为零。因此，判断读取位线BLr0上的读取电流Ir0大小即可得知反熔丝物理不可复制电路200为高电阻值状态，而此高电阻状态即可作为随机码中的一个位(bit)运用于PUF技术。
当然，除了读取位线BLr0可产生读取电流Ir0之外，位线BLm0或者拷贝位线BLc0也可以对应地输出读取电流。本领域技术人员也可以加总三条位线BLm0、BLc0、BLr0所输出的读取电流，并判断反熔丝物理不可复制电路200的状态。
请参照图4A，其所绘示为本发明反熔丝物理不可复制电路的第二实施例。相较于第一实施例，其差异在于连接电路406。第二实施例中，反熔丝物理不可复制电路400的连接电路406包括一隔离晶体管(isolation transistor)Miso，其栅极端连接至隔离控制线ISO、第一源极/漏极端连接至反熔丝晶体管M3的第二源极/漏极端，第二源极/漏极端连接至反熔丝晶体管M6的第二源极/漏极端。
请参照图4B，其所绘示为本发明第二实施例运作时所有控制线的偏压表(biastable)。亦即，提供反熔丝物理不可复制电路400各种偏压，即可进行登记动作(enrollment)、拷贝动作(copy action)与读取动作(read action)。再者，偏压压表中的电压值仅是用来解释反熔丝物理不可复制电路的各种动作，并非用来限定本发明。
根据本发明的第二实施例，在进行登记动作时，连接电路406的隔离控制线ISO接收电源电压Vdd2，隔离晶体管开启(on)，使得二个子反熔丝单元202、204之间相互连接。再者，在拷贝动作与读取动作时，连接电路406的隔离控制线ISO接收0V，隔离晶体管关闭(off)，使得二个子反熔丝单元202、204之间相互隔离。
如图4B所示，在进行登记动作时，隔离晶体管开启(on)，反熔丝晶体管M3的第二源极/漏极端连接至反熔丝晶体管M6的第二源极/漏极端。再者，其他控制线的偏压相同于第一实施例。因此，子反熔丝单元202的反熔丝晶体管M3以及子反熔丝单元204的反熔丝晶体管M6其中之一会改变其状态。其详细运作原理类似于第一实施例，此处不再赘述。
在进行拷贝动作时，隔离晶体管关闭(off)，使得二个子反熔丝单元202、204之间相互隔离。因此，在进行拷贝动作后，反熔丝晶体管M3、M9会呈现相同的状态。其详细运作原理类似于第一实施例，此处不再赘述。
同理，在进行读取动作时，读取位线BLr0输出读取电流，而判断读取位线BLr0上的读取电流大小即可得知反熔丝物理不可复制电路400的状态，而此状态即可作为随机码中的一个位(bit)运用于PUF技术。
请参照图5A，其所绘示为本发明反熔丝物理不可复制电路的第三实施例。第三实施例的反熔丝物理不可复制电路500为差动型(differential)反熔丝物理不可复制电路500。相较于第二实施例，第三实施例的反熔丝物理不可复制电路500增加了拷贝电路510与读取电路520。以下仅介绍拷贝电路510与读取电路520。子反熔丝单元202、204、连接电路406、拷贝电路210与读取电路220，相同于第二实施例，此处不再赘述。
拷贝电路510包括：选择晶体管Mc、开关晶体管Md、反熔丝晶体管Me。选择晶体管Mc的栅极端连接至字线WL、第一源极/漏极端连接至拷贝位线BLc1。开关晶体管Md的栅极端连接至节点b、第一源极/漏极端连接至选择晶体管Mc的第二源极/漏极端、第二源极/漏极端连接至节点d。反熔丝晶体管Me的栅极端连接至反熔丝控制线AF4、第一源极/漏极端连接至节点d、第二源极/漏极端为浮接状态。
读取电路520包括：选择晶体管Mf、开关晶体管Mg。选择晶体管Mf的栅极端连接至字线WL、第一源极/漏极端连接至读取位线BLr1。开关晶体管Mg的栅极端连接至开关控制线FL、第一源极/漏极端连接至选择晶体管Mf的第二源极/漏极端、第二源极/漏极端连接至节点d。
请参照图5B，其所绘示为本发明第三实施例运作时所有控制线的偏压表(biastable)。亦即，提供反熔丝物理不可复制电路500各种偏压，即可进行登记动作(enrollment)、拷贝动作(copy action)与读取动作(read action)。再者，偏压压表中的电压值仅是用来解释反熔丝物理不可复制电路的各种动作，并非用来限定本发明。
请参照图6A，其所绘示为第三实施例进行登记动作时的偏压图。其中，电源电压Vdd1大约在1V～2V之间，电源电压Vdd2大约在2V～4V之间，电源电压Vpp约在4V～10V之间。而在实际的运用上，电源电压Vpp大于电源电压Vdd2，且电源电压Vdd2大于电源电压Vdd1。
在进行登记动作时，选择晶体管M1、M4、M7、Ma、Mc、Mf开启(on)；开关晶体管M2、M5、Mb、Mg开启。此时，子反熔丝单元202中，反熔丝晶体管M3的栅极端与第一源极/漏极端之间承受Vpp的电压差。同时，子反熔丝单元204中，反熔丝晶体管M6的栅极端与第一源极/漏极端之间也承受Vpp的电压差。由于Vpp已经超反熔丝晶体管M3、M6的耐压，因此反熔丝晶体管M3以及反熔丝晶体管M6其中之一的栅极氧化层会破裂并改变为低电阻值状态。
如图6A所示，子反熔丝单元204中，反熔丝晶体管M6的栅极氧化层会破裂并改变为低电阻值状态。子反熔丝单元202中，反熔丝晶体管M3的栅极氧化层未破裂并维持在高电阻值状态。另外，拷贝电路210、510中的反熔丝晶体管M9、Me，其栅极与第一源极/漏极极的电压之间承受约Vdd2-Vdd1的电压差，所以反熔丝晶体管M9、Me维持在高电阻值状态。
请参照图6B，其所绘示为第三实施例进行拷贝动作时的偏压图。在进行拷贝动作时，选择晶体管M1、M4、M7、Ma、Mc、Mf开启；开关晶体管M2、M5、Mb、Mg开启。
再者，由于反熔丝晶体管M6为低电阻值状态，所以节点b的电压约为比Vdd2稍小的电压值，使得开关晶体管Md开启。另外，由于反熔丝晶体管M3为高电阻值状态，所以节点a的电压约为0V，使得开关晶体管M8关闭。
此时，拷贝电路510中反熔丝晶体管Me的栅极端与第一源极/漏极端会承受Vpp的电压差，造成反熔丝晶体管Me的栅极氧化层破裂并改变为低电阻值状态。同时，拷贝电路210中反熔丝晶体管M9的栅极与源极/漏极极的电压之间承受约Vdd2-Vdd1的电压差，所以反熔丝晶体管M9维持在高电阻值状态。
由以上图6B的说明可知，在进行拷贝动作后，反熔丝晶体管M3、M9会呈现相同的高电阻值状态；反熔丝晶体管M6、Me会呈现相同的低电阻值状态。
请参照图6C，其所绘示为第三实施例进行读取动作时的偏压图。在进行读取时，选择晶体管M1、M4、M7、Ma、Mc、Mf开启；开关晶体管M2、M5、Mb、Mg开启。由于反熔丝晶体管Me为低电阻值状态，所以反熔丝晶体管Me可产生较大的读取电流Ir1，经由节点d、开关晶体管Mg、选择电经体Mf后，由读取位线BLr1输出。同时，由于反熔丝晶体管M9为高电阻值状态，所以读取位线BLr0输出的读取电流Ir0很小，约为零。因此，判断读取位线BLr0、BLr1上的读取电流Ir0、Ir1之间的差异，即可得知反熔丝物理不可复制电路500的状态，而此状态即可作为随机码中的一个位(bit)运用于PUF技术。
在图6C中，读取电流Ir0小于读取电流Ir1，所以确认反熔丝物理不可复制电路500为第一存储状态。反之，如果读取电流Ir0大于读取电流Ir1时，确认反熔丝物理不可复制电路500为第二存储状态。其中，第一存储状态为高电阻值状态，第二存储状态为低电阻值状态。
由以上的说明可知，本发明提出一种用于PUF技术的反熔丝物理不可复制电路。由于子反熔丝单元202、204的制造变异，在登记动作时，并无法预测哪个反熔丝晶体管会改变状态，因此可运用于PUF技术。再者，拷贝电路210在拷贝动作时，更可以复制子反熔丝单元202的状态。因此，在读取动作时，读取电路根据拷贝电路的状态来输出读取电流，并以此读取电流来决定产出的随机码。
另外，在此领域的技术人员也可以根据本发明第一实施例至第三实施例的内容来修改，并达成本发明的目的。举例来说，请参照图7，其所绘示为本发明的四实施例。第三实施例与第四实施例的差异在于连接电路706。在第四实施例的反熔丝物理不可复制电路700中，连接电路706包括一条导线(conducting wire)，直接连接于反熔丝晶体管M3的第二源极/漏极端以及反熔丝晶体管M6的第二源极/漏极端。
当然，利用上述第一实施例至第三实施例的内容也可以提供偏压(biasedvoltage)于反熔丝物理不可复制电路700的所有控制线，用以进行登记动作、拷贝动作、读取动作。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (14)

1.一种反熔丝物理不可复制电路，包括：
第一子反熔丝单元，包括第一选择晶体管、第一开关晶体管与第一反熔丝晶体管，其中该第一选择晶体管的栅极端连接至字线，该第一选择晶体管的第一源极/漏极端连接至第一位线，该第一选择晶体管的第二源极/漏极端连接至第一节点，该第一开关晶体管的栅极端连接至开关控制线，该第一开关晶体管的第一源极/漏极端连接至该第一节点，该第一反熔丝晶体管的栅极端连接至第一反熔丝控制线，该第一反熔丝晶体管的第一源极/漏极端连接至该第一开关晶体管的第二源极/漏极端；
第二子反熔丝单元，包括第二选择晶体管、第二开关晶体管与第二反熔丝晶体管，其中该第二选择晶体管的栅极端连接至该字线，该第二选择晶体管的第一源极/漏极端连接至第二位线，该第二选择晶体管的第二源极/漏极端连接至第二节点，该第二开关晶体管的栅极端连接至该开关控制线，该第二开关晶体管的第一源极/漏极端连接至该第二节点，该第二反熔丝晶体管的栅极端连接至第二反熔丝控制线，该第二反熔丝晶体管的第一源极/漏极端连接至该第二开关晶体管的第二源极/漏极端；
连接电路，连接至该第一反熔丝晶体管的第二源极/漏极端以及该第二反熔丝晶体管的第二源极/漏极端；
第一拷贝电路，连接至该第一子反熔丝单元，其中该第一拷贝电路包括第三反熔丝晶体管；以及
第一读取电路，连接至该第一拷贝电路，用以根据该第三反熔丝晶体管的状态产生随机码。
2.如权利要求1所述的反熔丝物理不可复制电路，其中该连接电路包括导线，该导线连接至该第一反熔丝晶体管的该第二源极/漏极端以及该第二反熔丝晶体管的该第二源极/漏极端。
3.如权利要求2所述的反熔丝物理不可复制电路，其中该第一拷贝电路包括：第三选择晶体管、第三开关晶体管与该第三反熔丝晶体管，其中该第三选择晶体管的栅极端连接至该字线，该第三选择晶体管的第一源极/漏极端连接至第一拷贝位线，该第三选择晶体管的第二源极/漏极端连接至该第三开关晶体管的第一源极/漏极端，该第三开关晶体管的栅极端连接至该第一节点，该第三开关晶体管的第二源极/漏极端连接至第三节点，该第三反熔丝晶体管的栅极端连接至第三反熔丝控制线，该第三反熔丝晶体管的第一源极/漏极端连接至该第三节点。
4.如权利要求3所述的反熔丝物理不可复制电路，其中该第一读取电路包括：第四选择晶体管与第四开关晶体管，其中该第四选择晶体管的栅极端连接至该字线，该第四选择晶体管的第一源极/漏极端连接至第一读取位线，该第四选择晶体管的第二源极/漏极端连接至该第四开关晶体管的第一源极/漏极端，该第四开关晶体管的栅极端连接至该开关控制线，该第四开关晶体管的第二源极/漏极端连接至该第三节点。
5.如权利要求4所述的反熔丝物理不可复制电路，还包括：
第二拷贝电路包括：第五选择晶体管、第五开关晶体管与第四反熔丝晶体管，其中该第五选择晶体管的栅极端连接至该字线，该第五选择晶体管的第一源极/漏极端连接至第二拷贝位线，该第五选择晶体管的第二源极/漏极端连接至该第五开关晶体管的第一源极/漏极端，该第五开关晶体管的栅极端连接至该第二节点，该第五开关晶体管的第二源极/漏极端连接至第四节点，该第四反熔丝晶体管的栅极端连接至第四反熔丝控制线，该第四反熔丝晶体管的第一源极/漏极端连接至该第四节点；以及
第二读取电路包括：第六选择晶体管与第六开关晶体管，其中该第六选择晶体管的栅极端连接至该字线，该第六选择晶体管的第一源极/漏极端连接至第二读取位线，该第六选择晶体管的第二源极/漏极端连接至该第六开关晶体管的第一源极/漏极端，该第六开关晶体管的栅极端连接至该开关控制线，该第六开关晶体管的第二源极/漏极端连接至该第四节点。
6.如权利要求1所述的反熔丝物理不可复制电路，其中该连接电路包括隔离晶体管，该隔离晶体管的栅极端连接至隔离控制线，该隔离晶体管的第一源极/漏极端连接至该第一反熔丝晶体管的该第二源极/漏极端，以及该隔离晶体管的第二源极/漏极端连接至该第二反熔丝晶体管的该第二源极/漏极端。
7.如权利要求6所述的反熔丝物理不可复制电路，其中该第一拷贝电路包括：第三选择晶体管、第三开关晶体管与该第三反熔丝晶体管，其中该第三选择晶体管的栅极端连接至该字线，该第三选择晶体管的第一源极/漏极端连接至第一拷贝位线，该第三选择晶体管的第二源极/漏极端连接至该第三开关晶体管的第一源极/漏极端，该第三开关晶体管的栅极端连接至该第一节点，该第三开关晶体管的第二源极/漏极端连接至第三节点，该第三反熔丝晶体管的栅极端连接至第三反熔丝控制线，该第三反熔丝晶体管的第一源极/漏极端连接至该第三节点。
8.如权利要求7所述的反熔丝物理不可复制电路，其中该第一读取电路包括：第四选择晶体管与第四开关晶体管，其中该第四选择晶体管的栅极端连接至该字线，该第四选择晶体管的第一源极/漏极端连接至第一读取位线，该第四选择晶体管的第二源极/漏极端连接至该第四开关晶体管的第一源极/漏极端，该第四开关晶体管的栅极端连接至该开关控制线，该第四开关晶体管的第二源极/漏极端连接至该第三节点。
9.如权利要求8所述的反熔丝物理不可复制电路，还包括：
第二拷贝电路包括：第五选择晶体管、第五开关晶体管与第四反熔丝晶体管，其中该第五选择晶体管的栅极端连接至该字线，该第五选择晶体管的第一源极/漏极端连接至第二拷贝位线，该第五选择晶体管的第二源极/漏极端连接至该第五开关晶体管的第一源极/漏极端，该第五开关晶体管的栅极端连接至该第二节点，该第五开关晶体管的第二源极/漏极端连接至第四节点，该第四反熔丝晶体管的栅极端连接至第四反熔丝控制线，该第四反熔丝晶体管的第一源极/漏极端连接至该第四节点；以及
第二读取电路包括：第六选择晶体管与第六开关晶体管，其中该第六选择晶体管的栅极端连接至该字线，该第六选择晶体管的第一源极/漏极端连接至第二读取位线，该第六选择晶体管的第二源极/漏极端连接至该第六开关晶体管的第一源极/漏极端，该第六开关晶体管的栅极端连接至该开关控制线，该第六开关晶体管的第二源极/漏极端连接至该第四节点。
10.一种反熔丝物理不可复制电路的控制方法，该反熔丝物理不可复制电路包括：第一子反熔丝单元，包括第一反熔丝晶体管；第二子反熔丝单元，包括第二反熔丝晶体管；连接电路，连接于该第一子反熔丝单元与该第二子反熔丝单元之间；第一拷贝电路，连接至该第一子反熔丝单元，且该第一拷贝电路包括第三反熔丝晶体管；以及第一读取电路，连接至该第一拷贝电路；该控制方法包括下列步骤：
进行登记动作，使得该第一反熔丝晶体管与该第二反熔丝晶体管改变为相异的状态；
进行拷贝动作，使得该第一反熔丝晶体管与该第三反熔丝晶体管具有相同的状态；以及
进行读取动作，根据该第三反熔丝晶体管的状态，产生随机码。
11.如权利要求10所述的反熔丝物理不可复制电路的控制方法，还包括根据该第三反熔丝晶体管产生的第一读取电流来决定该第三反熔丝晶体管的状态。
12.如权利要求10所述的反熔丝物理不可复制电路的控制方法，该反熔丝物理不可复制电路还包括：第二拷贝电路，连接至该第二子反熔丝单元，且该第二拷贝电路包括第四反熔丝晶体管；以及第二读取电路，连接至该第二拷贝电路；其中，在进行该拷贝动作时，使得该第二反熔丝晶体管与该第四反熔丝晶体管具有相同的状态。
13.如权利要求12所述的反熔丝物理不可复制电路的控制方法，其中，在进行该读取动作时，根据该第四反熔丝晶体管的状态，产生第二读取电流。
14.如权利要求13所述的反熔丝物理不可复制电路的控制方法，还包括根据该第三反熔丝晶体管产生的第一读取电流与该第二读取电流来决定该随机码。
CN201710946826.0A 2016-10-12 2017-10-12 反熔丝物理不可复制电路以及相关控制方法 Active CN107944301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662406968P 2016-10-12 2016-10-12
US62/406,968 2016-10-12

Publications (2)

Publication Number Publication Date
CN107944301A CN107944301A (zh) 2018-04-20
CN107944301B true CN107944301B (zh) 2020-02-07

Family

ID=61728639

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710235651.2A Active CN107946294B (zh) 2016-10-12 2017-04-12 静电放电电路
CN201710377579.7A Active CN107946305B (zh) 2016-10-12 2017-05-25 非挥发性存储器
CN201710917848.4A Active CN107945832B (zh) 2016-10-12 2017-09-30 非易失性存储器的控制电压搜寻方法
CN201710946826.0A Active CN107944301B (zh) 2016-10-12 2017-10-12 反熔丝物理不可复制电路以及相关控制方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201710235651.2A Active CN107946294B (zh) 2016-10-12 2017-04-12 静电放电电路
CN201710377579.7A Active CN107946305B (zh) 2016-10-12 2017-05-25 非挥发性存储器
CN201710917848.4A Active CN107945832B (zh) 2016-10-12 2017-09-30 非易失性存储器的控制电压搜寻方法

Country Status (4)

Country Link
US (2) US10283511B2 (zh)
JP (2) JP6503395B2 (zh)
CN (4) CN107946294B (zh)
TW (4) TWI611645B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
JP7114985B2 (ja) 2018-03-29 2022-08-09 スミダコーポレーション株式会社 コイル部品、電子機器、金属磁性粉末および支援装置
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
TWI782882B (zh) * 2018-06-01 2022-11-01 聯華電子股份有限公司 半導體裝置
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US10839872B2 (en) * 2018-07-03 2020-11-17 Ememory Technology Inc. Random bit cell using an initial state of a latch to generate a random bit
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10770158B1 (en) * 2019-05-15 2020-09-08 Western Digital Technologies, Inc. Detecting a faulty memory block
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
CN114512489A (zh) * 2020-11-16 2022-05-17 力旺电子股份有限公司 非挥发性存储器的存储单元
CN113129985B (zh) * 2021-03-29 2024-05-03 深圳市国微电子有限公司 一种物理不可克隆单元及读取电路
CN113793815B (zh) * 2021-09-26 2024-04-26 杭州广立测试设备有限公司 一种宽电压范围高速多级放电电路、测试系统和放电方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089998A (zh) * 2006-06-14 2007-12-19 国际商业机器公司 数据存储装置、数据存储方法以及数据读取方法
CN104541369A (zh) * 2012-08-10 2015-04-22 国际商业机器公司 器件认证中可靠的物理不可克隆功能
CN105138870A (zh) * 2015-10-08 2015-12-09 浪潮(北京)电子信息产业有限公司 一种芯片合法性鉴别方法及装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861426B2 (ja) * 1996-12-27 2006-12-20 セイコーエプソン株式会社 半導体装置の保護回路
TW328231U (en) * 1997-09-05 1998-03-11 Song-Zhao He Thigh sporting exerciser
TW399206B (en) * 1998-05-15 2000-07-21 Vanguard Int Semiconduct Corp Anti-fuse programming and detection circuit
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP3678156B2 (ja) * 2001-03-01 2005-08-03 株式会社デンソー 静電気保護回路
EP2395620B1 (en) * 2001-03-16 2015-06-17 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
KR100369361B1 (ko) * 2001-03-30 2003-01-30 주식회사 하이닉스반도체 실리사이드 정전방전보호 트랜지스터를 갖는 집적회로
JP2002313949A (ja) * 2001-04-13 2002-10-25 Fuji Electric Co Ltd 過電圧保護回路
US6744105B1 (en) 2003-03-05 2004-06-01 Advanced Micro Devices, Inc. Memory array having shallow bit line with silicide contact portion and method of formation
TW586221B (en) * 2003-03-20 2004-05-01 Powerchip Semiconductor Corp Flash memory with selective gate within a substrate and method of fabricating the same
JP2005302850A (ja) 2004-04-08 2005-10-27 Renesas Technology Corp 半導体記憶装置
US7177190B2 (en) * 2004-11-26 2007-02-13 Aplus Flash Technology, Inc. Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US20060250581A1 (en) * 2005-05-03 2006-11-09 Eastman Kodak Company Display apparatus using LCD panel
ITRM20050310A1 (it) * 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
CN1983306A (zh) * 2005-12-14 2007-06-20 晨星半导体股份有限公司 非挥发性内存的操作方法及其相关电路
KR100742284B1 (ko) * 2006-02-09 2007-07-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
KR20100050471A (ko) * 2007-06-21 2010-05-13 샌디스크 코포레이션 프로그램 펄스 지속 시간의 지능적 제어
US7599225B2 (en) * 2007-07-13 2009-10-06 Macronix International Co., Ltd. Method of programming and erasing a non-volatile memory array
KR101039856B1 (ko) * 2007-11-29 2011-06-09 주식회사 하이닉스반도체 정전기 방전 회로
CN102067235A (zh) * 2008-05-07 2011-05-18 奈米闪芯积体电路有限公司 以nand为基础的nmos nor闪存单元,以nand为基础的nmos nor闪存阵列及该单元和该阵列的形成方法
KR20110036884A (ko) * 2008-06-12 2011-04-12 쌘디스크 코포레이션 확인 단계가 감소하고 인덱스 프로그래밍을 이용하는 비휘발성 메모리와 방법
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
JP2010225930A (ja) * 2009-03-24 2010-10-07 Toshiba Corp Ｅｓｄ保護回路
KR101012982B1 (ko) * 2009-06-30 2011-02-10 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
JP2012533140A (ja) * 2009-07-10 2012-12-20 アプルス フラッシュ テクノロジー アイエヌシー 新たな高速高密度ｎａｎｄベース２ｔ−ｎｏｒフラッシュメモリ設計
US8223556B2 (en) * 2009-11-25 2012-07-17 Sandisk Technologies Inc. Programming non-volatile memory with a reduced number of verify operations
FR2956246B1 (fr) * 2010-02-08 2013-11-01 St Microelectronics Rousset Circuit integre muni d'une protection contre des decharges electrostatiques
US8369154B2 (en) * 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8130551B2 (en) * 2010-03-31 2012-03-06 Sandisk Technologies Inc. Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
US8868923B1 (en) * 2010-07-28 2014-10-21 Sandia Corporation Multi-factor authentication
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
US8902627B1 (en) * 2011-02-24 2014-12-02 Impinj, Inc. RFID IC with tunneling-voltage profile calibration
JP2012195432A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路
US8389358B2 (en) * 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
KR101785448B1 (ko) * 2011-10-18 2017-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
CN103151346B (zh) * 2011-12-07 2016-11-23 阿尔特拉公司 静电放电保护电路
EP2639817A1 (en) * 2012-03-12 2013-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device
DE102013103082A1 (de) * 2012-03-26 2013-09-26 Intel Mobile Communications GmbH Niederspannungs-ESD-Begrenzung unter Verwendung von Hochspannungsbauelementen
US9356443B2 (en) * 2012-07-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. ESD clamp for multiple power rails
CN103700403B (zh) * 2012-09-27 2017-07-18 扬州稻源微电子有限公司 射频识别标签芯片的存储器读取电路
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
KR102088319B1 (ko) * 2013-09-06 2020-03-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9440086B2 (en) * 2013-09-11 2016-09-13 Medtronic, Inc. Optimized flash memory device for miniaturized devices
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9171628B2 (en) * 2014-03-13 2015-10-27 Macronix International Co., Ltd. Incremental step pulse programming (ISPP) scheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed
CN104167223A (zh) * 2014-07-31 2014-11-26 中山大学 一种对eeprom实现稳压的方法及eeprom器件
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
US9564216B2 (en) * 2015-01-30 2017-02-07 Macronix International Co., Ltd. Stress trim and modified ISPP procedures for PCM
KR20160108770A (ko) * 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089998A (zh) * 2006-06-14 2007-12-19 国际商业机器公司 数据存储装置、数据存储方法以及数据读取方法
CN104541369A (zh) * 2012-08-10 2015-04-22 国际商业机器公司 器件认证中可靠的物理不可克隆功能
CN105138870A (zh) * 2015-10-08 2015-12-09 浪潮(北京)电子信息产业有限公司 一种芯片合法性鉴别方法及装置

Also Published As

Publication number Publication date
CN107946294A (zh) 2018-04-20
TWI637491B (zh) 2018-10-01
TW201814996A (zh) 2018-04-16
CN107946305B (zh) 2021-02-26
TW201814581A (zh) 2018-04-16
US20180102174A1 (en) 2018-04-12
JP2018064082A (ja) 2018-04-19
CN107944301A (zh) 2018-04-20
US10083975B2 (en) 2018-09-25
CN107945832B (zh) 2020-06-02
CN107946294B (zh) 2020-10-27
JP6550664B2 (ja) 2019-07-31
US20180102376A1 (en) 2018-04-12
CN107946305A (zh) 2018-04-20
TWI611645B (zh) 2018-01-11
TW201824522A (zh) 2018-07-01
JP2018082429A (ja) 2018-05-24
JP6503395B2 (ja) 2019-04-17
TWI621124B (zh) 2018-04-11
TWI643090B (zh) 2018-12-01
CN107945832A (zh) 2018-04-20
US10283511B2 (en) 2019-05-07
TW201814716A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
CN107944301B (zh) 反熔丝物理不可复制电路以及相关控制方法
TWI692764B (zh) 用於快閃記憶體裝置的防駭侵機制
EP3309790B1 (en) Antifuse physically unclonable function unit and associated control method
US10691414B2 (en) Random code generator and associated random code generating method
US10020268B2 (en) Random number generator device and control method thereof
US9613714B1 (en) One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US11416416B2 (en) Random code generator with non-volatile memory
TWI715160B (zh) 隨機位元電路及隨機位元電路的操作方法
CN108733350B (zh) 随机数生成装置及其控制方法
JP6107682B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
US10657294B2 (en) Non-volatile memory with physical unclonable function
US11980026B2 (en) Magnetoresistive random access memory for physically unclonable function technology and associated random code generating method
Li et al. Reliable antifuse one-time-programmable scheme with charge pump for postpackage repair of DRAM
US7403432B2 (en) Differential read-out circuit for fuse memory cells
US9922723B1 (en) Volatile latch circuit with tamper resistant non-volatile latch backup
JP2015167061A (ja) 半導体装置
KR102509586B1 (ko) 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
CN109753830B (zh) 物理不可克隆函数编码的产生方法及其产生的装置
US7304879B2 (en) Non-volatile memory element capable of storing irreversible complementary data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant