CN103700403B - 射频识别标签芯片的存储器读取电路 - Google Patents
射频识别标签芯片的存储器读取电路 Download PDFInfo
- Publication number
- CN103700403B CN103700403B CN201210389989.0A CN201210389989A CN103700403B CN 103700403 B CN103700403 B CN 103700403B CN 201210389989 A CN201210389989 A CN 201210389989A CN 103700403 B CN103700403 B CN 103700403B
- Authority
- CN
- China
- Prior art keywords
- voltage
- memory
- transistor
- read
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种射频识别标签芯片的存储器读取电路，属于集成电路(IC)设计技术领域。读取电路包括：高压隔离MOS晶体管，并且还包括：用于控制所述高压隔离MOS晶体管的导通状态的栅极控制电路模块、和电容自举电路模块，电容自举电路模块用于抬升所述栅极控制电路模块的输出电压，以使高压隔离MOS晶体管在读操作时导通、并且使所述高压隔离MOS晶体管传输至所述存储器的电压大于或等于偏置在该读取电路上的所述读电压。该存储器读取电路在诸如RFID标签芯片的正常电源电压的低电压条件下实现读操作，读操作准确、灵敏，并且电路结构简单、读操作功耗小。
Description
技术领域
本发明属于集成电路(IC)设计技术领域，涉及射频识别(RFID)标签芯片，尤其涉及一种可以实现低压条件下读取RFID标签芯片的存储器的读取电路。
背景技术
存储器通常具有编程/擦除电压高、读取电压小的特点，例如，EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)在编程/擦除时一般需要15V高压，在读取时需要正常的VDD(IC本身提供的正常电源电压)即可，同样地，对于FLASH(闪存)、OTP(One Time Programmable，一次可编程存储器)也存在类似问题。
因此，在RFID标签芯片的存储模块中应用到这种类型的存储器时，需要用能够耐高压的MOSFET将编程/擦除电路和读取电路隔离。但是，能够耐高压的MOSFET由于阈值电压都比较高(例如，通常高于O.8V)，很有可能高于RFID标签芯片的VDD，这就使得在读取电路中低压读取这种类型的存储器比较困难。
并且，随着无线传感网(WSN)的快速发展以及超高频(UHF)RFID标签芯片的应用需求的扩大，实现低压读取的问题在UHF-RFID标签芯片中尤显突出。这是由于，在UHF射频识别标签芯片中，工作距离远、电磁波辐射功率小、芯片常常在低电压条件下工作。
以下以EEPROM为例说明RFID标签芯片的低压读取问题。
图1所示为现有技术的低电压下工作的RFID标签芯片的EEPROM存储器读取电路。如图1所示，读取电路10包括NMOS晶体管110、PMOS晶体管111、高压NMOS(HV_NMOS)晶体管120。NMOS晶体管110的栅极接READ信号，源/漏极与PMOS晶体管111的源/漏极并联地相连至电源电压VDD，漏/源极与PMOS晶体管111的漏/源极并联地相连至节点a；PMOS晶体管111的栅极接READB信号。READ信号与READB信号互反，NMOS晶体管110和PMOS晶体管111组成的传输门作为EEPROM的低压读取电路的主要组成部分，其可以控制读取电路的通或断。高压NMOS晶体管120的源/漏极接节点a，漏/源极接EEPROM的位线BL，栅极被偏置(VDD+Vth)的电压，通常比VDD高一个阈值电压Vth。高压NMOS晶体管120能够使编程/擦除电路和读取电路隔离开来，使EEPROM在编程/擦除操作时，读取电路的MOS晶体管不受高压影响，因此，高压NMOS晶体管120也可以称为高压隔离MOS晶体管，其在读取EEPROM时，也成为了读取电路10的一部分。
以下说明图1所示低压读取电路10的工作原理。
当需要对EEPROM进行读取操作时，READ信号为高电平VDD，READB信号为低电平0。NMOS晶体管110和PMOS晶体管111导通，允许对EEPROM进行读取操作。HV_NMOS晶体管120在其栅极的(VDD+Vth)电压作用下导通；读取电路根据位线BL中流过的电流的大小，读出数据为0或1。当不需要对EEPROM进行读取操作时，READ信号为低电平0，READB信号为高电平VDD；NMOS晶体管110和PMOS晶体管111组成的传输门关断，不允许对EEPEOM进行读取操作。
明显地，HV_NMOS晶体管120传输的电压为(VDD-Vth)，在HV_NMOS晶体管120的阈值电压相对较大的情况下，其偏置在EEPROM的读电压远小于VDD，流经位线BL的读电流减小，灵敏放大器难以检测存储数据。因此，读取电路10需要专门做一个电压产生电路以产生(VDD+Vth)电压，以抵消HV_NMOS晶体管120的较高阈值电压所带来传输损失。这种通过其他功能模块供给一个(VDD+Vth)的特殊电压的方法，增加了读取电路的复杂度，很明显不利于EEPROM自身应用的扩展，同时也浪费了RFID标签芯片面积，增加了成本。
作为针对图1所示读取电路的一种现有解决方案，本领域将图1所示的读取电路10做了一些改进，其中，把HV_NMOS晶体管120用阈值电压接近为零的ZMOS(零阈值MOS)晶体管代替，以降低通路中的阈值电压损失。但是，同时带来的问题是，零阈值的ZMOS晶体管的漏电很大，其应用场合受到很大限制，不能对实现低压低功耗的RFID标签芯片的存储器读取电路设计起到很大帮助。
发明内容
本发明的目的之一在于，实现对存储器的低压读取。
本发明的又一目的在于，简化RFID标签芯片中的存储器读取电路的电路设计。
本发明的还一目的在于，降低RFID标签芯片中的存储器读取操作的功耗。
为实现以上目的或者其他目的，本发明提供以下技术方案。
按照本发明的一方面，提供一种RIFD标签芯片的存储器读取电路，其上偏置读电压以对该存储器进行读操作，该读取电路包括：
高压隔离MOS晶体管，其用于隔离存储器的编程/擦除电路在编程/擦除操作时的相对高压信号对该读取电路产生影响；其特征在于，还包括：
栅极控制电路模块，其用于控制所述高压隔离MOS晶体管的导通状态；和
电容自举电路模块，其用于抬升所述栅极控制电路模块的输出电压，以使高压隔离MOS晶体管在读操作时导通、并且使所述高压隔离MOS晶体管传输至所述存储器的电压大于或等于偏置在该读取电路上的所述读电压。
按照本发明一实施例的存储器读取电路，其中，所述电容自举电路模块中使用MOS电容。
按照本发明又一实施例的存储器读取电路，其中，所述高压隔离MOS晶体管为高压NMOS晶体管，所述栅极控制电路模块主要包括第一PMOS晶体管，所述电容自举电路模块主要包括用于形成MOS电容的第一NMOS晶体管；
其中，所述第一PMOS晶体管的源/漏极上耦接射频识别标签芯片的正常电源电压，第一PMOS晶体管的漏/源极耦接至所述高压NMOS晶体管的栅极；
所述第一NMOS晶体管的栅极耦接至所述第一PMOS晶体管的漏/源极，所述第一NMOS晶体管的源极和漏极均耦接至所述第一PMOS晶体管的栅极。
进一步，优选地，在未读取所述存储器时，所述第一PMOS晶体管导通，以将所述高压NMOS晶体管的栅极的电位提升至所述读电压的电位；
在读操作时，所述第一NMOS晶体管的源极和漏极以及所述第一PMOS晶体管的栅极被偏置读电压，所述第一PMOS晶体管关闭，在所述第一NMOS晶体管的MOS电容的电容耦合作用下，所述高压NMOS晶体管的栅极的电位从所述读电压的电位提升至约2倍于所述读电压的电位。
进一步，优选地，所述读电压等于所述射频识别标签芯片的正常电源电压。
进一步，优选地，在读操作时，所述高压隔离MOS晶体管传输至所述存储器的电压等于2倍于所述读电压减去所述高压NMOS晶体管的阈值电压的差。
进一步，优选地，所述高压NMOS晶体管的阈值电压小于或等于所述读电压。
在之前所述任一实施例的存储器读取电路中，所述读取电路还包括：
传输门，其用于控制所述读取电路的导通/关断。
进一步，所述传输门基本由并联的第二PMOS晶体管和第一NMOS晶体管组成。
在之前所述任一实施例的存储器读取电路中，所述存储器可以为电可擦可编程只读存储器。
按照本发明的又一方面，提供一种RFID标签芯片，包括存储器，并且，还使用以上所述及的任一种存储器读取电路。
进一步，优选地，所述射频识别标签芯片可以为超高频射频识别标签芯片。
本发明的技术效果是，尤其通过在读取电路的内部使用电容自举电路模块，其与栅极控制电路结合来抬升高压隔离MOS晶体管的栅极电压，使高压隔离MOS晶体管在读操作时导通良好，并且使所述高压隔离MOS晶体管传输至所述存储器的电压大于或等于偏置在该读取电路上的所述读电压，从而读操作可以在诸如RFID标签芯片的正常电源电压的低电压条件下实现，读操作更准确、灵敏。并且，读取电路结构简单，实现容易，占用RFID标签芯片的面积小，易于实现低功耗读操作。该读取电路尤其适用于在UHF-RFID标签芯片中应用。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是现有技术的低电压下工作的RFID标签芯片的EEPROM存储器读取电路。
图2是按照本发明一实施例的RFID标签芯片的存储器的低压读取电路的模块结构图。
图3是图2所示实施例的低压读取电路的电路结构示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在以下实施例中以EEPROM为例对其读取电路进行说明，本领域技术人员根据以下教导和启示，可以理解的是，与EEPROM同样具有编程/擦除电压高、读取电压小的特点的其他类型的存储器，例如FLASH、OTP等也可以应用与以下实施例的相似/相同或者经等同变换后的读取电路，该读取电路和相应类型的存储器可以应用于RFID标签芯片中。
如背景技术中图1所示，为提高在低电压条件下的读取EEPROM的数据的能力，本领域技术人员通常考虑从存储器外部供给一个比正常电源电压VDD至少高一个阈值(Vth)的电压，以提升读取电路中的高压隔离MOS晶体管的导通性。而在本发明实施例中，着重从EEPROM的读取电路中内部自举产生一个比VDD高的电压，有利于简化电路设计，大大增强了在低压条件下的读取EEPROM的数据的能力。
图2所示为按照本发明一实施例的RFID标签芯片的存储器的低压读取电路的模块结构图。如图2所示，EEPROM50用于RFID标签芯片中，EEPROM50的存储单元可以通过字线和位线按目标地址选中，并在选中后通过字线向其偏置读信号、或者编程/擦写操作信号。其中，编程/擦除高压电路40用于对被选择中的存储单元进行编程/擦除操作，由于EEPROM的编程/擦除电压相对较高，因此，编程/擦除高压电路40相对读取电路30的电压较高。在该实施例中，编程/擦除高压电路40可以向EEPROM偏置高达15V的电压(在RFID标签芯片的正常电源电压VDD小于或等于1.5V的情况下)。用于编程/擦除的电压信号的具体大小等不受本发明实施例限制，编程/擦除高压电路40也不是限制性的。
继续如图2所示，读取电路30中也设置了高压隔离MOS管32，高压隔离MOS管32的漏/源极可以通过位线连接至EEPROM，隔离MOS管32的另一端，即源/漏极可以连接至读取电路30传输门31。在编程/擦除高压电路40进行编程/擦除操作时，隔离MOS晶体管32可以隔离存储器的编程/擦除高压电路40在编程/擦除操作时的相对高压信号对该读取电路产生影响(例如，避免读取电路的晶体管被高压击穿)，实现了同一RFID标签芯片上的读取电路和编程/擦除高压电路之间的良好隔离。在该实施例中，隔离MOS管32选择用高压NMOS(HV_NMOS)晶体管，其阈值电压(Vth)相对较高，例如，VDD＝1.5V的情况下，HV_NMOS的Vth的范围为：0.7≤Vth≤0.8，其受制备工艺和温度影响。
读取电路30中的传输门31可以控制读取电路的导通/关断。在传输门关断时，其读信号不能偏置至EEPROM50，在传输门导通时，其读信号能偏置至EEPROM50，以进行读取操作。
继续如图2所示，读取电路30中设置有栅极控制电路33和电容自举电路34。栅极控制电路33的输出端连接至高压隔离MOS管32的栅极，从而控制高压隔离MOS管32的导通状态。电容自举电路34可以抬升栅极控制电路33的输出电压，以使高压隔离MOS晶体管在读操作时良好导通。在以下进一步结合具体实施例中，将详细描述栅极控制电路33和电容自举电路34的功能。
图3所示为图2所示实施例的低压读取电路的电路结构示意图。在该实施例中，读取电路30上可以偏置VDD、READ信号和READB信号，READ信号和READB信号的电压均小于或等于VDD。读取电路30中包括NMOS晶体管310以及与之并联的PMOS晶体管311、HV_NMOS晶体管、PMOS晶体管330和NMOS晶体管340。其中，NMOS晶体管310的栅极可以耦接READ信号，NMOS晶体管310的源/漏极与PMOS晶体管311的源/漏极相连并可以同时耦接VDD信号，NMOS晶体管310的漏/源极和PMOS晶体管311的漏/源极均耦接至节点a，PMOS晶体管311的栅极可以耦接READB信号。因此，NMOS晶体管310和PMOS晶体管311可以组成如图2所示的传输门31，其可以方便控制是否将VDD偏置在EEPROM50上以进行读操作。
继续如图3所示，HV_NMOS晶体管320用作如图2所示的高压隔离MOS管32，其源/漏极可以耦接节点a，漏/源极可以接EEPROM50的位线BL，栅极可以耦接至接节点VDB。在标签芯片距离读写器较远时，正常电源电压VDD接近甚至小于HV_NMOS晶体管320的阈值电压。
进一步，在该实施例中，PMOS晶体管330主要地用于形成如图2所示的栅极控制电路33，其源/漏极可以耦接正常电源电压VDD，其另一端的源/漏极可以耦接至节点VDB，其栅极接可以耦接至节点b。NMOS晶体管340主要地用于如图2所示的电容自举电路34，其在实例中主要用来形成MOS电容，具体地，NMOS晶体管340的源/漏极连接在一起，同时耦接至节点b，节点b上可以偏置READ信号，NMOS晶体管340的栅极耦接至节点VDB。因此，节点b可以控制PMOS晶体管330的导通和关断，节点b偏置的READ信号与NMOS晶体管310的栅极的READ信号相同且可以在读操作的过程中同步地施加。
以下说明图3所示读取电路30的工作原理。
在不需要进行读操作时，READ信号为低电平O，READB信号为高电平VDD；NMOS晶体管310关断，PMOS晶体管311关断，NMOS晶体管310和PMOS晶体管311组成的传输门关断，读取电路30的读取通路关断，从而不允许进行读操作。此时，节点b被置为低电平0，PMOS晶体管330导通，节点VDB被充电至约为VDD，NMOS晶体管340的MOS电容被充电至约为VDD。
在需要进行读操作时，READ信号为高电平VDD，READB信号为低电平0，NMOS晶体管310导通，PMOS晶体管311导通，NMOS晶体管310和PMOS晶体管311组成的传输门导通，读取电路30的读取通路开启，允许进行读取操作。同时，节点b被置为高电平VDD(READ信号的电位等于VDD)，PMOS晶体管330关断，由于NMOS晶体管340形成的MOS电容的电容耦合作用，使得VDB的电压上升约为2VDD。在2VDD偏置条件下，HV_NMOS晶体管320可以在a节点的VDD电压条件下良好地导通，传输(2VDD-Vth)的电压(Vth为HV_NMOS晶体管320的阈值电压)，从而实现低电压条件下的读取操作。
需要理解的是，在以上实施例中，在不需要进行读操作时，HV_NMOS晶体管320的栅极被栅极控制电路偏置约VDD(即VDB约等于VDD)，此时，很有可能在进行编程/擦除操作，由于HV_NMOS晶体管320的阈值电压(Vth)损失，其只能传输(VDD-Vth)的电压，因此，HV_NMOS晶体管320基本没有良好导通，编程/擦除操作高压信号同样不能偏置至读取电路30中，从而避免了高压信号对读取电路39造成的损伤。
进一步，需要理解的是，在以上实施例中，读操作时，VDB的电压上升约为2VDD，其必然远大于HV_NMOS晶体管320的阈值电压，HV_NMOS晶体管320良好导通，并且，在HV_NMOS晶体管320的阈值电压小于或等于VDD的情况下，HV_NMOS晶体管320传输的(2VDD-Vth)电压也至少大于或等于VDD，这样，使得考虑了HV_NMOS晶体管320的阈值电压损失后，读操作所需的电压不受损失(至少可以大于VDD)。
因此，这种带有电容自举电路的读取电路相对于传统的读取电路可以实现在低压条件下读取，也即可以在RFID标签芯片的正常电源电压VDD条件下实现正常读操作，例如，可以0.8V～1.5V下进行正确的读取操作。并且，可以通过简单的电路结构实现，增加电路很少，对整个芯片的面积几乎没有影响。相比于使用ZMOS晶体管，功耗也大大减小。
需要说明的是，在读取电路中的MOS晶体管类型发生等同变换的情况下，例如，NMOS晶体管变换为PMOS晶体管，相应的栅极的控制信号也可以作类似的等同变换。
本发明实施例同时提供使用该读取电路的RFID标签芯片，该RFID标签芯片的存储模块中可以使用编程/擦除电压高、读取电压小的存储器，例如，EEPROM、FLASH、OTP等，优选地，存储器为EEPROM。在一优选实施例中，RFID标签芯片为超高频(UHF)RFID标签芯片，使用该实施例的读取电路后，可以使其读取操作更容易实现，尤其在低电压条件下。
在本文中，“连接”和“耦接”表示二者之间可以直接连接，也可以表示在二者之间置有其他中间元件实现间接连接；而“直接连接”和“直接耦接”表示二者之间未置有其他中间元件实现间接连接。
以上例子主要说明了本发明的RFID标签芯片的存储器低电压读取电路以及使用该低压读取电路的RFID标签芯片。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
Claims (12)
1.一种射频识别标签芯片的存储器读取电路，其上偏置读电压以对该存储器进行读操作，该读取电路包括：
高压隔离MOS晶体管，其用于隔离存储器的编程/擦除电路在编程/擦除操作时的相对高压信号对该读取电路产生影响；
其特征在于，还包括：
栅极控制电路模块，其用于控制所述高压隔离MOS晶体管的导通状态；和
电容自举电路模块，其用于抬升所述栅极控制电路模块的输出电压，以使高压隔离MOS晶体管在读操作时导通、并且使所述高压隔离MOS晶体管传输至所述存储器的电压大于或等于偏置在该读取电路上的所述读电压。
2.如权利要求1所述的存储器读取电路，其特征在于，所述电容自举电路模块中使用MOS电容。
3.如权利要求1所述的存储器读取电路，其特征在于，所述高压隔离MOS晶体管为高压NMOS晶体管，所述栅极控制电路模块包括第一PMOS晶体管，所述电容自举电路模块主要包括用于形成MOS电容的第一NMOS晶体管；
其中，所述第一PMOS晶体管的源/漏极上耦接射频识别标签芯片的正常电源电压，第一PMOS晶体管的漏/源极耦接至所述高压NMOS晶体管的栅极；
所述第一NMOS晶体管的栅极耦接至所述第一PMOS晶体管的漏/源极，所述第一NMOS晶体管的源极和漏极耦接至所述第一PMOS晶体管的栅极。
4.如权利要求3所述的存储器读取电路，其特征在于，
在未读取所述存储器时，所述第一PMOS晶体管导通，以将所述高压NMOS晶体管的栅极的电位提升至所述读电压的电位；
在读操作时，所述第一NMOS晶体管的源极和漏极以及所述第一PMOS晶体管的栅极被偏置读电压，所述第一PMOS晶体管关闭，在所述第一NMOS晶体管的MOS电容的电容耦合作用下，所述高压NMOS晶体管的栅极的电位从所述读电压的电位提升至约2倍于所述读电压的电位。
5.如权利要求1或3或4所述的存储器读取电路，其特征在于，所述读电压等于所述射频识别标签芯片的正常电源电压。
6.如权利要求4所述的存储器读取电路，其特征在于，在读操作时，所述高压隔离MOS晶体管传输至所述存储器的电压等于2倍于所述读电压减去所述高压NMOS晶体管的阈值电压的差。
7.如权利要求3或4所述的存储器读取电路，其特征在于，所述高压NMOS晶体管的阈值电压小于或等于所述读电压。
8.如权利要求1或3或4或6所述的存储器读取电路，其特征在于，所述读取电路还包括：
传输门，其用于控制所述读取电路的导通/关断。
9.如权利要求8所述的存储器读取电路，其特征在于，所述传输门由并联的第二PMOS晶体管和第一NMOS晶体管组成。
10.如权利要求1或3或4或6所述的存储器读取电路，其特征在于，所述存储器为电可擦可编程只读存储器。
11.一种射频识别标签芯片，包括存储器，其特征在于，还包括如权利要求1至10中任一项所述的存储器读取电路。
12.如权利要求11所述的射频识别标签芯片，其特征在于，所述射频识别标签芯片为超高频射频识别标签芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210389989.0A CN103700403B (zh) | 2012-09-27 | 2012-09-27 | 射频识别标签芯片的存储器读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210389989.0A CN103700403B (zh) | 2012-09-27 | 2012-09-27 | 射频识别标签芯片的存储器读取电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103700403A CN103700403A (zh) | 2014-04-02 |
| CN103700403B true CN103700403B (zh) | 2017-07-18 |
Family
ID=50361902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210389989.0A Active CN103700403B (zh) | 2012-09-27 | 2012-09-27 | 射频识别标签芯片的存储器读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700403B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6503395B2 (ja) * | 2016-10-12 | 2019-04-17 | イーメモリー テクノロジー インコーポレイテッド | 静電放電回路 |
| CN112104044B (zh) * | 2020-09-22 | 2021-12-24 | 中国科学院微电子研究所 | 应用于快速充电接口中的片外高压隔离电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989453A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | 非挥发存储器读出电路的列选择电路及其工作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390943B1 (ko) * | 2000-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 센싱 회로 |
| FR2951575B1 (fr) * | 2009-10-20 | 2011-12-16 | St Microelectronics Rousset | Amplificateur de lecture ayant des moyens de precharge de bitline rapides |
-
2012
- 2012-09-27 CN CN201210389989.0A patent/CN103700403B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989453A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | 非挥发存储器读出电路的列选择电路及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103700403A (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204791989U (zh) | 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统 | |
| CN103797538A (zh) | 用于存储器单元上的选择性字线升压的设备 | |
| US20180114567A1 (en) | Random-Access Memory and Associated Circuit, Method and System | |
| CN103700403B (zh) | 射频识别标签芯片的存储器读取电路 | |
| US7863959B2 (en) | Apparatus and methods for a high-voltage latch | |
| US20180191348A1 (en) | Low power general purpose input/output level shifting driver | |
| CN104299646B (zh) | 基于标准工艺的超低功耗非易失性存储器 | |
| CN103247333A (zh) | 低泄漏电路、装置和技术 | |
| CN106330172B (zh) | 高电压阈值器件的传输门及其后续下拉电路结构 | |
| US7453725B2 (en) | Apparatus for eliminating leakage current of a low Vt device in a column latch | |
| CN103928053B (zh) | 低功耗单栅非挥发性存储器 | |
| CN206340029U (zh) | 限时存储器和rfid电子标签 | |
| CN103137201A (zh) | 一种标准逻辑工艺兼容的差分架构nvm存储器单元 | |
| US20100201411A1 (en) | Semiconductor memory device | |
| CN106301338B (zh) | 接收电路 | |
| CN106341118B (zh) | 电平变换器电路 | |
| CN101504863B (zh) | 存储器与抑制存储器漏电流能量损耗的方法 | |
| US20100284210A1 (en) | One-time programmable memory cell | |
| US20170004875A1 (en) | Memory device and related method | |
| CN101964210B (zh) | 用于低压低功耗eeprom行解码的电压自举电路及方法 | |
| CN203590155U (zh) | 一种振荡器 | |
| CN104318957B (zh) | 一种电平转换器 | |
| CN101383609B (zh) | 电压电平移位器电路 | |
| CN107508594A (zh) | 低功耗sram型fpga | |
| CN106301349B (zh) | 高电压电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 88, Wenchang East Road, Yangzhou City, 211400 Jiangsu Province Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd. Address before: 4 Building A, block 9, min Tai Road, Yizheng Economic Development Zone, Jiangsu 211400, China Patentee before: YANGZHOU DAOYUAN MICROELECTRONICS Co.,Ltd. |
|
| CP03 | Change of name, title or address |