CN103797538A - 用于存储器单元上的选择性字线升压的设备 - Google Patents

用于存储器单元上的选择性字线升压的设备 Download PDF

Info

Publication number
CN103797538A
CN103797538A CN201280043879.7A CN201280043879A CN103797538A CN 103797538 A CN103797538 A CN 103797538A CN 201280043879 A CN201280043879 A CN 201280043879A CN 103797538 A CN103797538 A CN 103797538A
Authority
CN
China
Prior art keywords
transient state
word line
sram memory
boosts
boost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280043879.7A
Other languages
English (en)
Inventor
马尼什·加尔吉
迈克尔·泰坦·潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201911303858.4A priority Critical patent/CN111145805A/zh
Publication of CN103797538A publication Critical patent/CN103797538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供用于选择性地升高存储器单元阵列中的字线WL电压的系统和方法。所述方法依靠若干实施例来最小化与WL升压方案相关联的能量成本。一个实施例产生瞬态电压升高，而不是供应DC电压升高。可在循环基础上控制瞬态升压产生且可在不存取所述阵列时停用瞬态升压产生。另一实施例允许所述系统在本地、在WL驱动器附近且仅在需要所述瞬态电压升高的循环期间产生所述瞬态电压升高。本地化的升压产生减少了需要升高到较高电压的负载电容。另一实施例高效地将所述瞬态升压分布给所述WL驱动器。

Description

用于存储器单元上的选择性字线升压的设备
根据35U.S.C.§119主张优先权
本专利申请案主张2011年9月12日申请的标题为“用于存储器单元上的选择性字线升压的设备(APPARATUS FOR SELECTIVE WORD-LINE BOOST ON A MEMORYCELL)”的第61／533,730号临时申请案以及2011年9月12日申请的标题为“用于存储器单元上的选择性字线升压的设备(APPARATUS FOR SELECTIVE WORD-LINEBOOST ON A MEMORY CELL)”的第61／533,745号临时申请案的优先权，且所述临时申请案转让给本案受让人，并特此以引用的方式明确地并入本文中。
技术领域
本发明涉及电子存储器操作，且更具体地说，涉及用于存储器单元上的选择性字线升压的设备。
背景技术
半导体存储器装置包含例如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。DRAM存储器单元通常包含一个晶体管和一个电容器，从而提供较高程度的集成。然而，DRAM需要恒定刷新，这将DRAM的使用限于计算机主存储器。相反，SRAM存储器单元是双稳的，意味着其可无限期地维持其状态，只要有足够的电力供应即可。SRAM还支持高速操作，具有较低的电力耗散，这对计算机高速缓存存储器是有用的。
SRAM存储器单元的一个实例是包含六个金属氧化物半导体(MOS)晶体管的六晶体管(6T)SRAM存储器单元。随着用于制造MOS装置的工艺变换到纳米技术，处理器高速缓存存储器内的常规6T SRAM单元的使用禁止了对性能要求的依从性。为了满足这些性能要求，正使用八晶体管(8T)SRAM单元来代替6T SRAM单元。8T SRAM单元的使用可实现用于支持较低最小写入电压(Vmin)的存储器单元的读取和写入端口上的所述装置的独立定尺寸，同时实现高性能读取操作。遗憾的是，8T SRAM存储器单元的使用并不克服弱位效应，弱位效应通常因用于大尺寸SRAM高速缓存存储器阵列的读取端口装置上的纳米技术工艺变化而导致。
在纳米硅技术中，归因于增加的工艺变化而减少存储器单元的读取／写入裕量。通常使用各种电路辅助技术来维持存储器单元的可缩放性。还需要电路辅助技术来改进存储器单元的(Vmin)，这对于实现并入有存储器单元的电路上的动态电压比例缩放来说是重要的。非常低的动态电压比例缩放(DVS)对于使用这些SRAM阵列的移动CPU的低电力操作来说是关键的。
改进读取／写入裕量的最有效且通常使用的辅助技术之一是相对于存储器单元电压升高字线(WL)电压。通过为存储器单元创建高压岛来升高字线电压。因为需要电平移位器且需要额外的高压供应，因此电压岛在面积、性能和电力方面具有较高的设计成本。也可使用电荷泵电路在芯片上产生较高的电压供应，然而，其也花费相当大的面积和电力。
因此，存在对在具有较低能量开销且允许SRAM阵列的极低电压操作的存储器字线上产生电压升高的高效电路架构的需要。
发明内容
本发明涉及电子存储器操作，且更具体地说，涉及用于存储器单元上的选择性字线升压的设备。本发明的实施例提供一种多端口静态随机存取存储器(SRAM)阵列，其包含：控制逻辑电路，用以接收瞬态升压；以及本地字线驱动器，用以在字线转变之后施加所述瞬态升压以增加字线电压的选定部分。本发明的实施例进一步提供一种控制逻辑电路，其包括用于所述SRAM存储器阵列的每一列的电压产生电路，所述电压产生电路经配置以在字线转变之后断言瞬态升压。本发明的另一实施例进一步提供用于所述SRAM存储器阵列的每一列内的每一本地字线驱动器的电压产生电路，其中所述电压产生电路经配置以在字线转变之后断言瞬态升压。
在本发明的又一实施例中，揭示一种用于多端口SRAM存储器阵列上的选择性字线升压的方法，其包含：接收用以触发升压定时操作的时钟信号；产生选定瞬态升压；将触发信号提供到储库阵列以触发储库阵列选择；以及将选定瞬态升压分布给所述选定储库阵列。其它实施例涉及若干方法，其包含：在控制逻辑电路处接收瞬态升压；以及在字线转变之后，施加所述瞬态升压以增加本地字线电压驱动器所供应的字线电压的选定部分。
本发明的另一实施例提出一种用于多端口SRAM存储器阵列上的选择性字线升压的方法，其包含：接收用以触发升压定时操作的时钟信号；产生选定瞬态升压；将触发信号提供到储库阵列以触发储库阵列选择；以及将选定瞬态升压分布给本地选择的字线驱动器。
本发明的另一实施例涉及一种多端口静态随机存取存储器(SRAM)阵列，其包含：用于接收用以触发升压定时操作的时钟信号的装置；用于产生选定瞬态升压的装置；用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及用于将选定瞬态升压分布给选定储库阵列的装置。
附图说明
为了更完整地理解本发明，现在参考结合附图进行的以下描述。
图1是说明根据本发明一方面的包含用于选择性字线升压的逻辑的静态随机存取存储器(SRAM)单元的电路图。
图2是进一步说明根据本发明一方面的图1的电压升高产生器的电路图。
图3是说明根据本发明一方面的用于控制写入字线电压升高的操作的电力多路复用器(PM)的电路图。
图4是说明根据本发明一方面的本地写入字线驱动器的图。
图5是展示其中可有利地使用本发明的方面的示范性无线通信系统的框图。
图6说明其中可应用实施例的蜂窝式电话网络。
图7说明存储器单元上的选择性字线升压的一个示范性方法。
具体实施方式
八晶体管(8T)静态随机存取存储器(SRAM)单元通常用于单轨CPU(中央处理单元)设计中。8T SRAM单元用在单轨CPU设计中是因为它们支持动态电压比例缩放(DVS)和快速读取存取。8T SRAM单元还允许L0／L1(等级0(L0)／等级1(L1))高速缓存存储器的寄存器堆类型设计中的读取性能跟踪逻辑装置性能。尽管8T读取端口可为高读取电流独立地定大小，但面积和泄露方面的相关联成本成为大尺寸L0／L1高速缓存存储器阵列的CPU预算的相当大的一部分。
弱位是归因于工艺／电压／温度(PVT)装置变化与正常位相比具有相对较低电流容量的存储器单元。弱位的单元电流可影响SRAM高速缓存存储器的性能，并使SRAM高速缓存存储器的性能降级。明确地说，归因于纳米技术中增加的失配，弱SRAM位应具有相当大的时序裕量以完成读取存取。并且，归因于较高的阈值电压，弱位具有较高的电压敏感性，从而导致因供应噪声而高于逻辑装置性能降级的性能降级。增加的工艺变化还限制8T单元的最小可写性电压(Vmin)，其设定单轨CPU的总体最小操作电压或Vmin。
在纳米硅技术中，存储器单元的读取／写入裕量正归因于增加的工艺变化而减少。通常使用各种电路辅助技术来维持存储器单元的可缩放性。还需要电路辅助技术来改进存储器单元的Vmin，这对于实现并入有存储器单元的电路上的动态电压比例缩放(DVS)来说是重要的。低DVS对于使用SRAM阵列的移动CPU的低电力操作来说是重要的。
移动CPU可指定积极的电力规范；因此，降低8T单元Vmin是重要的。在包含8T存储器单元的移动CPU中，使用单独的读取和写入端口，可通过升高字线(WL)电压来改进单元写入Vmin和读取电流。明确地说，一种改进读取／写入裕量的技术是相对于存储器单元电压升高字线(WL)电压。可通过为存储器单元创建高压岛来升高字线电压。然而，因为需要电平移位器且需要额外的高压供应，因此电压岛在面积、性能和电力方面具有较高的设计成本。也可使用电荷泵电路在芯片上产生较高的电压供应；然而，其也以相当大的面积和电力为条件。通过升高WL电压，显著改进弱位单元的写入裕量和读取电流。因此，实施升压方案涉及面积和电力成本。在本发明的一个方面中，描述读取和写入字线电压的传感器驱动的、选择性动态升压。
在本发明的一个方面中，描述用于在存储器字线上产生电压升高的高效电路架构。所提出的方案可提供较低的能量开销，同时支持SRAM阵列的低压操作。在本发明的此方面中，描述用于选择性地升高存储器单元阵列中的字线电压的电路架构。在一个配置中，所述电路架构可通过产生瞬态电压升高而不是DC(直流)电压升高来降低与字线升压相关联的能量成本。可在循环基础上控制瞬态升压产生且可在不在存取存储器单元阵列时停用瞬态升压产生。
在另一配置中，电路架构在本地(例如，在字线驱动器附近)且仅在需要瞬态电压升高的循环期间选择性地产生瞬态电压升高。本地化的升压产生可减少待升压到较高电压的负载电容。在此配置中，描述用于将瞬态升压分布给字线驱动器的高效机制。图1中展示根据本发明一个方面的用于选择性地使高速缓存存储器阵列的字线升压的电路架构。
图1展示根据本发明一个方面的用于写入字线的升压方案的架构。在阵列级使用行升压产生器(BVG)110(110-1、...、110-n)来产生VDD_BOOST_GL信号230上的瞬态经升高电压，如图2中所示。在此配置中，升压时序产生器102在写入循环期间同步地触发BVG110，使得在字线转变(即，字线电压的改变)之后立即产生升压。代表性地，升压时序产生器102根据写入启用(Wr_en)信号104、时钟(clk)信号106以及升压启用(boost_en)信号108产生boost_clk信号112。在此配置中，升压时序产生器102根据时序触发BVG110，使得在字线转变之后产生升压。在此配置中，BVG110不必为初始字线转变提供电荷，因为在字线转变之后，boost_clk信号112致使BVG110断言升压。
如图1中所示，经升高的电压经由电力多路复用器(PM)120(120-1、...、120-n)向下分层级分布给本地字线驱动器(LWLD)130(130-1、...、130-n)。在此配置中，PM120使用升压VDD_BOOST_GL信号116、供应电压VDD124以及储库选择信号122将选定储库150(150、...、150-n)上的LWLD130连接到经升高供应电压VDD_BANK_BOOST信号126。非选定储库保持与VDD_BOOST_GL信号116隔离，从而减少BVG110所观察到的负载。举例来说，在一个实施例中，可不选择储库n-1，且由此，也不选择VDD_BOOST_GL信号116-n-1，使得其不充当驱动器来激活电力多路复用器120-n-1。这有助于降低电力消耗和电路开销。这还使电路能够仅在必要时且在必要之处分配电压升高。沿数据I／O(输入／输出)分布BVG110，其中每LWLD列或每字节启用(BE)一个BVG110。BE可为写入或读取，且可用以控制对外部存储器的字节宽存取，也称为通道收缩。BVG110由用以存取存储器的信号密切控制。明确地说，BE信号114和boost_clk信号112实现用于选定字节／字的瞬态升压VDD_BOOST_GL信号116的产生。因此，仅升高选定字节／字的LWLD130。这改进电力效率，尤其是例如由存储器单元(140-1、...、140-n)组成的阵列140等存储单元高速缓存存储器阵列上的电力效率。
在写入阶段期间，经升高的供应电压VDD_BANK_BOOST信号126和本地字线(LWL)136(136-1、...、136-n)是浮动的，因此在长写入阶段期间，其可泄露到较低电压。归因于晶体管泄露，字线可将其电压电平改变为较低电压(即，浮动)，并进入临界电压范围，其中字线可导致受影响的字线段中的位线失效。管理经升高供应上的泄露以保证低电压下若干纳秒的LWL升压，以稳妥地完成写入操作。如图1中所示，LWLD130(130-1、...、130-n)响应于VDD_BANK_BOOST_1信号126(126-1、...、126-n)、全局字线(GWL)信号132(132-1、...、132-n)和字节启用(BE)信号134(134-1、...、134-n)驱动存储器单元140(140-1、...、140-n)。为了位单元数据完整性，在整个写入阶段期间，写入位线(WBL)(未图示)保持驱动，这些WBL是所属领域的技术人员众所周知的。读取字线升压方案是类似的，除了BVG110直接驱动LWLD130而无PM120，以确保就在本地读取字线升高之后不久，升压到达LWL136。
可理解，使升高的供应节点(例如，VDD_BOOST_GL116和VDD_BANK_BOOST126)以及LWL节点(例如，LWL136)上的泄露保持足够低，使得升压在某些最小持续时间内保持较高。此最小持续时间由完成读取／写入操作所必需的最小持续时间确定。通过在升高的供应上使用较低泄露装置来使泄露保持较低。所述升压和LWL由启动读取／写入操作的常见时钟信号(例如boost_clk112)触发。在所述设计中调谐升压和LWL的时序，使得就在LWL转变之后不久触发升压。
图2是进一步说明根据本发明一方面的电压升高产生器(BVG)200(图1的110)的电路图。在此配置中，BVG200使用门电介质耦合电容器C1到C3(232、234和236)来产生升压VDD_BOOST_GL230。在一个配置中，电压升高产生器200可经编程以针对读取在供应电压(VDD)的10％到20％的范围内且针对写入在供应电压(VDD)的25％到35％的范围内调整升压电平。在本发明的此方面中，BVG200最初通过P1(传递晶体管238)将VDD_BOOST_GL信号230保持在VDD电力供应电压，且在写入阶段期间，使VDD_BOOST_GL信号230浮动(例如，使用float_ctrl信号248)，且接着通过boost_clk信号240经由电容器C1到C3232到236耦合到较高。
在此配置中，通过编程boost_progl信号242、boost_prog2信号244和boost_prog3信号246来确定升压VDD_BOOST_GL230的电平。在示范性实施例中，升压产生器(BVG)200可含有三(3)个可编程引脚，例如boost_progl信号242、boost_prog2信号244和boost_prog3信号246，其可经控制以通过多种技术来确定需要多少升压。此些技术可为传感器驱动或状态机驱动的，以确保实现成功的写入(通过控制升压)。在写入和读取操作期间调整升压电平涉及通过执行蒙特卡洛(Monte Carlo)电路分析来操作供应电压VDD。所属领域的技术人员已知，蒙特卡洛电路分析是依靠重复的随机取样来计算结果的一类计算算法。蒙特卡洛电路分析通常在物理和数学系统的计算机模拟中使用。
在BVG200的另一实施例中，将时钟信号boost_clk信号240提供到NAND门202的输入端口中的一者，以及时触发电压操作来管理升压。NAND门202还经配置以接收升压编程信号boost_progl信号242。当boost_clk信号240和boost_progl信号242这些信号中的至少一者为逻辑低时，传递晶体管204关，且下拉晶体管206开，其转变为使传递晶体管238开。这将电压信号VDD_BOOST_GL信号230设定为与供应电压Vdd相同的值，且将电容器C1、C2和C3充电到Vdd值。升压由boost_clk信号240产生。boost_clk信号240仅在存在读取或写入操作的循环中触发。在一个实施例中，在循环基础上将升压的产生连系到读取／写入操作。在许多情况下，存储器操作是稀少的，且因此产生升压时耗散较少的电力。这是优于现有技术方案的增强，在现有技术方案中不在循环基础上控制升压，且BVG电路在所有时间均保持活动。
可进一步理解，在BVG操作中的词语“浮动”，作为节点在操作中的状态。当节点变为逻辑值高时，例如节点208、节点VDD_BOOST_GL230变为浮动输出，其随后通过门电介质耦合电容器C1到C3(232到236)的耦合升高到较高电压。升高的供应上的泄露来自连接到其的所有装置。这包含装置204。这还包含图3中的LWLD和P5／P6(下文进一步论述)。
当将编程信号boost_progl信号242拉到逻辑高(此时升压时钟信号boost_clk信号240也处于逻辑值高或被断言)时，传递晶体管204为开，且下拉晶体管206为关，这又使晶体管238保持关。这使供应电压Vdd与加标签有电压信号VDD_BOOST_GL信号230的输出端口隔离，并允许其浮动。并且，通过boost_clk信号240使电容器C1的端子232达到逻辑值高，这又将VDD_BOOST_GL信号230耦合到比Vdd高的值。
此外，通过在逻辑高电压下使用boost_progl信号242和boost_clk信号240两者，如果将信号boost_prog2信号244设定为逻辑高，那么通过boost_clk信号使电容器C2的端子234达到逻辑值高，这也升高供应电压VDD_BOOST_GL信号230的输出端口处的电压。类似地，如果将信号boost_prog3信号246设定为逻辑值高，那么使电容器C3的端子236达到逻辑值高，这也升高供应电压VDD_BOOST_GL230的输出端口处的电压。
可看出，编程信号boost_prog2信号244和boost_prog3信号246确定电容器C2 234和C3 236是否也在升高电压VDD_BOOST_GL信号230。以此方式，添加额外电容器以及与额外编程信号相关联的电路组件将导致对供应电压的较高升压。举例来说，BVG200可经编程以针对读取在供应电压(VDD)的10％到20％内且针对写入在供应电压(VDD)的25％到35％内调整升压电平，可使用这些编程信号来调整使供应电压升高多少。
图3说明根据本发明的一个方面的电力多路复用器(PM)300。在电子学中，多路复用器(或MUX)是选择若干模拟或数字信号中的一者并将选定输入转发到单个线中的装置。使用多路复用器来增加在某一时间量和带宽量内可经由网络发送的数据量。多路复用器可为数据选择器以及电力信号。充当电力选择器的多路复用器被称为电力多路复用器。通常，使用电力多路复用器(电力MUX)来实现两个电力供应之间的无缝转变，或如在此情况下所应用，实现特定电力储库的选择，以实现特定经升压供应的选择。
参看图3，且如上文所提到，经升高的电压可经由电力MUX(PM)300向下分层级分布到本地WL驱动器(LWLD)，例如LWLD130(图1)。在此配置中，PM300通过选定储库上的P3到P4将LWLD130供应连接到经升压供应Vdd_boost信号302，而在非选定储库中，LWDL经由P5到P6连接到VDD。装置P3到P6可为任何类型的PFET装置。为了减少或最小化升压阶段期间经由PM300的泄露，在P3到P6的信号控制门上使用电平移位器。储库选择信号允许选择储库(1-n)，且字节启用信号(BE)允许选择在选定储库(1-n)中升压。
在PM300的操作的一个实施例中，在升压阶段期间，装置P5和P6关闭。为了使其在升压阶段期间完全关闭，有必要使boost_sel信号322保持在VDD_BOOST_GL信号324的电位处。这是通过使用电平移位器来实现的，电平移位器将VDD域中的bank_sel信号304转换为VDD_BOOST_GL324域中的boost_sel信号322。在不使用电平移位器的情况下，装置P5和P6在升压阶段期间将不完全断开，且可导致增加的泄露，其最终将耗散升高的电压。
进一步参看图3，bank_sel信号304为用以选择使用高速缓冲存储器的什么储库的信号，且bank_be_sel信号306为bank_sel信号304与字节线启用(BE)信号308的逻辑AND函数的所得信号。BE信号308还用来选择使用特定储库中的什么字节或位组。PM300可实施若干NAND门的使用以实现分布给本地字线驱动器(LWLD)的适当升压。在图3中所说明的一个示范性实施例中，PM300可并入有两个NAND逻辑门310a和310b。NAND310b主要用以选择是否升高信号。NAND310a用以确定输出信号。下表更好地说明PM300的输入与输出组合的值逻辑系统。
BE Bank_Sel Vdd_boost_nor Vdd_boost_inv
0 0 浮动 Vdd
0 1 0 Vdd
1 0 Vdd Vdd
1 1 VDD_BOOST_GL VDD_BOOST_GL
表1：电力MUX输入／输出逻辑
如从表1可看出，当两个输入均处于逻辑值0或低时，输出为浮动(在Vdd_boost_nor信号312处)或Vdd(在Vdd_boost_inv信号314处)。当BE信号308为值0且bank_sel信号304为值1时，Vdd_boost_nor信号312为值0，且Vdd_boost_inv信号314为值Vdd。当BE信号308为值1，且bank_sel信号304为值0时，两个输出均处于值Vdd。当BE信号308为值1，且bank_sel信号304也为值1时，两个输出均具有值VDD_BOOST_GL。这说明仅在到PM300的两个输入均为值1或高时，输出才变为升高到VDD_BOOST_GL，且升高的电压接着分布给LWLD130。在此情况下，例如，电力多路复用器(PM)300减少升压产生器(例如BVG200)上的负载，且因此改进电力效率。PM300主要用作将升压分布给LWLD驱动器的分布器。PM300减少BVG上的负载，且因此改进电力效率。
图4说明根据本发明一个方面的本地字线驱动器(LWLD)400。在此配置中，LWLD400包含反相器，其后为NOR2级，NOR2级具有字节启用选通，两者均连接到升高的供应。NOR中的一个串联pMOS在列上共享，且合并在PM300中以节约面积。在LWLD400中避免明确电平移位，以获得面积效率。VDD_BANK_BOOST信号126(图1中展示)表示来自电力多路复用器120(更详细地展示为PM300)的经升高输出电压信号。因此，如图3的以上论述中所说明，VDD_BANK_BOOST信号126转变为两个输出信号(Vdd_boost_nor信号312和Vdd_boos_inv信号314)。在非选定行上，全局字线(GWL)信号432保持在0，从而防止在经升压写入阶段期间经由LWLD400发生的增加的泄露。随着GWL432的值开始增加，升高到值Vdd，经由P2发生的泄露存在所得增加。然而，增加的泄露较小，因为每储库仅选择一行。
LWLD400中的P2装置的主体连接到规律供应电压，以减少升高的供应上的负载。如上文所指示，PM300通过选定储库上的P3到P4将LWLD400供应连接到经升压供应310，而在非选定储库中，LWDL400经由P5到P6连接到VDD。为了减少或最小化升压阶段期间经由PM300发生的泄露，在P3到P6的信号控制门上使用明确电平移位器。
在又一实施例中，在写入阶段期间，升高的供应电压VDD_BANK_BOOST_1(由Vdd_boost_inv信号314和Vdd_boost_nor信号312表示)和本地字线(LWL)436是浮动的，因此在长写入阶段期间，其可泄露到较低电压。归因于晶体管泄露，字线可将其电压电平改变为较低电压(即，浮动)，并进入临界电压范围，其中字线可导致受影响的字线段中的位线失效。管理经升压供应上的泄露以保证低电压下若干纳秒的LWL436升压，以稳妥地完成写入操作。
在图4中所示的又一实施例中，LWLD400响应于由Vdd_boost_inv信号314和Vdd_boost_nor信号312、全局字线(GWL)信号432和字节启用信号(BE)(n_bank_be_sel)信号320表示的VDD_BANK_BOOST_1信号而驱动存储器单元(未图示)。字节启用信号n_bank_be_sel320也是用以选择是否启用经由电力多路复用器300的升压的NAND310b装置(图3中展示)的输出信号。为了位单元数据完整性，在整个写入阶段期间，使写入位线(WBL)(未图示)保持驱动，这些WBL是所属领域的技术人员众所周知的。使经升压供应节点和LWL节点上的泄露保持足够低，使得升压在某一最小持续时间内保持在逻辑值高。此最小持续时间由完成读取／写入操作所必需的最小持续时间确定。通过在升高的供应上使用较低泄露装置来使泄露保持较低。所述升压和LWL由启动读取／写入操作的常见时钟信号触发。在所述设计中调谐升压和LWL的时序，使得就在LWL转变之后不久触发升压。
图5展示其中可有利地使用本发明的一实施例的示范性无线通信系统500。出于说明的目的，图5展示三个远程单元520、530和550，以及两个基站540。将认识到，典型的无线通信系统可具有更多的远程单元和基站。远程单元520、530和550分别包含自适应写入字线升压电路525A、525B和525C，其为如下文进一步论述的本发明的实施例。图5展示从基站540以及远程单元520、530和550的前向链路信号580，以及从远程单元520、530和550到基站540的反向链路信号590。
在图5中，将远程单元520展示为移动电话，将远程单元530展示为便携式计算机，且将远程单元550展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为手机、手持式个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理)或固定位置数据单元(例如读表设备)。虽然图5说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明可合适地用于包含自适应写入字线升压电路的任何装置中。
实施例可在大量系统(例如蜂窝式电话网络)中得到广泛应用。举例来说，图6说明蜂窝式电话网络602，其包括基站604A、604B和604C。图6展示通信装置(标记为606)，其可为移动蜂窝式通信装置，例如所谓的智能电话、平板计算机或适合蜂窝式电话网络的某一其它种类的通信装置。通信装置606无需为移动的。在图6的特定实例中，通信装置606位于与基站604C相关联的小区中。箭头608和610分别形象地表示上行链路信道和下行链路信道，借助所述信道，通信装置606与基站604C通信。
举例来说，实施例可用于与通信装置606或与基站604C或两者相关联的数据处理系统中。图6仅说明其中可使用本文中所述实施例的许多应用中的一个应用。
图7说明存储器单元上的选择性字线升压的一个示范性方法，其中所述方法包括接收用以触发升压定时操作的时钟信号(702)。在升压时序产生器中起始升压定时操作，且将升压时钟信号转发到升压产生器。电压产生器接着产生将在选定操作循环期间在本地递送和启用的选定瞬态升压(704)。系统700可接着将触发信号提供到储库阵列以触发将针对其接收升压信号的储库选择(706)。接着可将瞬态升压分布到选定储库阵列上的本地字线驱动器(708)。
尽管已陈述特定电路，但所属领域的技术人员将了解，并非需要所有所揭示电路来实践本发明。此外，未描述某些众所周知的电路以保持集中于本发明。类似地，尽管本说明书在特定位置中提到逻辑“0”及逻辑“1”，但所属领域的技术人员了解，可在不影响本发明的操作的情况下切换逻辑值，相应地调整电路的其余部分。
虽然已详细描述本发明和其优点，但应理解，在不脱离如所附权利要求书所界定的本发明的精神和范围的情况下，可在本文中作出各种改变、替代和变更。此外，本申请案的范围既定不限制于说明书中所描述的工艺、机器、制造、物质组成、手段、方法及步骤的特定实施例。如所属领域的技术人员将容易从本发明了解的，可根据本发明利用目前现有或稍后将开发的执行与本文中所描述的对应实施例大体上相同的功能或实现与其大体上相同的结果的工艺、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包括此些工艺、机器、制造、物质组成、手段、方法或步骤。
提供本发明的先前描述是为了使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易了解对本发明的各种修改，且本文中界定的一股原理可应用于其它变化而不背离本发明的精神或范围。因此，本发明无意限于本文中描述的实例和设计，而是将被赋予与本文中揭示的原理和新颖特征相一致的最广范围。

Claims (41)

1.一种多端口静态随机存取存储器SRAM阵列，其包括：
控制逻辑电路，其用以接收瞬态升压；以及
本地字线驱动器，其用以在字线转变之后施加所述瞬态升压，以增加字线电压的选定部分。
2.根据权利要求1所述的多端口SRAM存储器阵列，其中所述控制逻辑电路包括：
用于所述SRAM存储器阵列的每一列的电压产生电路，所述电压产生电路经配置以在字线转变之后断言瞬态升压。
3.根据权利要求1所述的多端口SRAM存储器阵列，其中所述控制逻辑电路包括：
用于所述SRAM存储器阵列的每一列内的每一本地字线驱动器的电压产生电路，所述电压产生电路经配置以在字线转变之后断言瞬态升压。
4.根据权利要求3所述的多端口SRAM存储器阵列，其中所述电压产生电路包括：
多个门电介质耦合电容器；
充电区段，其串联连接所述多个门电介质耦合电容器，其中所述充电区段经配置以接收至少一个升压控制信号，且其中所述充电区段经配置以在为读取和写入操作指定的范围内调整升压电平。
5.根据权利要求1所述的多端口SRAM存储器阵列，其进一步包括升压电路，所述升压电路经配置以在阵列级产生所述瞬态升压，且进一步经配置以将所述瞬态升压分布到所述本地字线驱动器。
6.根据权利要求1所述的多端口SRAM存储器阵列，其中在所述本地字线驱动器处产生所述瞬态升压。
7.根据权利要求6所述的多端口SRAM存储器阵列，其中在循环基础上控制瞬态电压升高产生。
8.根据权利要求6所述的多端口SRAM存储器阵列，其中所述升压电路为电力多路复用器MUX。
9.根据权利要求6所述的多端口SRAM存储器阵列，其中所述瞬态升压包括经配置以分布到所述本地字线驱动器的至少两个输出电压。
10.根据权利要求6所述的多端口SRAM存储器阵列，其中当不在存取储库阵列时，停用所述瞬态电压升高产生。
11.根据权利要求6所述的多端口SRAM存储器阵列，其中所述升压电路进一步包括第一多路复用电路，其经配置以选择储库阵列来启用以用于升压产生。
12.根据权利要求6所述的多端口SRAM存储器阵列，其中所述升压电路进一步包括第二多路复用电路，其经配置以确定是否产生所述瞬态升压。
13.根据权利要求12所述的多端口SRAM存储器阵列，其中所述第二多路复用电路操作地连接到所述第一多路复用电路，且其中所述第一多路复用电路的输入包含储库选择信号以及经反相的字节启用信号。
14.一种用于多端口SRAM存储器阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布到所述选定储库阵列。
15.根据权利要求14所述的方法，其进一步包括：
在控制逻辑电路处接收所述瞬态升压；以及
在字线转变之后施加所述瞬态升压，以增加本地字线电压驱动器所供应的字线电压的选定部分。
16.根据权利要求14所述的方法，其进一步包括在字线转变之后，为所述SRAM存储器阵列的每一列断言瞬态升压。
17.根据权利要求14所述的方法，其进一步包括配置电压产生电路以为所述SRAM存储器阵列的每一列内的每一本地字线驱动器断言所述瞬态升压。
18.根据权利要求17所述的方法，其中配置所述电压产生电路进一步包括：
串联耦合多个门电介质电容器；以及
提供充电区段，其经配置以接收至少一个升压控制信号，且进一步经配置以在为读取和写入操作指定的范围内调整升压电平。
19.根据权利要求14所述的方法，其进一步包括配置升压电路以在阵列级产生所述瞬态升压，且进一步配置所述升压电路以将所述瞬态升压分布到所述本地字线驱动器。
20.根据权利要求14所述的方法，其中产生所述瞬态升压进一步包括在所述本地字线驱动器处产生所述瞬态升压。
21.根据权利要求20所述的方法，其进一步包含在循环基础上控制所述瞬态升压的所述产生。
22.根据权利要求20所述的方法，其进一步包括产生经配置以分布给所述本地字线驱动器的至少两个输出电压。
23.根据权利要求20所述的方法，其进一步包括当不在存取储库阵列时停用瞬态电压升高产生。
24.根据权利要求20所述的方法，其进一步包括提供经配置以选择储库阵列来启用以用于升压产生的第一多路复用电路。
25.根据权利要求20所述的方法，其进一步包括提供经配置以确定是否产生所述瞬态升压的第二多路复用电路。
26.根据权利要求25所述的方法，其进一步包括操作地连接所述第一和所述第二多路复用电路，以及使所述第一多路复用电路的输入包含储库选择信号和经反相的字节启用信号。
27.一种用于多端口SRAM存储器阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布给本地选定字线驱动器。
28.一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布到所述选定储库阵列的装置。
29.根据权利要求28所述的多端口SRAM存储器阵列，其进一步包括：
用于在控制逻辑电路处接收所述瞬态升压的装置；以及
用于在字线转变之后施加所述瞬态升压以增加本地字线电压驱动器所供应的字线电压的选定部分的装置。
30.根据权利要求28所述的多端口SRAM存储器阵列，其进一步包括：用于在字线转变之后为所述SRAM存储器阵列的每一列断言瞬态升压的装置。
31.根据权利要求28所述的多端口SRAM存储器阵列，其进一步包括：配置电压产生电路以为所述SRAM存储器阵列的每一列内的每一本地字线驱动器断言所述瞬态升压。
32.根据权利要求31所述的多端口SRAM存储器阵列，其进一步包括：
用于串联耦合多个门电介质电容器的装置；以及
用于提供充电区段的装置，所述充电区段经配置以接收至少一个升压控制信号，且进一步经配置以在为读取和写入操作指定的范围内调整升压电平。
33.根据权利要求28所述的多端口SRAM存储器阵列，其进一步包括用于配置升压电路以在阵列级产生所述瞬态升压且进一步配置所述升压电路以将所述瞬态升压分布到所述本地字线驱动器的装置。
34.根据权利要求28所述的多端口SRAM存储器阵列，其中所述用于产生所述瞬态升压的装置进一步包括用于在所述本地字线驱动器处产生所述瞬态升压的装置。
35.根据权利要求34所述的多端口SRAM存储器阵列，其进一步包括用于在循环基础上控制所述瞬态升压的所述产生的装置。
36.根据权利要求34所述的多端口SRAM存储器阵列，其进一步包括用于产生经配置以分布到所述本地字线驱动器的至少两个输出电压的装置。
37.根据权利要求34所述的多端口SRAM存储器阵列，其进一步包括用于在不在存取储库阵列时停用瞬态电压升高产生的装置。
38.根据权利要求34所述的多端口SRAM存储器阵列，其进一步包括用于提供经配置以选择储库阵列来启用以用于升压产生的第一多路复用电路的装置。
39.根据权利要求34所述的多端口SRAM存储器阵列，其进一步包括用于提供经配置以确定是否产生所述瞬态升压的第二多路复用电路的装置。
40.根据权利要求39所述的多端口SRAM存储器阵列，其进一步包括用于操作地连接所述第一和所述第二多路复用电路且使所述第一多路复用电路的输入包含储库选择信号和经反相的字节启用信号的装置。
41.一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布给本地选定字线驱动器的装置。
CN201280043879.7A 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备 Pending CN103797538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911303858.4A CN111145805A (zh) 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161533730P 2011-09-12 2011-09-12
US201161533745P 2011-09-12 2011-09-12
US61/533,730 2011-09-12
US61/533,745 2011-09-12
US13/609,520 2012-09-11
US13/609,520 US8724373B2 (en) 2011-09-12 2012-09-11 Apparatus for selective word-line boost on a memory cell
PCT/US2012/054902 WO2013040061A1 (en) 2011-09-12 2012-09-12 Apparatus for selective word-line boost on a memory cell

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911303858.4A Division CN111145805A (zh) 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备

Publications (1)

Publication Number Publication Date
CN103797538A true CN103797538A (zh) 2014-05-14

Family

ID=47829737

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280043879.7A Pending CN103797538A (zh) 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备
CN201911303858.4A Pending CN111145805A (zh) 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911303858.4A Pending CN111145805A (zh) 2011-09-12 2012-09-12 用于存储器单元上的选择性字线升压的设备

Country Status (6)

Country Link
US (1) US8724373B2 (zh)
EP (1) EP2756500B1 (zh)
JP (1) JP6030653B2 (zh)
KR (1) KR101678034B1 (zh)
CN (2) CN103797538A (zh)
WO (1) WO2013040061A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794242A (zh) * 2012-10-31 2014-05-14 台湾积体电路制造股份有限公司 用于升压字线定时方案的字线跟踪
CN104464797A (zh) * 2014-12-23 2015-03-25 苏州宽温电子科技有限公司 一种自适应的字线电压调节型sram结构
CN105070316A (zh) * 2015-08-27 2015-11-18 安徽大学 一种具有复制单元字线电压抬升技术的sram时序控制电路
CN107251144A (zh) * 2015-02-23 2017-10-13 高通股份有限公司 用于采用p型场效应晶体管(pfet)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法
CN108735260A (zh) * 2017-04-18 2018-11-02 台湾积体电路制造股份有限公司 写入辅助电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659972B2 (en) * 2011-09-12 2014-02-25 Qualcomm Incorporated Adaptive read wordline voltage boosting apparatus and method for multi-port SRAM
US9030863B2 (en) 2013-09-26 2015-05-12 Qualcomm Incorporated Read/write assist for memories
US9502119B2 (en) * 2014-11-20 2016-11-22 Samsung Electronics Co., Ltd. Distributed capacitive delay tracking boost-assist circuit
KR102374228B1 (ko) 2015-08-27 2022-03-15 삼성전자주식회사 저항성 메모리 장치의 부스트 전압 생성기, 이를 포함하는 전압 생성기 및 이를 포함하는 저항성 메모리 장치
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US10014049B2 (en) 2016-06-22 2018-07-03 Darryl G. Walker Semiconductor devices, circuits and methods for read and/or write assist of an SRAM circuit portion based on voltage detection and/or temperature detection circuits
US10163524B2 (en) 2016-06-22 2018-12-25 Darryl G. Walker Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor
US10171080B2 (en) * 2016-09-20 2019-01-01 Qualcomm Incorporated Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase
US9633706B1 (en) 2016-10-10 2017-04-25 Qualcomm Incorporated Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation
KR102360213B1 (ko) 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
US10692567B2 (en) 2018-09-06 2020-06-23 M31 Technology Corporation Method for assisting memory cell in access operation and operating memory cell, and memory device having assist circuit with predefined assist strength
KR102545174B1 (ko) * 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit
KR20210108164A (ko) 2020-02-25 2021-09-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US11955171B2 (en) 2021-09-15 2024-04-09 Mavagail Technology, LLC Integrated circuit device including an SRAM portion having end power select circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228773A (ja) * 1997-02-14 1998-08-25 Hitachi Ltd ダイナミック型ｒａｍ
JP2003281893A (ja) * 2002-03-22 2003-10-03 Seiko Epson Corp 半導体記憶装置及び電子機器
JP2004241058A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
CN101149965A (zh) * 2006-09-18 2008-03-26 国际商业机器公司 字线增强电路及其操作方法和具有该电路的存储器阵列
WO2010085560A1 (en) * 2009-01-22 2010-07-29 Qualcomm Incorporated Low leakage high performance static random access memory cell using dual-technology transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120881A (ja) 1991-10-24 1993-05-18 Mitsubishi Electric Corp 半導体記憶装置
JPH0945082A (ja) 1995-07-26 1997-02-14 Nec Corp 半導体メモリ
JP2000003598A (ja) 1998-06-15 2000-01-07 Nec Corp ブースト回路及びこれを備える半導体記憶装置
KR20040006384A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 오버드라이빙 제어 장치
US6798275B1 (en) 2003-04-03 2004-09-28 Advanced Micro Devices, Inc. Fast, accurate and low power supply voltage booster using A/D converter
US8300451B2 (en) 2010-03-30 2012-10-30 Texas Instruments Incorporated Two word line SRAM cell with strong-side word line boost for write provided by weak-side word line

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228773A (ja) * 1997-02-14 1998-08-25 Hitachi Ltd ダイナミック型ｒａｍ
JP2003281893A (ja) * 2002-03-22 2003-10-03 Seiko Epson Corp 半導体記憶装置及び電子機器
JP2004241058A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
CN101149965A (zh) * 2006-09-18 2008-03-26 国际商业机器公司 字线增强电路及其操作方法和具有该电路的存储器阵列
WO2010085560A1 (en) * 2009-01-22 2010-07-29 Qualcomm Incorporated Low leakage high performance static random access memory cell using dual-technology transistors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794242A (zh) * 2012-10-31 2014-05-14 台湾积体电路制造股份有限公司 用于升压字线定时方案的字线跟踪
CN103794242B (zh) * 2012-10-31 2016-08-24 台湾积体电路制造股份有限公司 用于升压字线定时方案的字线跟踪
CN104464797A (zh) * 2014-12-23 2015-03-25 苏州宽温电子科技有限公司 一种自适应的字线电压调节型sram结构
CN107251144A (zh) * 2015-02-23 2017-10-13 高通股份有限公司 用于采用p型场效应晶体管(pfet)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法
CN107251144B (zh) * 2015-02-23 2021-02-26 高通股份有限公司 用于采用p型场效应晶体管(pfet)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法
CN105070316A (zh) * 2015-08-27 2015-11-18 安徽大学 一种具有复制单元字线电压抬升技术的sram时序控制电路
CN105070316B (zh) * 2015-08-27 2018-02-06 安徽大学 一种具有复制单元字线电压抬升技术的sram时序控制电路
CN108735260A (zh) * 2017-04-18 2018-11-02 台湾积体电路制造股份有限公司 写入辅助电路
CN108735260B (zh) * 2017-04-18 2020-12-25 台湾积体电路制造股份有限公司 写入辅助电路

Also Published As

Publication number Publication date
EP2756500B1 (en) 2020-04-15
JP6030653B2 (ja) 2016-11-24
KR20140063813A (ko) 2014-05-27
EP2756500A1 (en) 2014-07-23
WO2013040061A1 (en) 2013-03-21
JP2014526765A (ja) 2014-10-06
CN111145805A (zh) 2020-05-12
US20130064006A1 (en) 2013-03-14
KR101678034B1 (ko) 2016-11-21
US8724373B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
CN103797538A (zh) 用于存储器单元上的选择性字线升压的设备
US10984855B2 (en) Methods and systems to selectively boost an operating voltage of, and controls to an 8T bit-cell array and/or other logic blocks
US10902893B2 (en) Negative bitline write assist circuit and method for operating the same
CN107093440B (zh) 用于降低动态功率和峰值电流的sram位线和写入辅助装置与方法及双输入电平移位器
CN101253569B (zh) 具有与逻辑电路电源电压不同的存储器分立电源电压的集成电路
US7961499B2 (en) Low leakage high performance static random access memory cell using dual-technology transistors
US8462541B2 (en) Circuits and methods for reducing minimum supply for register file cells
US20040105299A1 (en) Storage array such as a SRAM with reduced power requirements
CN101317232A (zh) 具有低功耗的自刷新半导体集成电路
US10699777B2 (en) Access device and associated storage device for performing rewrite operation based on trigger level
CN102842338B (zh) 存储装置与控制存储装置的方法
US10998010B2 (en) Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
CN108885890A (zh) 字线调节方案
US10878853B2 (en) Power supply control
US7499357B2 (en) Semiconductor memory device
US6396336B2 (en) Sleep mode VDD detune for power reduction
CN103426469A (zh) 滤波器
Sulaiman et al. Design of Sram Architecture with Low Power without Affecting Speed Using Finfet
JPH08501179A (ja) ランダムアクセスメモリーにおけるパストランジスタの一致活性化

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140514