CN112104044B

CN112104044B - 应用于快速充电接口中的片外高压隔离电路

Info

Publication number: CN112104044B
Application number: CN202011005068.0A
Authority: CN
Inventors: 李智; 赵建中; 周玉梅
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2020-09-22
Filing date: 2020-09-22
Publication date: 2021-12-24
Anticipated expiration: 2040-09-22
Also published as: CN112104044A

Abstract

本公开提供了一种应用于快速充电接口中的片外高压隔离电路包括：第一电压信号输出电路、第二电压信号输出电路、所述第二电压信号输出电路的关断电路、电荷吸收电路；其中，所述第一电压信号输出电路，包括：第一晶体管M1，第二电压信号输出电路，包括：第二晶体管M2、第三晶体管M3及电阻R1，第二电压信号输出电路的所述关断电路，包括：第四晶体管M4，电荷吸收电路，包括：第五晶体管M5，本发明能有效避免因充电线受损而短路导致的芯片内部核心电路器件的损坏。

Description

应用于快速充电接口中的片外高压隔离电路

技术领域

本公开涉及集成电路设计领域，尤其涉及一种应用于快速充电接口中的片外高压隔离电路。

背景技术

随着集成电路、通信、人工智能等信息技术的发展，智能终端如手机，平板电脑等在人们生产生活中扮演着越来越重要的角色。然而为智能终端提供动力的锂离子电池的容量在过去很长时间并没有明显提高，为了获得更长的使用时间，人们不得不增加电池体积以获得更长续航时间，这与设备小型化背道而驰，快速充电技术的产生与发展极大地缓解了这一矛盾，通过提高充电电压，增大充电电流，可以在短时间将电池充满，从而获得了更长比例的使用时间。伴随快速充电技术的发展，其相关安全问题更应得到重视。

然而现有技术中，快速充电装置的充电线内部仍存在一些安全缺陷问题，充电线内部包含信号线、电源线，是快速充电系统中容易损坏的部分，常因信号线、电源线短路或浸水等因素导致高压电源线与无法承受高压的信号线的短路而烧毁充电端或受电端，造成充电端或受电端的通信电路及相关元器件遭到损坏。

因此，在实现本公开构思的过程中，发明人发现，相关技术中至少存在如下问题：充电线受损而短路时，易造成快速充电接口芯片内部核心电路器件损坏，降低快速充电装置的使用寿命。

发明内容

有鉴于此，本公开提供了一种应用于快速充电接口中的片外高压隔离电路。

本公开的一个方面提供了一种应用于快速充电接口中的片外高压隔离电路，包括：第一电压信号输出电路、第二电压信号输出电路、第二电压信号输出电路的关断电路、电荷吸收电路。

根据本公开的实施例，第一电压信号输出电路，包括：第一晶体管M1，第一晶体管M1的栅极1与片内电源VDD连接，第一晶体管M1的漏极2与预设片内核心电路端口连接，第一晶体管M1的源极3与预设片外端口连接。

根据本公开的实施例，第二电压信号输出电路，包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，电阻R1的第一端与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，电阻R1的第二端接地端连接。

根据本公开的实施例，第二电压信号输出电路的关断电路，包括：第四晶体管M4，第四晶体管M4的栅极1与片内电源VDD连接，第四晶体管M4的源极3与第二晶体管M2的源极3、第三晶体管M3的源极3连接，第四晶体管M4的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接。

根据本公开的实施例，电荷吸收电路，包括：第五晶体管M5，第五晶体管M5的源极3与预设片内核心电路端口连接，第五晶体管M5的栅极1与片内电源VDD连接，第五晶体管M5的漏极2与接地端连接。

根据本公开的实施例，上述隔离电路，第一晶体管M1为N型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，上述隔离电路，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5为P型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，上述隔离电路，片内电源VDD的电压为Vdd，第一晶体管M1的导通阈值为Vthn，当预设片内核心电路端口电压Vint小于(Vdd-Vthn)时，第一电压信号输出电路中的第一晶体管M1可允许0～(Vdd-Vthn)范围内电压信号通过，并输出到预设片外端口。

根据本公开的实施例，上述隔离电路，当预设片外端口的电压Vext小于等于(Vdd-Vthn)时，第一晶体管M1处于导通状态，预设片内核心电路端口与预设片外端口接通。

当预设片外端口的电压Vext大于(Vdd-Vthn)时，第一电压信号输出电路中，第一晶体管M1会自动关断，预设片外端口的电压无法通过第一晶体管M1进入预设片内核心电路端口。

根据本公开的实施例，上述隔离电路，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的导通阈值均为Vthp，电阻R1将第二晶体管M2的栅极1、将第四晶体管M4的漏极2下拉接地，当第二电压信号输出电路中，预设片内核心电路端口电压Vint大于Vthp时，第二晶体管M2与第三晶体管M3处于导通状态，预设片内核心电路端口与预设片外端口接通。

根据本公开的实施例，上述隔离电路，第二电压信号输出电路的关断电路的预设片外端口的电压Vext大于(Vdd+Vthp)时，第四晶体管M4处于导通状态，第二晶体管M2与第三晶体管M3会自动关断，预设片内核心电路端口与预设片外端口导通状态被切断。

根据本公开的实施例，上述隔离电路，预设片外端口的部分电荷通过第一晶体管M1、第二晶体管M2、第三晶体管M3流入预设片内核心电路端口，当预设片内核心电路端口电压Vint大于(Vdd+Vthp)时，电荷吸收电路的第五晶体管M5处于导通状态，部分电荷流向接地端。

根据本公开的实施例，上述隔离电路，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的栅极、源极、漏极均能承受超过20V以上高压。

本公开的另一个方面提供了一种充电装置，充电装置的隔离电路包括：第一电压信号输出单元、第二电压信号输出单元、关断电路单元、电荷吸收单元。

其中，第一电压信号输出单元，包括：第一晶体管M1，第一晶体管M1的栅极1与片内电源VDD连接，第一晶体管M1的漏极2与预设片内核心电路端口连接，第一晶体管M1的源极3与预设片外端口连接。

第二电压信号输出单元，包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，电阻R1的第一端与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，电阻R1的第二端接地端连接。

关断电路单元，包括：第四晶体管M4，第四晶体管M4的栅极1与片内电源VDD连接，第四晶体管M4的源极3与第二晶体管M2的源极3、第三晶体管M3的源极3连接，第四晶体管M4的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接。

电荷吸收单元，包括：第五晶体管M5，第五晶体管M5的源极3与预设片内核心电路端口连接，第五晶体管M5的栅极1与片内电源VDD连接，第五晶体管M5的漏极2与接地端连接。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了本公开的一种应用于快速充电接口中的片外高压隔离电路的原理图；

图2示意性示出了本公开的一种应用于快速充电接口中的片外高压隔离电路的另一实施例的原理图；

图3示意性示出了根据本公开的实施例的一种充电装置的隔离电路的结构图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的电路模块”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的电路模块等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的电路模块”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的电路模块等)。

本公开的实施例提供了一种应用于快速充电接口中的片外高压隔离电路，包括：第一电压信号输出电路、第二电压信号输出电路、第二电压信号输出电路的关断电路、电荷吸收电路。

其中，第一电压信号输出电路，包括：第一晶体管M1，第一晶体管M1的栅极1与片内电源VDD连接，第一晶体管M1的漏极2与预设片内核心电路端口连接，第一晶体管M1的源极3与预设片外端口连接。

第二电压信号输出电路，包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，电阻R1的第一端与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，电阻R1的第二端接地端连接。

第二电压信号输出电路的关断电路，包括：第四晶体管M4，第四晶体管M4的栅极1与片内电源VDD连接，第四晶体管M4的源极3与第二晶体管M2的源极3、第三晶体管M3的源极3连接，第四晶体管M4的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接。

电荷吸收电路，包括：第五晶体管M5，第五晶体管M5的源极3与预设片内核心电路端口连接，第五晶体管M5的栅极1与片内电源VDD连接，第五晶体管M5的漏极2与接地端连接。

图1示意性示出了本公开的一种应用于快速充电接口中的片外高压隔离电路的原理图。

如图1所示，本发明提供的一种应用于快速充电接口中的片外高压隔离电路，包括：第一电压信号输出电路、第二电压信号输出电路、第二电压信号输出电路的关断电路、电荷吸收电路。

根据本公开的实施例，第一晶体管M1为N型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，片内电源VDD的电压为Vdd，第一晶体管M1的导通阈值为Vthn，当预设片内核心电路端口电压Vint小于(Vdd-Vthn)时，第一电压信号输出电路中的第一晶体管M1可允许0～(Vdd-Vthn)范围内电压信号通过，并输出到预设片外端口。

根据本公开的实施例，当预设片内核心电路端口电压Vint小于(Vdd-Vthn)时，第一电压信号输出电路通过第一晶体管M1可实现与预设片外端口正常通信，第一电压信号输出电路使本发明应用于快速充电接口中的片外高压隔离电路包含正常快速充电接口电路的功能。

根据本公开的实施例，结合N型金属-氧化物半导体器件的特性，当预设片外端口的电压Vext小于等于(Vdd-Vthn)时，第一晶体管M1处于导通状态，预设片内核心电路端口与预设片外端口接通；由于预设片外端口的电压Vext较低，不会造成片内元件损坏，且预设片内核心电路端口与预设片外端口通信可保持良好。

根据本公开的实施例，当预设片外端口的电压Vext大于(Vdd-Vthn)时，在第一电压信号输出电路中，第一电压信号输出电路输出的信号为低电压信号，第一晶体管M1会自动关断，预设片外端口的电压无法通过第一晶体管M1进入预设片内核心电路端口。该部分电路实现了低电压信号的输出及与预设片外端口通信的高电压的隔离。

根据本公开的实施例，第二电压信号输出电路包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，电阻R1的第一端与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，电阻R1的第二端接地端连接。

根据本公开的实施例，第二晶体管M2、第三晶体管M3为P型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的导通阈值均为Vthp，电阻R1将第二晶体管M2的栅极1、将第四晶体管M4的漏极2下拉接地，在第二电压信号输出电路中，第二电压信号输出电路输出的信号为高电压信号，由P型金属-氧化物半导体器件的特性可知，预设片内核心电路端口电压Vint大于Vthp时，第二晶体管M2与第三晶体管M3处于导通状态，预设片内核心电路端口与预设片外端口接通，实现了大于Vthp的预设片内核心电路端口电压Vint正常输出。

根据本公开的实施例，第四晶体管M4为P型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，由于电阻R1与第二晶体管M2的栅极、第三晶体管M3栅极均下拉接到地端，第二晶体管M2与第三晶体管M3保持导通，且第二晶体管M2与第三晶体管M3的源极电压均与Vext相等，当预设片内核心电路端口电压因某种原因升高时，第二晶体管M2与第三晶体管M3的源极电压也均升高。

结合P型金属-氧化物半导体器件的特性，当第二电压信号输出电路的关断电路的预设片外端口的电压Vext大于(Vdd+Vthp)时，第四晶体管M4处于导通状态，第二晶体管M2与第三晶体管M3会自动关断，预设片内核心电路端口与预设片外端口导通状态被切断。

根据本公开的实施例，当预设片内核心电路端口电压升高时，即第二电压信号输出电路的关断电路的预设片外端口的电压Vext大于(Vdd+Vthp)时，第四晶体管M4开始导通，其导通阻抗逐渐下降，第二晶体管M2与第三晶体管M3的栅极电压升高，当第四晶体管M4的导通阻抗远小于电阻R1的阻值时，可以认为第四晶体管M4的源极与漏极短路，此时第二晶体管M2与第三晶体管M3会自动关断，相应地，预设片内核心电路端口与预设片外端口的通路也被关断，实现了预设片外端口高压时对预设片内核心电路的保护作用。

根据本公开的实施例，第五晶体管M5为P型金属-氧化物半导体场效应晶体管。

根据本公开的实施例，预设片外端口的部分电荷通过第一晶体管M1、第二晶体管M2、第三晶体管M3流入预设片内核心电路端口，当预设片内核心电路端口电压Vint大于(Vdd+Vthp)时，电荷吸收电路的第五晶体管M5处于导通状态，部分电荷流向接地端。

根据本公开的实施例，当预设片外端口的电压V_ext升高速度快时，部分电荷会通过第一晶体管M1、第二晶体管M2、第三晶体管M3进入预设片内核心电路端口，随着电荷的流入和积累，预设片内核心电路端口电压Vint会不断提升，当Vint大于(Vdd+Vthp)时，电荷吸收电路的第五晶体管M5处于导通状态，部分电荷通过电荷吸收电路流向接地端，限制了预设片内核心电路端口电压Vint的大小始终不超过(Vdd+Vthp)的数值，电荷吸收电路进一步提升了预设片内核心电路的安全性能。

根据本公开的实施例，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的栅极、源极、漏极均能承受超过20V以上高压。

根据本公开的实施例，第一电压信号输出电路与第二电压信号输出电路设计结构简单，实现了高电压信号及低电压信号的输出，能够保证预设片内核心电路的信号输出到预设片外端口，同时能在预设片外端口电压升高时自动关断预设片内核心电路与预设片外端口之间的通路，实现预设片外端口高电压的隔离，确保预设片外端口电压高于(Vdd+Vthp)时，预设片内核心电路端口电压始终不高于(Vdd+Vthp)，有效避免预设片内核心电路不会被预设片外端口大功率高压击穿，从而有效保护预设片内核心电路，使其不易因外部高压造成数据线短路而损毁。

在本公开的实施例中，电阻R1需采用较大阻值，相对于第一晶体管M1或第二晶体管M2或第三晶体管M3或第四晶体管M4或第五晶体管M5，电阻R1的占用面积更大，为了减小本公开实施例的隔离电路的面积，本发明提出了一种应用于快速充电接口中的片外高压隔离电路的另一实施例，见图2。

根据本公开的另一实施例，图2示意性示出了本公开的一种应用于快速充电接口中的片外高压隔离电路的另一实施例的原理图。

根据本公开的另一实施例，如图2所示，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的构成与本公开的实施例的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5的结构相同。

根据本公开的另一实施例，第一电压信号输出电路，包括：第一晶体管M1，第一晶体管M1的栅极1与片内电源VDD连接，第一晶体管M1的漏极2与预设片内核心电路端口连接，第一晶体管M1的源极3与预设片外端口连接。

根据本公开的另一实施例，第二电压信号输出电路，包括：第二晶体管M2、第三晶体管M3、第六晶体管M6、第七晶体管M7及第八晶体管M8，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，第六晶体管M6的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，第六晶体管M6的源极3与接地端连接，第六晶体管M6的栅极1与第七晶体管M7的源极3、第八晶体管M8的漏极2、第八晶体管M8的栅极1连接，第七晶体管M7的栅极1与漏极2与片内电源VDD连接，第八晶体管M8的源极3与接地端连接。

根据本公开的另一实施例，第二电压信号输出电路的关断电路，包括：第四晶体管M4，第四晶体管M4的栅极1与片内电源VDD连接，第四晶体管M4的源极3与第二晶体管M2的源极3、第三晶体管M3的源极3连接，第四晶体管M4的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接。

根据本公开的另一实施例，电荷吸收电路，包括：第五晶体管M5，第五晶体管M5的源极3与预设片内核心电路端口连接，第五晶体管M5的栅极1与片内电源VDD连接，第五晶体管M5的漏极2与接地端连接。

根据本公开的另一实施例，第七晶体管M7、第八晶体管M8构成分压电路，分压值近似为VDD/2，该电压可以使第六晶体管M6偏置在线性区，即第六晶体管M6可为本公开的另一实施例提供一个线性电阻，通过合理设置第六晶体管M6内部MOS管的导电沟道的宽，可获得与本公开实施例中电阻R1相当的阻值，通过第六晶体管M6、第七晶体管M7、第八晶体管M8可构成等效电路，该电路相当于一个可调节的电阻，由第六晶体管M6、第七晶体管M7、第八晶体管M8构造的等效电路可大大减小隔离电路的面积，提升了工艺要求，满足了设备小型化的需求。

本公开的另一个方面提供了一种隔离电路300的充电装置，隔离电路300包括：第一电压信号输出单元301、第二电压信号输出单元302、关断电路单元303、电荷吸收单元304。

其中，第一电压信号输出单元301，用来实现了低电压信号的输出及与预设片外端口通信的高电压的隔离。第一电压信号输出单元包括：第一晶体管M1，第一晶体管M1的栅极1与片内电源VDD连接，第一晶体管M1的漏极2与预设片内核心电路端口连接，第一晶体管M1的源极3与预设片外端口连接。

第二电压信号输出单元302，用来实现预设片内核心电路端口电压Vint正常输出。第二电压信号输出单元包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，第二晶体管M2的漏极2与第一晶体管M1的漏极2连接，第二晶体管M2的源极3与第三晶体管M3的源极3连接，第三晶体管M3的漏极2与预设片外端口连接，电阻R1的第一端与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接，电阻R1的第二端接地端连接。

关断电路单元303，用来防护预设片外端口电压增加时，提升对预设片内核心电路的保护作用。关断电路单元包括：第四晶体管M4，第四晶体管M4的栅极1与片内电源VDD连接，第四晶体管M4的源极3与第二晶体管M2的源极3、第三晶体管M3的源极3连接，第四晶体管M4的漏极2与第二晶体管M2的栅极1、第三晶体管M3的栅极1连接。

电荷吸收单元304，用来进一步提升预设片内核心电路的安全性能。电荷吸收单元包括：第五晶体管M5，第五晶体管M5的源极3与预设片内核心电路端口连接，第五晶体管M5的栅极1与片内电源VDD连接，第五晶体管M5的漏极2与接地端连接。

本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.一种应用于快速充电接口中的片外高压隔离电路，其特征在于，包括：第一电压信号输出电路、第二电压信号输出电路、所述第二电压信号输出电路的关断电路、电荷吸收电路；

其中，所述第一电压信号输出电路，包括：第一晶体管M1，所述第一晶体管M1的栅极1与片内电源VDD连接，所述第一晶体管M1的漏极2与预设片内核心电路端口连接，所述第一晶体管M1的源极3与预设片外端口连接；

所述第二电压信号输出电路，包括：第二晶体管M2、第三晶体管M3及电阻R1，其中，所述第二晶体管M2的漏极2与所述第一晶体管M1的所述漏极2连接，所述第二晶体管M2的源极3与所述第三晶体管M3的源极3连接，所述第三晶体管M3的漏极2与所述预设片外端口连接，所述电阻R1的第一端与所述第二晶体管M2的栅极1、所述第三晶体管M3的栅极1连接，所述电阻R1的第二端与接地端连接；

所述第二电压信号输出电路的所述关断电路，包括：第四晶体管M4，所述第四晶体管M4的栅极1与所述片内电源VDD连接，所述第四晶体管M4的源极3与所述第二晶体管M2的所述源极3、所述第三晶体管M3的所述源极3连接，所述第四晶体管M4的漏极2与所述第二晶体管M2的所述栅极1、所述第三晶体管M3的所述栅极1连接；

所述电荷吸收电路，包括：第五晶体管M5，所述第五晶体管M5的源极3与所述预设片内核心电路端口连接，所述第五晶体管M5的栅极1与所述片内电源VDD连接，所述第五晶体管M5的漏极2与所述接地端连接。

2.根据权利要求1所述的隔离电路，其特征在于，所述第一晶体管M1为N型金属-氧化物半导体场效应晶体管。

3.根据权利要求1所述的隔离电路，其特征在于，所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4、所述第五晶体管M5为P型金属-氧化物半导体场效应晶体管。

4.根据权利要求1所述的隔离电路，其特征在于，所述片内电源VDD的电压为Vdd，所述第一晶体管M1的导通阈值为Vthn，当所述预设片内核心电路端口电压Vint小于(Vdd-Vthn)时，所述第一电压信号输出电路中的所述第一晶体管M1可允许0～(Vdd-Vthn)范围内电压信号通过，并输出到所述预设片外端口。

5.根据权利要求4所述的隔离电路，其特征在于，当所述预设片外端口的电压Vext小于等于(Vdd-Vthn)时，所述第一晶体管M1处于导通状态，所述预设片内核心电路端口与所述预设片外端口接通；

当所述预设片外端口的电压Vext大于(Vdd-Vthn)时，所述第一电压信号输出电路中，所述第一晶体管M1会自动关断，所述预设片外端口的电压无法通过所述第一晶体管M1进入所述预设片内核心电路端口。

6.根据权利要求5所述的隔离电路，其特征在于，所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4、所述第五晶体管M5的导通阈值均为Vthp，所述电阻R1将所述第二晶体管M2的栅极1、所述第四晶体管M4的漏极2下拉接地，在所述第二电压信号输出电路中，当所述预设片内核心电路端口电压Vint大于所述Vthp时，所述第二晶体管M2与所述第三晶体管M3处于导通状态，所述预设片内核心电路端口与所述预设片外端口接通。

7.根据权利要求6所述的隔离电路，其特征在于，所述第二电压信号输出电路的所述关断电路的所述预设片外端口的电压Vext大于(Vdd+Vthp)时，所述第四晶体管M4处于导通状态，所述第二晶体管M2与所述第三晶体管M3会自动关断，所述预设片内核心电路端口与所述预设片外端口导通状态被切断。

8.根据权利要求7所述的隔离电路，其特征在于，所述预设片外端口的部分电荷通过所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3流入所述预设片内核心电路端口，当所述预设片内核心电路端口电压Vint大于(Vdd+Vthp)时，所述电荷吸收电路的所述第五晶体管M5处于导通状态，所述部分电荷流向所述接地端。

9.根据权利要求1所述的隔离电路，其特征在于，所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4、所述第五晶体管M5的栅极、源极、漏极均能承受超过20V以上高压。

10.一种充电装置，其特征在于，包括：如权利要求1至9任一项所述的隔离电路。