锂电池驱动保护电路、保护控制电路以及保护装置
技术领域
本发明实施例涉及驱动保护技术领域,尤其涉及一种锂电池驱动保护电路、保护控制电路以及保护装置。
背景技术
随着科技的进步,锂电池作为供电装置的手机、电子烟、移动电源、TWS(真无线立体音)耳机、智能手环手表等电子产品得到了普及。
现有技术通常采用锂电池保护芯片控制充放电MOS管来实现对锂电池的充电或放电,而目前的锂电池保护芯片在控制充放电MOS管导通或关断时会出现电压尖峰,特别是在充电器热插拔或者负载短路刮擦时,会快速多次导通或关断充放电控制MOS管,由于充放电控制MOS管导通或关断时的尖峰电压,会影响保护芯片的寿命和可靠性,严重时还会损坏芯片。
发明内容
本发明实施例提供一种锂电池驱动保护电路、保护控制电路以及保护装置,以降低充放电晶体管在导通或关断时的电压尖峰。
第一方面,本发明实施例提供了锂电池驱动保护电路,包括栅极驱动电路、第一晶体管和状态切换电路;所述状态切换电路的第一端与锂电池的正极电连接,所述状态切换电路的第二端与所述第一晶体管的第一极电连接,所述第一晶体管的第二极与所述锂电池的负极电连接,所述栅极驱动电路的输入端接入第一栅极控制信号,所述栅极驱动电路用于根据所述第一栅极控制信号输出第二栅极控制信号至所述第一晶体管的栅极;
所述栅极驱动电路包括第一输出电路、缓冲电路、第二输出电路、第三输出电路和逻辑电路;所述第一输出电路的第一输入端接入第一电源电压,所述第一输出电路的第二输入端接入所述第一栅极控制信号,所述第一输出电路的输出端与所述缓冲电路的第一端电连接,所述缓冲电路的第二端与所述第一晶体管的栅极电连接,所述第一输出电路用于根据所述第一栅极控制信号输出第一控制信号;
所述第二输出电路的第一输入端与所述逻辑电路的输出端电连接,所述第二输出电路的第二输入端与所述缓冲电路的第一端电连接,所述第二输出电路的第三输入端接入所述第一电源电压,所述第二输出电路的输出端与所述缓冲电路的第二端电连接,所述逻辑电路的输入端与所述第一晶体管的栅极电连接,所述第二输出电路用于根据所述第一控制信号和所述逻辑电路输出的第二控制信号导通所述第一晶体管;
所述第三输出电路的第一输入端与所述逻辑电路的输出端电连接,所述第三输出电路的第二输入端与所述缓冲电路的第一端电连接,所述第三输出电路的输出端与所述缓冲电路的第二端电连接,所述第三输出电路用于根据所述第一控制信号和所述第二控制信号关断所述第一晶体管。
可选地,所述第一晶体管的导通过程包括第一导通阶段和第二导通阶段;
所述第二栅极控制信号的上升沿在所述第一导通阶段的上升速率小于在所述第二导通阶段的上升速率。
可选地,所述第一晶体管的关断过程包括第一关断阶段和第二关断阶段;
所述第二栅极控制信号的下降沿在所述第一关断阶段的下降速率小于在所述第二关断阶段的下降速率。
可选地,所述缓冲电路包括第一电阻,所述第一输出电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管;
所述第二晶体管的栅极和所述第三晶体管的栅极均接入所述第一栅极控制信号,所述第二晶体管的第一极接入所述第一电源电压,所述第二晶体管的第二极与所述第三晶体管的第一极电连接,所述第三晶体管的第二极接入第二电源电压,所述第四晶体管的栅极和所述第五晶体管的栅极均与所述第二晶体管的第二极电连接,所述第四晶体管的第一极接入所述第一电源电压,所述第四晶体管的第二极与所述第五晶体管的第一极电连接,所述第五晶体管的第二极与所述第三晶体管的第二极电连接;
所述第一电阻的第一端与所述第四晶体管的第二极电连接,所述第一电阻的第二端与所述第一晶体管的栅极电连接。
可选地,所述第二输出电路包括与非门和第六晶体管;
所述与非门的第一输入端与所述逻辑电路的输出端电连接,所述与非门的第二输入端与所述缓冲电路的第一端电连接,所述与非门的输出端与所述第六晶体管的栅极电连接,所述第六晶体管的第一极接入所述第一电源电压,所述第六晶体管的第二极与所述缓冲电路的第二端电连接。
可选地,所述第三输出电路包括或非门和第七晶体管;
所述或非门的第一输入端与所述逻辑电路的输出端电连接,所述或非门的第二输入端与所述缓冲电路的第一端电连接,所述或非门的输出端与所述第七晶体管的栅极电连接,所述第七晶体管的第一极与所述缓冲电路的第二端电连接,所述第七晶体管的第二极接入第二电源电压。
可选地,所述逻辑电路包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管;
所述第八晶体管的栅极、所述第九晶体管的栅极、所述第十晶体管的栅极和所述第十一晶体管的栅极均接入所述第二栅极控制信号,所述第八晶体管的第一极接入所述第一电源电压,所述第八晶体管的第二极与所述第九晶体管的第一极电连接,所述第九晶体管的第二极与所述第十晶体管的第一极电连接,所述第十晶体管的第二极与所述第十一晶体管的第一极电连接,所述第十一晶体管的第二极接入第二电源电压;
所述第十二晶体管的第一极接入所述第一电源电压,所述第十二晶体管的第二极与所述第八晶体管的第二极电连接,所述第十二晶体管的栅极与所述第十三晶体管的第二极电连接,所述第十三晶体管的第一极与所述第十二晶体管的第一极电连接,所述第十三晶体管的栅极与所述第九晶体管的第二极电连接,所述第十三晶体管的第二极与所述逻辑电路的输出端电连接;
所述第十四晶体管的第一极与所述第十晶体管的第二极电连接,所述第十四晶体管的第二极与所述第十一晶体管的第二极电连接,所述第十四晶体管的栅极与所述第十五晶体管的第一极电连接,所述第十五晶体管的第二极与所述第十四晶体管的第二极电连接,所述第十五晶体管的栅极与所述第十晶体管的第一极电连接。
第二方面,本发明实施例还提供了一种锂电池保护控制电路,该锂电池保护控制电路包括第一方面所述的锂电池驱动保护电路。所述锂电池保护控制电路还包括充放电保护电路、第一开关和下拉电阻;
所述充放电保护电路的第一输入端接入所述第一电源电压,所述充放电保护电路的第二输入端与所述第一晶体管的第一极电连接,所述充放电保护电路的第一输出端与所述第一开关的受控端电连接;
所述下拉电阻的第一端与所述第一晶体管的第一极电连接,所述下拉电阻的第二端与所述第一开关的第一端电连接,所述第一开关的第二端与所述第一晶体管的第二极电连接。
可选地,所述锂电池保护控制电路还包括栅极衬底控制电路;
所述栅极衬底控制电路的输入端与所述充放电保护电路的第二输出端电连接,所述栅极衬底控制电路的第一输出端与所述第一晶体管的衬底电连接,所述栅极衬底控制电路的第二输出端与所述栅极驱动电路的输入端电连接。
第三方面,本发明实施例还提供一种锂电池保护装置,包括第二方面所述的锂电池保护控制电路。
本发明实施例提供的锂电池驱动保护电路包括第一输出电路、缓冲电路、第二输出电路、第三输出电路和逻辑电路,第一输出电路的第一输入端接入第一电源电压,第一输出电路的第二输入端接入第一栅极控制信号,第一输出电路的输出端与缓冲电路的第一端电连接,缓冲电路的第二端与第一晶体管的栅极电连接,第一输出电路用于根据第一栅极控制信号输出第一控制信号;第二输出电路的第一输入端与逻辑电路的输出端电连接,第二输出电路的第二输入端与缓冲电路的第一端电连接,第二输出电路的第三输入端接入第一电源电压,第二输出电路的输出端与缓冲电路的第二端电连接,逻辑电路的输入端与第一晶体管的栅极电连接,第二输出电路用于根据第一控制信号和逻辑电路输出的第二控制信号导通第一晶体管;第三输出电路的第一输入端与逻辑电路的输出端电连接,第三输出电路的第二输入端与缓冲电路的第一端电连接,第三输出电路的输出端与缓冲电路的第二端电连接,第三输出电路用于根据第一控制信号和第二控制信号关断第一晶体管。本发明实施例提供的技术方案在第一晶体管导通过程中,通过第一输出电路和缓冲电路向第一晶体管的栅极缓慢充电,以减小第一晶体管导通时的电压尖峰。当第一晶体管的栅极电压升高至预设电压时,通过逻辑电路导通第二输出电路,通过缓冲电路和第二输出电路同时为第一晶体管的栅极充电,快速将第一晶体管的栅极电压拉高至第一电源电压,以增强栅极驱动电路在导通第一晶体管时的抗干扰性。在第一晶体管关断过程中,第一晶体管栅极电压通过第一输出电路和缓冲电路缓慢放电,以减小放电过程中出现的电压尖峰,当第一晶体管的栅极电压下降至使得逻辑电路输出的第二控制信号VSK2为低电平时,第三输出电路导通,第一晶体管的栅极电压通过缓冲电路和第三输出电路同时放电,使得第一晶体管的栅极电压快速下降至低电平(如0V),以增强栅极驱动电路在关断第一晶体管时的抗干扰性。相对于现有技术,本发明实施例提供的技术方案能够降低第一晶体管在导通或关断时的电压尖峰,同时使得栅极驱动电路具有较强的抗干扰性能,有利于保持第二栅极控制信号的稳定性。
附图说明
图1为本发明实施例提供的一种锂电池驱动保护电路的结构示意图;
图2为本发明实施例提供的另一种锂电池驱动保护电路的结构示意图;
图3为本发明实施例提供的一种逻辑电路的结构示意图;
图4为本发明实施例提供的另一种锂电池驱动保护电路的结构示意图;
图5为本发明实施例提供的一种锂电池驱动保护电路的时序图;
图6为本发明实施例提供的一种锂电池保护控制电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种锂电池驱动保护电路的结构示意图,参考图1,本发明实施例提供的锂电池驱动保护电路包括栅极驱动电路10、第一晶体管M1和状态切换电路20;状态切换电路20的第一端A1与锂电池的正极电连接,状态切换电路20的第二端A2与第一晶体管M1的第一极电连接,第一晶体管M1的第二极与锂电池的负极电连接,栅极驱动电路10的输入端接入第一栅极控制信号VGATE1,栅极驱动电路10用于根据第一栅极控制信号VGATE1输出第二栅极控制信号VGATE2至第一晶体管M1的栅极;
栅极驱动电路10包括第一输出电路101、缓冲电路102、第二输出电路103、第三输出电路104和逻辑电路105;第一输出电路101的第一输入端B1接入第一电源电压V1,第一输出电路101的第二输入端B2接入第一栅极控制信号VGATE1,第一输出电路101的输出端B3与缓冲电路102的第一端D1电连接,缓冲电路102的第二端D2与第一晶体管M1的栅极电连接,第一输出电路101用于根据第一栅极控制信号VGATE1输出第一控制信号VSK1;
第二输出电路103的第一输入端E1与逻辑电路105的输出端G2电连接,第二输出电路103的第二输入端E2与缓冲电路102的第一端D1电连接,第二输出电路103的第三输入端E3接入第一电源电压V1,第二输出电路103的输出端E4与缓冲电路102的第二端D2电连接,逻辑电路105的输入端G1与第一晶体管M1的栅极电连接,第二输出电路103用于根据第一控制信号VSK1和逻辑电路105输出的第二控制信号VSK2导通第一晶体管;
第三输出电路104的第一输入端F1与逻辑电路105的输出端G2电连接,第三输出电路104的第二输入端F2与缓冲电路102的第一端D1电连接,第三输出电路104的输出端F3与缓冲电路102的第二端D2电连接,第三输出电路104用于根据第一控制信号VSK1和第二控制信号VSK2关断第一晶体管。
具体地,状态切换电路20可以包括充电器和负载,通过状态切换电路20可以使得锂电池处于放电状态或充电状态,第一晶体管M1为充放电控制MOS管,栅极驱动电路10与第一晶体管M1的栅极电连接,栅极驱动电路10的输入端输入第一栅极控制信号VGATE1,栅极驱动电路10能够根据第一栅极控制信号VGATE1生成第二栅极控制信号VGATE2,以导通或关断第一晶体管M1,通过导通或关断第一晶体管M1可以控制锂电池的充放电回路的通断。然而现有技术中,在控制第一晶体管M1导通或关断的瞬间,第一晶体管M1的第一极与第二极之间的电压波形会出现电压尖峰,尤其是在充电器热插拔或者负载短路刮擦时,在一较短时间段内会快速多次导通或关断第一晶体管M1,在此情况下,第一晶体管M1的电压尖峰容易损坏第一晶体管M1。
本发明实施例提供的栅极驱动电路10包括第一输出电路101、缓冲电路102、第二输出电路103、第三输出电路104和逻辑电路105,通过各电路之间的配合能够降低第一晶体管M1导通或关断时的电压尖峰。第一输出电路101的第二输入端B2输入第一栅极控制信号VGATE1,第一输入端B1输入第一电源电压V1,其中第一电源电压V1可以为锂电池正极输出的电压,第一栅极控制信号VGATE1可以由控制电路或控制芯片生成。第一输出电路101根据第一栅极控制信号VGATE1生成第一控制信号VSK1,以对第一晶体管M1的导通或关断进行预处理。例如,第一栅极控制信号VGATE1由低电平变成高电平时,第一输出电路101根据接收到的高电平信号输出高电平的第一控制信号VSK1,高电平的第一控制信号VSK1经缓冲电路102后输出第二栅极控制信号VGATE2,由于缓冲电路102的存在,第二栅极控制信号VGATE2的电压缓慢上升至第一电源电压V1(第一电源电压V1远大于第一晶体管M1的阈值电压),使得第一晶体管M1的栅极电压缓慢升高,从而能够降低第一晶体管M1在导通时刻的电压尖峰。当第一栅极控制信号VGATE1由高电平变成低电平时,第一输出电路101根据接收到的低电平信号输出低电平的第一控制信号VSK1,低电平的第一控制信号VSK1经缓冲电路102后输出第二栅极控制信号VGATE2,由于缓冲电路102的存在,第二栅极控制信号VGATE2的电压缓慢下降至低电平(此低电平可以为0V),从而能够降低第一晶体管M1在关断时刻的电压尖峰。
第一晶体管M1导通过程也即是对第一晶体管M1的栅极进行充电的过程,第一晶体管M1的关断过程也即是对第一晶体管M1的栅极进行放电的过程。逻辑电路105根据第二栅极控制信号VGATE2生成第二控制信号VSK2,第二控制信号VSK2结合第一控制信号VSK1,能够增加一条充电或放电回路,以实现对第一晶体管M1进行快速充电或放电。示例性地,当第一栅极控制信号VGATE1为高电平时,第二栅极控制信号VGATE2的电压值在缓冲电路102的作用下缓慢上升,在第二栅极控制信号VGATE2缓慢升高过程中,逻辑电路105输出低电平的第二控制信号VSK2,第二输出电路103和第三输出电路104结合高电平的第一栅极控制信号VGATE1和低电平的第二控制信号VSK2均不导通,因此,只有第一输出电路101和缓冲电路102这一条通路为第一晶体管M1的栅极充电,使得第一晶体管M1的栅极电压缓慢升高,以减小电压尖峰。当第一晶体管M1的栅极电压升高至预设电压时(即第二栅极控制信号VGATE2的电压升高至预设电压时),逻辑电路105输出高电平的第二控制信号VSK2,在高电平的第一栅极控制信号VGATE1和高电平的第二控制信号VSK2作用下,第二输出电路103导通,第三输出电路104仍然不导通,此时,通过第一输出电路101和缓冲电路102这一条通路,以及另一条通路第一输出电路101和第二输出电路103同时向第一晶体管M1的栅极充电,能够将第一晶体管M1栅极电压快速拉升至第一电源电压V1,以增强栅极驱动电路10的抗干扰能力。第一晶体管M1关断过程是第三输出电路104导通,与第一晶体管M1导通过程相反,其具体工作原理在此不再赘述。
本发明实施例提供的技术方案在第一晶体管导通过程中,通过第一输出电路和缓冲电路向第一晶体管的栅极缓慢充电,以减小第一晶体管导通时的电压尖峰。当第一晶体管的栅极电压升高至预设电压时,通过逻辑电路导通第二输出电路,通过缓冲电路和第二输出电路同时为第一晶体管的栅极充电,快速将第一晶体管的栅极电压拉高至第一电源电压,以增强栅极驱动电路在导通第一晶体管时的抗干扰性。在第一晶体管关断过程中,第一晶体管栅极电压通过第一输出电路和缓冲电路缓慢放电,以减小放电过程中出现的电压尖峰,当第一晶体管的栅极电压下降至使得逻辑电路输出的第二控制信号VSK2为低电平时,第三输出电路导通,第一晶体管的栅极电压通过缓冲电路和第三输出电路同时放电,使得第一晶体管的栅极电压快速下降至低电平(如0V),以增强栅极驱动电路在关断第一晶体管时的抗干扰性。相对于现有技术,本发明实施例提供的技术方案能够降低第一晶体管在导通或关断时的电压尖峰,同时使得栅极驱动电路具有较强的抗干扰性能,有利于保持第二栅极控制信号的稳定性。
作为本发明实施例的一种可选实施方式,本发明实施例提供了一种栅极驱动电路的具体结构。图2为本发明实施例提供的另一种锂电池驱动保护电路的结构示意图,在上述技术方案的基础上,参考图2,本发明实施例提供的缓冲电路102包括第一电阻R1,第一输出电路101包括第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5;第二晶体管M2的栅极和第三晶体管M3的栅极均接入第一栅极控制信号VGATE1,第二晶体管M2的第一极接入第一电源电压V1,第二晶体管M2的第二极与第三晶体管M3的第一极电连接,第三晶体管M3的第二极接入第二电源电压V2,第四晶体管M4的栅极和第五晶体管M5的栅极均与第二晶体管M2的第二极电连接,第四晶体管M4的第一极接入第一电源电压V1,第四晶体管M4的第二极与第五晶体管M5的第一极电连接,第五晶体管M5的第二极与第三晶体管M3的第二极电连接;第一电阻R1的第一端与第四晶体管M4的第二极电连接,第一电阻R1的第二端与第一晶体管M1的栅极电连接。
具体地,第一电源电压V1为锂电池正极输出的电压,第二电源电压V2可以为0V。第二晶体管M2和第三晶体管M3串联连接,第四晶体管M4和第五晶体管M5串联连接,其中,第二晶体管M2和第四晶体管M4为P沟道晶体管,第三晶体管M3和第五晶体管M5为N沟道晶体管。当第一栅极控制信号VGATE1为高电平时,第三晶体管M3导通,第二晶体管M2关断,由于第三晶体管M3的第二极接入第二电源电压V2,因此,第三晶体管M3的第一极处的电压为第二电源电压(忽略第三晶体管M3的导通电阻,后续不再描述),则第四晶体管M4导通,第五晶体管M5关断,在第一电源电压V1的作用下,第四晶体管M4的第二极输出的第一控制信号VSK1的电压值等于第一电源电压,但是由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电压值缓慢升高,进而能够降低第一晶体管M1导通时的电压尖峰。当第一栅极控制信号VGATE1为低电平时,第二晶体管M2导通、第三晶体管M3关断,在第一电源电压V1的作用下,第二晶体管M2的第二极的电压为高电平(第一电源电压V1),因此,第五晶体管M5导通,第四晶体管M4关断,在第二电源电压V2的作用下将第五晶体管M5的第一极的电位拉低,由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电压缓慢降低,即第一晶体管M1的栅极电压通过第一电阻R1和第五晶体管M5缓慢放电,进而能够降低第一晶体管M1关断时的电压尖峰。
继续参考图2,第二输出电路103包括与非门I1和第六晶体管M6;与非门I1的第一输入端与逻辑电路105的输出端G2电连接,与非门I1的第二输入端与缓冲电路102的第一端D1电连接,与非门I1的输出端与第六晶体管M6的栅极电连接,第六晶体管M6的第一极接入第一电源电压V1,第六晶体管M6的第二极与缓冲电路102的第二端D2电连接。第三输出电路104包括或非门I2和第七晶体管M7;或非门I2的第一输入端与逻辑电路105的输出端G2电连接,或非门I2的第二输入端与缓冲电路102的第一端D1电连接,或非门I2的输出端与第七晶体管M7的栅极电连接,第七晶体管M7的第一极与缓冲电路102的第二端D2电连接,第七晶体管M7的第二极接入第二电源电压V2。
具体地,与非门I1的第一输入端接入第二控制信号VSK2,与非门I1的第二输入端接入第一控制信号VSK1;或非门I2的第一输入端接入第二控制信号VSK2,或非门I2的第二输入端接入第一控制信号VSK1。当第一栅极控制信号VGATE1为高电平时,第三晶体管M3导通,第二晶体管M2关断,第四晶体管M4导通,第五晶体管M5关断,在第一电源电压V1的作用下,第四晶体管M4的第二极输出的第一控制信号VSK1为高电平,由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电位缓慢升高,逻辑电路105输出的第二控制信号VSK2为低电平,因此,与非门I1输出高电平信号,第六晶体管M6关断;或非门I2输出低电平信号,第七晶体管M7关断。第一栅极控制信号VGATE1仅通过第四晶体管M4和第一电阻R1向第一晶体管M1的栅极充电,第一晶体管M1的栅极电压缓慢升高,第一晶体管M1逐渐导通。当第一晶体管M1的栅极电压达到预设值时,也即第二栅极控制信号VGATE2的电压达到预设值时,逻辑电路105输出的第二控制信号VSK2变为高电平,与非门I1输出低电平信号,第六晶体管M6导通,将第二栅极控制信号VGATE2的电位快速拉升至第一电源电压V1,以保证第二栅极控制信号VGATE2不会发生波动,有利于提高第二栅极控制信号VGATE2的稳定性。而此时或非门I2输出低电平信号,第七晶体管M7关断,不会拉低第二栅极控制信号VGATE2,进一步提高第二栅极控制信号VGATE2的稳定性。
当第一栅极控制信号VGATE1为低电平时,第三晶体管M3关断,第二晶体管M2导通,第四晶体管M4关断,第五晶体管M5导通,在第二电源电压V2的作用下,第五晶体管M5的第一极处的电位为低电平,即第一控制信号VSK1为低电平,由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电位缓慢降低,逻辑电路105输出的第二控制信号VSK2为高电平,因此,与非门I1输出高电平信号,第六晶体管M6关断;或非门I2输出低电平信号,第七晶体管M7关断。第一晶体管M1的栅极电压仅通过第五晶体管M5和第一电阻R1放电,第一晶体管M1的栅极电压缓慢降低,第一晶体管M1逐渐关断。当第一晶体管M1的栅极电压降低至能够使得逻辑电路105输出的第二控制信号VSK2为低电平时,或非门I2输出高电平信号,第七晶体管M7导通,将第二栅极控制信号VGATE2的电位快速降低至第二电源电压V2,以保证第二栅极控制信号VGATE2不会发生波动,有利于提高第二栅极控制信号VGATE2的稳定性。而此时与非门I1输出高电平信号,第六晶体管M6关断,不会拉高第二栅极控制信号VGATE2,进一步提高第二栅极控制信号VGATE2的稳定性。
可选地,图3为本发明实施例提供的一种逻辑电路的结构示意图,参考图3,在上述各技术方案的基础上,逻辑电路105包括第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14和第十五晶体管M15;第八晶体管M8的栅极、第九晶体管M9的栅极、第十晶体管M10的栅极和第十一晶体管M11的栅极均接入第二栅极控制信号VGATE2,第八晶体管M8的第一极接入第一电源电压V1,第八晶体管M8的第二极与第九晶体管M9的第一极电连接,第九晶体管M9的第二极与第十晶体管M10的第一极电连接,第十晶体管M10的第二极与第十一晶体管M11的第一极电连接,第十一晶体管M11的第二极接入第二电源电压V2;第十二晶体管M12的第一极接入第一电源电压V1,第十二晶体管M12的第二极与第八晶体管M8的第二极电连接,第十二晶体管M12的栅极与第十三晶体管M13的第二极电连接,第十三晶体管M13的第一极与第十二晶体管M12的第一极电连接,第十三晶体管M13的栅极与第九晶体管M9的第二极电连接,第十三晶体管M13的第二极与逻辑电路105的输出端D2电连接;第十四晶体管M14的第一极与第十晶体管M10的第二极电连接,第十四晶体管M14的第二极与第十一晶体管M11的第二极电连接,第十四晶体管M14的栅极与第十五晶体管M15的第一极电连接,第十五晶体管M15的第二极与第十四晶体管M14的第二极电连接,第十五晶体管M15的栅极与第十晶体管M10的第一极电连接。
具体地,第八晶体管M8、第九晶体管M9、第十二晶体管M12和第十三晶体管M13的沟道类型均为P沟道,第十晶体管M10、第十一晶体管M11、第十四晶体管M14和第十五晶体管M15的沟道类型均为N沟道。当第一栅极控制信号VGATE1为高电平时,第二栅极控制信号VGATE2的电位缓慢升高(第二栅极控制信号VGATE2的电位小于第十晶体管M10和第十一晶体管M11的阈值电压,忽略各晶体管之间的差异),在此过程中,第八晶体管M8和第九晶体管M9导通,第九晶体管M9的第二极输出高电平(第一电源电压V1),第十五晶体管M15导通,第十五晶体管M15的第一极的电位为低电平(第二电源电压V2),即逻辑电路105输出的第二控制信号VSK2为低电平。当第二栅极控制信号VGATE2的电位升高至预设值时,该预设值大于第十晶体管M10和第十一晶体管M11的阈值电压,且大于第一电源电压V1与第八晶体管M8的阈值电压之差,第八晶体管M8和第九晶体管M9关断,第十晶体管M10和第十一晶体管M11导通,第十晶体管M10的第一极的电位为低电平(第二电源电压V2),因此,第十三晶体管M13导通,第十三晶体管M13的第二极电位为高电平(第一电源电压V1),即逻辑电路105输出的第二控制信号VSK2为高电平。当第一栅极控制信号VGATE1为低电平时,第二栅极控制信号VGATE2的电位从第一电源电压V1缓慢下降,在此过程中,第八晶体管M8和第九晶体管M9关断,第十晶体管M10和第十一晶体管M11导通,在第二电源电压V2的作用下,第十晶体管M10的第一极的电位为低电平,第十三晶体管M13导通,第十三晶体管M13的第二极电位为高电平,即逻辑电路105输出的第二控制信号VSK2为高电平。当第二栅极控制信号VGATE2的电位下降至预设值时,该预设值小于第八晶体管M8阈值电压与第一电源电压V1的差值,第八晶体管M8和第九晶体管M9导通,第十晶体管M10和第十一晶体管M11关断,第九晶体管M9的第二极的电位为高电平,第十五晶体管M15导通,第十五晶体管M15的第一极电位为低电平,即逻辑电路105输出的第二控制信号VSK2为低电平。本发明实施例通过逻辑电路105控制第二输出电路103或第三输出电路104的导通或关断,进而为第一晶体管M1的导通或关断提供通路,使得第一晶体管M1的栅极电压快速升高至第一电源电压V1或下降至第二电源电压V2,有利于提高第二栅极控制信号VGATE2的抗干扰性。
在实际电路中,第一晶体管M1的栅极与第二极之间存在寄生电容C1,对第一晶体管M1的栅极进行充电也即对寄生电容C1进行充电,第一晶体管M1的栅极放电也即寄生电容C1放电。图4为本发明实施例提供的另一种锂电池驱动保护电路的结构示意图,图5为本发明实施例提供的一种锂电池驱动保护电路的时序图,在上述技术方案的基础上,结合图5,以图4所示锂电池驱动保护电路结构进行原理说明。
锂电池驱动保护电路的工作过程至少包括第一导通阶段t1、第二导通阶段t2、第一关断阶段t3和第二关断阶段t4,其中,第二栅极控制信号的上升沿在第一导通阶段的上升速率小于在第二导通阶段的上升速率;第二栅极控制信号的下降沿在第一关断阶段的下降速率小于在第二关断阶段的下降速率。
第一导通阶段t1,第一栅极控制信号VGATE1由低电平跳变为高电平,第三晶体管M3导通,第二晶体管M2关断,第四晶体管M4导通,第五晶体管M5关断,在第一电源电压V1的作用下,第四晶体管M4的第二极输出的第一控制信号VSK1为高电平,由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电位缓慢升高,逻辑电路105输出的第二控制信号VSK2为低电平,因此,与非门I1输出高电平信号,第六晶体管M6关断;或非门I2输出低电平信号,第七晶体管M7关断。第一栅极控制信号VGATE1仅通过第四晶体管M4和第一电阻R1向寄生电容C1充电,寄生电容C1的电压缓慢升高,第一晶体管M1的栅极电压缓慢升高,第一晶体管M1逐渐导通,能够减小第一晶体管M1的导通电压尖峰。
第二导通阶段t2,当第一晶体管M1的栅极电压达到预设值时,也即第二栅极控制信号VGATE2的电压达到预设值时,逻辑电路105输出的第二控制信号VSK2变为高电平,与非门I1输出低电平信号,第六晶体管M6导通,此时通过第四晶体管M4和第一电阻R1通路以及第六晶体管M6通路同时向寄生电容C1充电,能够将第二栅极控制信号VGATE2的电位快速拉升至第一电源电压V1,以保证第二栅极控制信号VGATE2不会发生波动,有利于提高第二栅极控制信号VGATE2的稳定性。而此时或非门I2输出低电平信号,第七晶体管M7关断,不会拉低第二栅极控制信号VGATE2,进一步提高第二栅极控制信号VGATE2的稳定性。
第一关断阶段t3,第一栅极控制信号VGATE1由高电平跳变为低电平,第三晶体管M3关断,第二晶体管M2导通,第四晶体管M4关断,第五晶体管M5导通,在第二电源电压V2的作用下,第五晶体管M5的第一极处的电位为低电平,即第一控制信号VSK1为低电平,由于第一电阻R1的存在,使得第二栅极控制信号VGATE2的电位缓慢降低,逻辑电路105输出的第二控制信号VSK2为高电平,因此,与非门I1输出高电平信号,第六晶体管M6关断;或非门I2输出低电平信号,第七晶体管M7关断。寄生电容C1上的电压仅通过第五晶体管M5和第一电阻R1放电,第一晶体管M1的栅极电压缓慢降低,第一晶体管M1逐渐关断,能够减小第一晶体管M1的关断电压尖峰。
第二关断阶段t4,当第一晶体管M1的栅极电压(寄生电容C1上的电压)降低至能够使得逻辑电路105输出的第二控制信号VSK2为低电平时,或非门I2输出高电平信号,第七晶体管M7导通,将第二栅极控制信号VGATE2的电位快速降低至第二电源电压V2,以保证第二栅极控制信号VGATE2不会发生波动,有利于提高第二栅极控制信号VGATE2的稳定性。而此时与非门I1输出高电平信号,第六晶体管M6关断,不会拉高第二栅极控制信号VGATE2,进一步提高第二栅极控制信号VGATE2的稳定性。
本发明实施例提供的技术方案在第一晶体管导通过程中,通过第一输出电路和缓冲电路向第一晶体管的栅极缓慢充电,以减小第一晶体管导通时的电压尖峰。当第一晶体管的栅极电压升高至预设电压时,通过逻辑电路导通第二输出电路,通过缓冲电路和第二输出电路同时为第一晶体管的栅极充电,快速将第一晶体管的栅极电压拉高至第一电源电压,以增强栅极驱动电路在导通第一晶体管时的抗干扰性。在第一晶体管关断过程中,第一晶体管栅极电压通过第一输出电路和缓冲电路缓慢放电,以减小放电过程中出现的电压尖峰,当第一晶体管的栅极电压下降至使得逻辑电路输出的第二控制信号VSK2为低电平时,第三输出电路导通,第一晶体管的栅极电压通过缓冲电路和第三输出电路同时放电,使得第一晶体管的栅极电压快速下降至低电平(如0V),以增强栅极驱动电路在关断第一晶体管时的抗干扰性。相对于现有技术,本发明实施例提供的技术方案能够降低第一晶体管在导通或关断时的电压尖峰,同时使得栅极驱动电路具有较强的抗干扰性能,有利于保持第二栅极控制信号的稳定性。
图6为本发明实施例提供的一种锂电池保护控制电路的结构示意图。本发明实施例还提供了一种锂电池保护控制电路,包括本发明任意技术方案所提供的锂电池驱动保护电路,因此本发明实施例提供的锂电池保护控制电路也具备上述任意技术方案中所描述的有益效果。此外,参考图6,本发明实施例提供的锂电池保护控制电路还包括充放电保护电路30、第一开关K1和下拉电阻RD;充放电保护电路30的第一输入端a1接入第一电源电压V1,充放电保护电路30的第二输入端a2与第一晶体管M1的第一极电连接,充放电保护电路30的第一输出端a3与第一开关K1的受控端电连接;下拉电阻RD的第一端与第一晶体管M1的第一极电连接,下拉电阻RD的第二端与第一开关K1的第一端电连接,第一开关K1的第二端与第一晶体管M1的第二极电连接。
具体地,状态切换电路20包括第二开关K2、充电器CD、第三开关K3以及负载电阻RL。当第二开关K2闭合,第三开关K3和第一开关K1断开时,锂电池处于充电状态,当充放电保护电路30检测到充电过电流或充电过电压时,充放电保护电路30控制第一开关K1导通,栅极驱动电路10在第一栅极控制信号VGATE1的作用下,生成低电平的第二栅极控制信号VGATE2以控制第一晶体管M1关断,进而使得锂电池通过第二开关K2-充电器CD-下拉电阻RD-第一开关K1进行过充保护。当第三开关K3闭合,第一开关K1和第二开关K2断开时,锂电池处于放电状态,当充放电保护电路30检测到短路电流、放电过电压或放电过电流时,充放电保护电路30控制第一开关K1导通,栅极驱动电路10在第一栅极控制信号VGATE1的作用下,生成低电平的第二栅极控制信号VGATE2以控制第一晶体管M1关断,进而使得锂电池通过第三开关K3-负载电阻RL-下拉电阻RD-第一开关K1进行放电保护。
可选地,锂电池保护控制电路还包括栅极衬底控制电路40;栅极衬底控制电路40的输入端b1与充放电保护电路30的第二输出端a4电连接,栅极衬底控制电路40的第一输出端b2与第一晶体管M1的衬底电连接,栅极衬底控制电路40的第二输出端b3与栅极驱动电路10的输入端B2电连接。
具体地,栅极衬底控制电路40用于根据锂电池的充放电情况进行衬底切换,如对第一晶体管M1的衬底电压进行切换。当充放电保护电路30检测到锂电池过流或过压时,栅极衬底控制电路40能够及时控制第一晶体管M1的衬底电压,从而控制第一晶体管M1的导通情况,进而控制整个充放电回路,保证锂电池的充放电安全。
可选地,本发明实施例还提供了一种锂电池保护装置,包括本发明实施例任意技术方案所提供的锂电池保护控制电路,也具备本发明任意技术方案所描述的有益效果。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。