CN113644705B

CN113644705B - 自适应的衬底切换电路结构及电池保护芯片

Info

Publication number: CN113644705B
Application number: CN202110766738.9A
Authority: CN
Inventors: 尹喜珍; 陈昊
Original assignee: Shanghai Xintiao Technology Co ltd
Current assignee: Shanghai Xintiao Technology Co ltd
Priority date: 2021-07-07
Filing date: 2021-07-07
Publication date: 2022-07-01
Anticipated expiration: 2041-07-07
Also published as: CN113644705A

Abstract

本发明提供了一种自适应的衬底切换电路结构及电池保护芯片，第一MOS管Q1的栅极作为GP引脚，第一MOS管Q1的漏极分别连接第三MOS管Q3的源极和第四MOS管Q4的栅极，第一MOS管Q1的源极分别连接第四MOS管Q4的源极和第三MOS管Q3的栅极，第一MOS管Q1的衬底连接第二MOS管Q2的漏极；第二MOS管Q2的栅极作为GB引脚，第二MOS管Q2的源极分别连接第二MOS管Q2的衬底、第三MOS管Q3的衬底、第三MOS管Q3的漏极、第四MOS管Q4的漏极以及第四MOS管Q4的衬底。本发明提出的自适应衬底切换方案，使锂电保护芯片可以单芯片集成，同时实现充、放电功能，缩减了芯片面积和成本。

Description

自适应的衬底切换电路结构及电池保护芯片

技术领域

本发明涉及电池技术领域，具体地，涉及一种自适应的衬底切换电路结构及电池保护芯片。

背景技术

目前，传统的锂电池保护芯片的方案如图1所示，芯片通过引脚D0、C0控制FET1、FET2的通断，来完成锂电池的充、放电及其特殊功能，FET1、FET2都自带体二极管，传统锂电芯片加片外的功率MOS开关管，其工作原理为：(1指高电平状态，0指低电平状态)

a、正常状态：C0＝1,D0＝1，相应的充电管FET2、放电管FET1导通，完成正常的充、放电功能；

b、过充电状态：D0＝1,C0＝0,充电管FET2截止、放电管FET1导通。此时电池BAT的正极通过CP端口接负载正极，负载负极接CN端，这时CN电位要比FET1导通后接入的GND电位要高，FET2的寄生二极管导通。电池BAT通过负载、FET2的寄生二极管，FET1完成放电功能，此时放电电流最大值比正常状态放电电流最大值小很多，取决于FET2寄生二极管的导通能力；

c、过放电状态：D0＝0,C0＝1，充电管FET2导通，放电管FET1截止。此时若有外接充电器接入，GND的电位要比FET2导通接入的充电器负极电位要高，FET1的寄生二极管导通。外接充电器正端通过电池BAT,FET1的寄生二极管，FET2，接到充电器的负端。此时充电电流最大值比正常状态放电电流最大值小很多，取决于FET1寄生二极管的导通能力；

d、放电过流状态：D0＝0,C0＝1，充电管FET2导通，放电管FET1截止；

e、充电过流状态：D0＝1,C0＝0,充电管FET2截止、放电管FET1导通。

上述锂电池保护芯片的方案需要用两个片外功率MOS管实现锂电池的充、放电功能，增加了成本和系统方案的面积，结构复杂。

公开号为CN107742907A的专利文献公开了一种自适应充电电压的锂电保护板和锂电池充电方法。一种自适应充电电压的锂电保护板，包括保险丝，程序管理MCU芯片U2，充放电专用芯片U3，用于电流检测的电阻、放电开关、充电开关和涓流充电线路，所述涓流充电线路用于在锂电池充电后期模拟恒压涓流充电使锂电池电量充满；一种的锂电池的充电方法，电池电压达到设定值时，断开充电开关，进入模拟涓流充电状态，涓流充电电流经PACK+,保险丝,各节电池,用于电流检测的电阻,涓流充电线路,PACK-给电池充电，当检测到电池电压达到充满电压值时，表示电池充满，关断涓流充电线路。但是该专利文献仍然存在充电电开关由片外两个或多个分立的MOS开关组成的缺陷。

公开为CN105576777B的专利文献公开了一种电池保护系统，它由保护控制逻辑模块，N沟道MOS管MN，肖特基二极管DS1和肖特基二极管DS2构成；保护控制逻辑模块的输出端连接MN的栅极，DS1的正极和DS2的正极分别连接在MN的源极和漏极，DS1的负极和DS2的负极均连接在衬底上；该电池保护系统引出电源VCC脚，MN的源极和漏极；电源VCC脚连接电池的正极，MN的源极连接电池的负极，负载连接在电池的正极和MN的漏极之间。但是该专利文献仍然存在以下缺陷：(1)电路示意图中MN开关管的寄生二极管DP1、DP2正负极接法错误，与具体的工作状态密切相关：(2)当芯片处于过充电状态，主开关管关闭后，无法形成放电通路进行放电，当芯片处于过放电状态，主开关管关闭后，充电器接入，无法形成充电通路进行充电。

公开号为CN110445099B的专利文献公开了一种集成电池保护电路的半导体结构及其制造工艺，所述电池保护电路包括集成于同一半导体衬底上的基本保护电路、栅极衬底控制电路和充放电控制MOS管；所述基本保护电路用于检测电池的充放电情况并向所述栅极衬底控制电路发送控制信号，所述栅极衬底控制电路根据所接收到的控制信号来控制所述充放电控制MOS管的开启和关断，从而对电池充放电进行控制；所述栅极衬底控制电路包括用于控制所述充放电控制MOS管的衬底电压的第一衬底切换MOS管和第二衬底切换MOS管。但是该专利文献仍然存在无法根据两端输入电压的高低，自适应做衬底切换的缺点。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种自适应的衬底切换电路结构及电池保护芯片。

根据本发明提供的一种自适应的衬底切换电路结构，包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3及第四MOS管Q4；

所述第一MOS管Q1的栅极作为GP引脚，所述第一MOS管Q1的漏极分别连接所述第三MOS管Q3的源极和所述第四MOS管Q4的栅极，所述第一MOS管Q1的源极分别连接所述第四MOS管Q4的源极和所述第三MOS管Q3的栅极，所述第一MOS管Q1的衬底连接所述第二MOS管Q2的漏极；

所述第二MOS管Q2的栅极作为GB引脚，所述第二MOS管Q2的源极分别连接所述第二MOS管Q2的衬底、所述第三MOS管Q3的衬底、所述第三MOS管Q3的漏极、所述第四MOS管Q4的漏极以及所述第四MOS管Q4的衬底。

优选的，所述第一MOS管Q1为N沟增强型MOS管NMO。

优选的，所述NMO为深N阱器件或者隔离型器件。

优选的，所述第二MOS管Q2为N沟增强型MOS管NM1。

优选的，所述NM1为深N阱器件或者隔离型器件。

优选的，所述第三MOS管Q3为P沟增强型MOS管PMO。

优选的，所述第四MOS管Q4为P沟增强型MOS管PM1。

优选的，所述第二MOS管Q2的宽长比、所述第三MOS管Q3的宽长比及所述第四MOS管Q4的宽长比均为所述第一MOS管Q1的1/20—1/10。

优选的，所述第二MOS管Q2的宽长比、所述第三MOS管Q3的宽长比及所述第四MOS管Q4的宽长比均为所述第一MOS管Q1的1/15。

本发明还提供一种电池保护芯片，包括上述的自适应的衬底切换电路结构。

与现有技术相比，本发明具有如下的有益效果：

1、本发明提出的自适应衬底切换方案，使锂电保护芯片可以单芯片集成，同时充、放电功能利用一个主power MOS切换衬底电位就可以实现；

2、本发明大大缩减了芯片面积和成本，整体的锂电保护芯片解决方案也特别简单；

3、本发明通过采用提出的自适应衬底切换方法，使单芯片锂电保护芯片仅集成一个MOS管，实现锂电保护的所有功能；

4、本发明解决传统的锂电保护芯片需另外加两个分立的MOS管的问题，既提高了芯片的集成度，减小方案的体积，也大大降低了方案的成本。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为现有技术的锂电保护芯片的电路结构；

图2为本发明的自适应的衬底切换电路结构的示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

如图2所示，本发明提供的一种自适应的衬底切换电路结构，包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3及第四MOS管Q4。第一MOS管Q1的栅极作为GP引脚，第一MOS管Q1的漏极分别连接第三MOS管Q3的源极和第四MOS管Q4的栅极，第一MOS管Q1的源极分别连接第四MOS管Q4的源极和第三MOS管Q3的栅极，第一MOS管Q1的衬底连接第二MOS管Q2的漏极，第二MOS管Q2的栅极作为GB引脚，第二MOS管Q2的源极分别连接第二MOS管Q2的衬底、第三MOS管Q3的衬底、第三MOS管Q3的漏极、第四MOS管Q4的漏极以及第四MOS管Q4的衬底。

第一MOS管Q1为N沟增强型MOS管NMO，NMO为深N阱器件或者隔离型器件，第二MOS管Q2为N沟增强型MOS管NM1，NM1为深N阱器件或者隔离型器件，第三MOS管Q3为P沟增强型MOS管PMO，第四MOS管Q4为P沟增强型MOS管PM1。第二MOS管Q2的宽长比、第三MOS管Q3的宽长比及第四MOS管Q4的宽长比均为第一MOS管Q1的1/20—1/10，第二MOS管Q2的宽长比、第三MOS管Q3的宽长比及第四MOS管Q4的宽长比均为第一MOS管Q1的1/15。

在优选例中，自适应的衬底切换方案，由NM0、NM1、PM0、PM1构成，其中NM0为完成充、放电的主Power MOS管，GND为片外引脚，接电池负极，VM为片外引脚，接充电器负极或者负载负极，GP为主PowerMOS的栅极控制端，接片内的控制电路输出，GB为NM1的栅极控制端，接片内的控制电路输出。

主Power MOS管NM0的栅极接内部控制信号GP，漏极接GND引脚，源极接VM引脚，衬底Bulk接NM1的漏级，NM1的衬底和源极相接，并连接至PM0的源级和PM1的源极，NM1的栅极接内部控制信号GB，PM0的漏极接GND引脚，源极和衬底Bulk接在一起,栅极接VM引脚，PM1的源极、衬底Bulk接在一起，漏极接VM引脚，栅极接GND引脚。

其中NM0,NM1为深N阱器件或者隔离型器件，另外NM0做为主功率MOS,根据实际保护的锂电池容量来设计宽长比大小，而PM0,PM1,NM1为自适应衬底切换方案，同时完成特殊情况的充电、放电通路，宽长比为NM0的1/20—1/10。

工作原理：

a,正常状态：GP＝1,GB＝1，NM0和NM1导通。当外部充电器接入时，GND引脚的电位要比VM引脚的电位要高，此时VM接充电器的负极，PM0的栅源电压VGS为负值，PM0导通，PM1的栅源电压VGS为正值，PM1截止，此时NM0的衬底电位通过PM0，NM1接GND,外部充电器正极通过电池VBAT，接入芯片GND引脚，通过主功率MOS NM0，芯片VM引脚接到充电器负极，完成充电通路。当没有外部充电器时，电池VBAT给负载放电，此时，引脚VM的电位比引脚GND的电位要高，PM1的栅源电压VGS为负值，PM1导通，PM0的栅源电压VGS为正值，PM0截止。NM0的衬底电位通过PM1,NM1接VM，电池VBAT正极通过负载，接入芯片VM引脚，通过主功率MOS NM0，芯片引脚GND接到电池VBAT负极，完成放电通路；

b,过充电状态：GP＝0,GB＝0，NM0、NM1截止，充电通路关闭。当充电器移除时，GB＝1,电池VBAT给负载放电，此时，引脚VM的电位比引脚GND的电位要高，PM1的栅源电压VGS为负值，PM1导通，PM0的栅源电压VGS为正值，PM0截止。NM0的衬底电位通过PM1,NM1接VM，NM0的衬底Bulk与漏极之间的寄生二极管导通。电池VBAT正极通过负载，接入芯片VM引脚，经过PM1、NM1，NM0的Bulk与漏极之间的寄生二极管，芯片引脚GND接到电池VBAT负极，完成放电通路。放电电流的大小由PM1、NM1的宽长比大小决定；

c,过放电状态：GP＝0,GB＝0，NM0、NM1截止，放电通路关闭。当外部充电器接入时，GB＝1,GND引脚的电位要比VM引脚的电位要高，此时VM接充电器的负极。PM0的栅源电压VGS为负值，PM0导通，PM1的栅源电压VGS为正值，PM1截止。此时主功率MOS NM0的衬底电位通过PM0,NM1接GND,NM0的衬底Bulk与源极之间的寄生二极管导通。外部充电器正极通过电池VBAT,接入芯片GND引脚，通过PM0、NM1,NM0的衬底Bulk与源极之间的寄生二极管，芯片VM引脚接到充电器负极，完成充电通路。充电电流的大小由PM0、NM1的宽长比大小决定；

d，放电过流状态：GP＝0，GB＝0,NM0、NM1截止，放电通路关闭；

e，充电过流状态：GP＝0，GB＝0,NM0、NM1截止，充电通路关闭。

本发明利用两个输入端电压的不一致，以及PMOS、NMOS管的工作特性及其寄生的二极管，完成主NMOS管的衬底自适应切换至高电位输入端，实现单NMOS管片内集成来代替传统的锂电保护方案片外两个MOS管的功能。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims

1.一种自适应的衬底切换电路结构，其特征在于，包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3及第四MOS管Q4；

2.根据权利要求1所述的自适应的衬底切换电路结构，其特征在于，所述第一MOS管Q1为N沟增强型MOS管NMO。

3.根据权利要求2所述的自适应的衬底切换电路结构，其特征在于，所述NMO为深N阱器件或者隔离型器件。

4.根据权利要求1所述的自适应的衬底切换电路结构，其特征在于，所述第二MOS管Q2为N沟增强型MOS管NM1。

5.根据权利要求4所述的自适应的衬底切换电路结构，其特征在于，所述NM1为深N阱器件或者隔离型器件。

6.根据权利要求1所述的自适应的衬底切换电路结构，其特征在于，所述第三MOS管Q3为P沟增强型MOS管PMO。

7.根据权利要求1所述的自适应的衬底切换电路结构，其特征在于，所述第四MOS管Q4为P沟增强型MOS管PM1。

8.根据权利要求1所述的自适应的衬底切换电路结构，其特征在于，所述第二MOS管Q2的宽长比、所述第三MOS管Q3的宽长比及所述第四MOS管Q4的宽长比均为所述第一MOS管Q1的1/20—1/10。

9.根据权利要求8所述的自适应的衬底切换电路结构，其特征在于，所述第二MOS管Q2的宽长比、所述第三MOS管Q3的宽长比及所述第四MOS管Q4的宽长比均为所述第一MOS管Q1的1/15。

10.一种电池保护芯片，其特征在于，包括权利要求1至9任一项所述的自适应的衬底切换电路结构。