JP4574960B2 - 車両用電源制御装置及び制御チップ - Google Patents
車両用電源制御装置及び制御チップ Download PDFInfo
- Publication number
- JP4574960B2 JP4574960B2 JP2003179688A JP2003179688A JP4574960B2 JP 4574960 B2 JP4574960 B2 JP 4574960B2 JP 2003179688 A JP2003179688 A JP 2003179688A JP 2003179688 A JP2003179688 A JP 2003179688A JP 4574960 B2 JP4574960 B2 JP 4574960B2
- Authority
- JP
- Japan
- Prior art keywords
- control chip
- terminal
- chip
- power supply
- depletion type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00308—Overvoltage protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、車両用電源制御装置及び制御チップに関する。
【０００２】
【従来の技術】
従来、車両が備える負荷、すなわち、例えばモータやランプ等のアクチュエータに対する電源供給を制御するためのパワーＩＣ（車両用電源制御装置）としては、例えば図８に示す構成のものがある。
【０００３】
すなわち、図８に示す従来のパワーＩＣは、バッテリ（車載電源）１０１から負荷１０２への電源供給をＯＮ状態とＯＦＦ状態とに切り替えるパワーチップ１０３と、このパワーチップ１０３のＯＮ／ＯＦＦ切替を制御する制御チップ１０４と、の２つのＩＣを備えて構成されている。
【０００４】
このうちパワーチップ１０３は、トランジスタ１０３１を備え、このトランジスタ１０３１のゲート端子１０３１ａは制御チップ１０４の出力端子１０４ａに接続され、ソース端子１０３１ｂは負荷１０２に接続されている。また、トランジスタ１０３１のドレイン端子１０３１ｃは、バッテリ１０１に接続されるようになっている。
【０００５】
他方、制御チップ１０４は、パワーチップ１０３のＯＮ／ＯＦＦ切替制御を行う内部回路（制御回路）１０５を備えている。この内部回路１０５は、寄生ダイオード１０６を含んでいる。さらに、制御チップ１０４は、内部回路１０５と当該制御チップ１０４の電源端子１０７との間に直列に接続されたポリシリコン抵抗１０９を備えている。
【０００６】
これら制御チップ１０４及びパワーチップ１０３は、図８に示すようにバッテリ１０１に対し並列に接続された状態で使用され、制御チップ１０４が備える内部回路１０５によりパワーチップ１０３を制御することによって、負荷１０２への電源供給を制御するようになっている。
【０００７】
ここで、図８に示すように、制御チップ１０４の電源端子１０７をバッテリ１０１に接続した状態が正常な接続状態であるが、誤ってグランド端子１０８がバッテリ１０１に接続（逆接）されてしまう可能性もある。このように誤って逆接されてしまった場合、寄生ダイオード１０６では電流制限を行うことができない。
【０００８】
このため、従来のパワーＩＣにおける制御チップ１０４は、ポリシリコン抵抗１０９を備えている。そして、正常な接続状態では、このポリシリコン抵抗１０９を介して内部回路１０６へ電源を供給する一方で、逆接時には、内部回路１０５に流れる電流をポリシリコン抵抗１０９により制限するようにしている。つまり、逆接時において内部回路１０５に電流が無制限に流れてしまい、発熱のために内部回路１０５の機能が損なわれてしまうことを、ポリシリコン抵抗１０９により防止している（例えば、非特許文献１参照）。
【０００９】
なお、内部回路の具体的な構成の例としては、例えば、特許文献１に示すようなものがある。
【００１０】
また、従来の他の技術としては、ショットキーダイオードを負荷に直列接続した技術（例えば、特許文献２の第３頁参照）、パワーＭＯＳＦＥＴを用いる技術（例えば、特許文献３参照）及びデプレッション型ＭＯＳＦＥＴを用いる技術（例えば、特許文献２の請求項１参照）がある。
【００１１】
【特許文献１】
特開平５−１４６０４９号公報（第１図）
【００１２】
【特許文献２】
特開平８−２１３６１９号公報（第３頁、請求項１）
【００１３】
【特許文献３】
米国特許第５５１７３７９号明細書（第２図）
【００１４】
【非特許文献１】
Ｓｍａｒｔ Ｈｉｇｈｓｉｄｅ Ｐｏｗｅｒ Ｓｗｉｔｃｈ（ＰＲＯＦＥＴ Ｄａｔａ Ｓｈｅｅｔ ＢＴＳ ６１４３Ｄ）、第１頁（全１６頁中）の図、［online］、２００２年８月７日、Ｉｎｆｉｎｅｏｎ ＴｅｃｈｎｏｌｏｇｉｅｓＡＧ、ドイツ、［２００３年６月１０日検索］、インターネット＜ＵＲＬ：http://www.infineon.com/cmc#upload/documents/014/444/BTS6143D#1.pdf＞
【００１５】
【発明が解決しようとする課題】
上記の従来技術（非特許文献１）では、逆接時に内部回路１０５に流れる電流をポリシリコン抵抗１０９により制限するようにしているが、このポリシリコン抵抗１０９は、制御チップ１０４に内蔵する（ＩＣに内蔵する）ためには必然的に小さなものとなってしまい、その抵抗値を大きい値に設定することができなかった。
【００１６】
すなわち、例えば、バッテリ１０１の電圧を１２Ｖ、ポリシリコン抵抗１０９の抵抗値を１００Ω、寄生ダイオード１０６による電圧降下を１Ｖとした場合、逆接時には、｛（１２−１）／１００｝＝約１１０ｍＡの電流が内部回路１０５に流れてしまう。
【００１７】
このため、逆接状態がある程度（例えば１分程度）以上継続すると、やはり内部回路１０５の機能が損なわれてしまう。
【００１８】
また、ショットキーダイオードを負荷に直列接続する技術は、先ず、内部回路を保護するための技術ではない。しかも、ショットキーダイオードをＩＣに内蔵することは、製造プロセスが複雑となるため非常に困難であるので、ショットキーダイオードを外付け部品として接続する必要がある。よって、コスト高を招くという問題がある。
【００１９】
また、パワーＭＯＳＦＥＴを用いる技術の場合、このパワーＭＯＳＦＥＴはＩＣに内蔵可能であるが、パワーＭＯＳＦＥＴを制御するための回路が追加で必要となり、やはりコスト高を招く。
【００２０】
また、特許文献２に記載のデプレッション型ＭＯＳＦＥＴを用いる技術は、負荷を保護するための保護回路にすぎず、内部回路を保護するための技術ではない。しかも、デプレッション型ＭＯＳＦＥＴが負荷に対して直接的に直列に接続されている。このため、デプレッション型ＭＯＳＦＥＴを含む回路による電圧降下が生じてしまい、この電圧降下に起因して、正常な接続状態の際に電源から負荷に対して供給可能な電流が小さい値に制限されてしまい、負荷に大電流を供給することが困難であるという問題がある。
【００２１】
本発明は、上記のような問題点を解決するためになされたもので、逆接時における内部回路（制御回路）の保護をより好適になし得るとともに、電源から負荷に対して供給可能な電流は比較的大きな値に設定することが可能な車両用電源制御装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するため、本発明の車両用電源制御装置は、車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップと、前記切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成された制御チップと、を備え、前記車載電源に対し、前記制御チップ及び前記切替チップを相互に並列に接続した状態で、該切替チップを前記制御チップの前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な車両用電源制御装置であって、前記制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は前記制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続されていることを特徴としている。
【００２３】
ここで、電源端子とは、車載電源への接続端子（正常接続の際に車載電源に接続される端子）であり、グランド端子とは、グランドへの接続端子（正常接続の際にグランドに接続される端子）である。なお、誤ってグランド端子を車載電源に接続することを逆接するという。
【００２４】
また、本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、前記制御チップの基板にも接続され、該ドレイン端子より前記制御チップの基板電位を付与するようにしたことが好ましい。
【００２５】
本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることが好ましい。
【００２６】
また、本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、前記制御チップの基板とは異なる導電型に設定されていることが好ましい。
【００２７】
さらに、本発明の車両用電源制御装置においては、前記切替チップの総抵抗は、前記制御チップよりも小さい値に設定されていることが好ましい。
【００２８】
また、本発明の制御チップは、車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成され、前記車載電源に対し、前記切替チップと並列に接続された状態で、該切替チップを前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な制御チップであって、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は当該制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続されていることを特徴としている。
【００２９】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、当該制御チップの基板にも接続され、該ドレイン端子より該制御チップの基板電位を付与するようにしたことが好ましい。
【００３０】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることが好ましい。
【００３１】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、当該制御チップの基板とは異なる導電型に設定されていることが好ましい。
【００３２】
本発明によれば、制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は制御チップの制御回路に接続されているので、逆接時に制御回路に流れてしまう電流をデプレッション型ＭＯＳＦＥＴにより抑制することができる。このため、逆接時における制御回路の発熱を抑制でき、該制御回路を好適に保護することができる。また、デプレッション型ＭＯＳＦＥＴを用いるので、長時間の逆接が発生したとしても好適に保護し続けることができる。
【００３３】
また、切替チップと、この切替チップとは別体に構成された制御チップとを備え、車載電源に対し制御チップ及び切替チップを相互に並列に接続した状態で、該切替チップを制御チップの制御回路により制御することで負荷への電源供給を制御するので、正常接続時における負荷への供給電源は、デプレッション型ＭＯＳＦＥＴ及び内部回路による電圧降下の影響を受けることが無い。このため、電源から負荷に対して供給可能な電流を比較的大きな値とすることが可能となる。
【００３４】
さらに、デプレッション型ＭＯＳＦＥＴは、ＩＣ（制御チップ）に内蔵可能であるとともに、ショットキーダイオード或いはパワーＭＯＳＦＥＴを用いる場合と比べて、ＩＣの製造が容易となる。加えて、デプレッション型ＭＯＳＦＥＴを制御するための制御回路も不要である。このため、本発明の車両用電源制御装置は、低コストで製造することが可能である。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
【００３６】
〔第１の実施形態〕
図１に示すように、本発明の第１の実施形態に係るパワーＩＣ（車両用電源制御装置）１０は、パワーチップ（切替チップ）１と、このパワーチップ１とは別体に構成された制御チップ２と、の各々独立な２つのＩＣを備えている。
【００３７】
このうちパワーチップ１は、バッテリ（車載電源）３から負荷４への電源供給をＯＮ状態とＯＦＦ状態とに切り替えるためのものである。なお、負荷４とは、例えば、車両が備えるモータ或いはランプなどのアクチュエータである。
【００３８】
このパワーチップ１は、トランジスタ１１を備え、このトランジスタ１１のゲート端子１１ａは制御チップ２の出力端子２５に接続され、ソース端子１１ｂは負荷４に接続されている。また、トランジスタ１１のドレイン端子１１ｃは、（正常な接続状態では）バッテリ３に接続されるようになっている。
【００３９】
他方、制御チップ２は、パワーチップ１のＯＮ／ＯＦＦ切替を制御する内部回路（制御回路）５を有する。この内部回路５は、寄生ダイオード６を含んでいる。なお、内部回路５は、例えば、パワーチップ１を流れる電流を検出する電流検出手段やパワーチップ１の温度を検出する温度検出手段（何れも図示略）を備えていても良い。
【００４０】
さらに、制御チップ２は、バッテリ３への接続端子である電源端子２１と、グランドへの接続端子であるグランド端子２２と、パワーチップ１への出力端子２５と、を備えている。
【００４１】
そして、パワーＩＣ１０は、制御チップ２の電源端子２１をバッテリ３に接続するとともに、バッテリ３と負荷４との間にパワーチップ１を直列に接続した状態、つまり、バッテリ３に対し、パワーチップ１及び制御チップ２を相互に並列に接続した状態で使用される。すなわち、この状態で、制御チップ２の内部回路５によりパワーチップ１を制御（出力端子２５より制御信号を出力）することによって、負荷４への電源供給をＯＮ／ＯＦＦ制御することが可能となっている。
【００４２】
ここで、このように制御チップ２の電源端子２１をバッテリ３に接続し、かつ、グランド端子２２をグランドに接続した状態を、正常な接続状態といい、これとは逆に、誤って制御チップ２のグランド端子２２をバッテリ３に接続し、かつ、電源端子２１をグランドに接続した（逆接した）状態を逆接状態という。
【００４３】
正常な接続状態では、内部回路５に流れる電流はあらかじめ回路定数で設定されているため抑制されるが（例えば１ｍＡ）、逆接時には寄生ダイオード６により電流を抑制することができない。
【００４４】
このため、本実施形態に係るパワーＩＣ１０の制御チップ２は、デプレッション型ＭＯＳＦＥＴ７（図２）を備えている。
【００４５】
図３にドレイン−ソース間の電圧−電流特性を示すように、デプレッション型ＭＯＳＦＥＴ７は、印加電圧が比較的低い場合には抵抗として機能し（図３の抵抗領域Ｒ１参照）、該デプレッション型ＭＯＳＦＥＴ７に流れる電流値が印加電圧に対してリニアに変化する一方で、所定の飽和点を超える電圧が印加された場合には飽和状態となって電流値が一定となる（図３の飽和領域Ｒ２参照）。
【００４６】
そこで、本実施形態に係るパワーＩＣ１０においては、例えば、デプレッション型ＭＯＳＦＥＴ７のソース端子７１は制御チップ２の電源端子２１に接続し、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２は内部回路５に接続した構造とする。
【００４７】
つまり、本実施形態の場合、正常な接続状態では、デプレッション型ＭＯＳＦＥＴ７の特性のうち、例えば抵抗領域Ｒ１の一部領域Ｒ３（図３）を動作点として利用する一方で、逆接時には、飽和領域Ｒ２を動作点として利用する。
【００４８】
これにより、誤って逆接してしまった場合に内部回路５に流れる電流を、デプレッション型ＭＯＳＦＥＴ７により一定範囲内に抑制することができる。すなわち、図４に示すように、制御チップ２のグランド端子２２をバッテリ３に、電源端子２１をグランドに、それぞれ接続してしまった場合には、制御チップ２に印加される電圧のうちほとんどをデプレッション型ＭＯＳＦＥＴ７が受けることとなり、内部回路５に流れる電流を抑制することができる。なお、逆接時には、パワーチップ１のゲート電位はハイレベルとなって、パワーチップ１はＯＮ状態となる。
【００４９】
他方、正常な接続状態（図１）では、バッテリ３からの電源は、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２より内部回路５に供給される。
【００５０】
次に、図５を参照して、制御チップ２の素子構造について説明する。
【００５１】
本実施形態の場合、制御チップ２は、例えばＮ型基板２３を備える。
【００５２】
そして、図５に示すように、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２から内部回路５に接続された配線７５（内部回路５への電源供給用の配線）は、制御チップ２のＮ型基板２３のＮ+領域２３ａにも接続され、該ドレイン端子７２より制御チップ２のサブ電位（基板電位）を付与するような構成となっている。
【００５３】
また、デプレッション型ＭＯＳＦＥＴ７のソース端子７１は、該デプレッション型ＭＯＳＦＥＴ７１のソースドレイン構造における両端子７１，７２のうち、該デプレッション型ＭＯＳＦＥＴ７のウェル領域７３と電気的に接続されている方の端子である。他方、ドレイン端子７２は、ソースドレイン構造における両端子７１，７２のうちウェル領域７３とは絶縁されている方の端子である。
【００５４】
さらに、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型は、本実施形態の場合、Ｐ型となっている。すなわち、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型は、制御チップ２の基板（Ｎ型基板２３）とは異なる導電型に設定されている。
【００５５】
なお、パワーチップ１の総抵抗は、制御チップ２の総抵抗よりも小さい値に設定されている。
【００５６】
以上のような第１の実施形態によれば、制御チップ２は、デプレッション型ＭＯＳＦＥＴ７を備え、このデプレッション型ＭＯＳＦＥＴ７のソース端子７１は制御チップ２の電源端子２１又はグランド端子２２の何れか一方に接続され、ドレイン端子７２は制御チップ２の内部回路５に接続されているので、逆接時に内部回路５に流れてしまう電流をデプレッション型ＭＯＳＦＥＴ７の定電流動作により抑制することができる（例えば、消費電力０．１Ｗ程度）。このため、逆接時における内部回路５の発熱を抑制でき、該内部回路５を好適に保護することができる。また、このようにデプレッション型ＭＯＳＦＥＴ７を用いるので、長時間の逆接が発生したとしても好適に保護し続けることができる。
【００５７】
また、パワーチップ１と、このパワーチップ１とは別体に構成された制御チップ２とを備え、バッテリ３に対しこれらパワーチップ１及び制御チップ２を相互に並列に接続した状態で、制御チップ２の内部回路５によりパワーチップ１を制御することによって負荷４への電源供給を制御するので、正常接続時における負荷４への供給電源は、デプレッション型ＭＯＳＦＥＴ７及び内部回路５による電圧降下の影響を受けることが無い。このため、バッテリ３より負荷４に対して供給可能な電流を比較的大きな値とすることが可能となる。つまり、バッテリ３からの電源を、総抵抗の値が制御チップ２よりも小さく設定されたパワーチップ１のみを介して負荷４に供給するので、この供給電流を比較的大きな値に設定することができる。
【００５８】
さらに、デプレッション型ＭＯＳＦＥＴ７は、ＩＣ（制御チップ２）に内蔵可能であるとともに、そのＩＣの製造が容易である。加えて、デプレッション型ＭＯＳＦＥＴ７を制御するための制御回路は不要である。このため、本実施形態に係るパワーＩＣ１０は、低コストで製造することが可能である。
【００５９】
〔第２の実施形態〕
次に、図６及び図７を参照して、本発明に係る第２の実施形態について説明する。
【００６０】
第２の実施形態に係るパワーＩＣ２０は、以下に説明する点でのみ上記の第１の実施形態に係るパワーＩＣ１０と異なり、その他の点ではパワーＩＣ１０と同様に構成されている。よって、同様の構成要素には同一の符号を付し、その説明を省略する。
【００６１】
図６及び図７に示すように、第２の実施形態に係るパワーＩＣ２０では、デプレッション型ＭＯＳＦＥＴ７のソース端子７１が、制御チップ２のグランド端子２２に接続されている。
【００６２】
また、図７に示すように、第２の実施形態の場合、制御チップ２はＰ型基板２４を備える。このため、本実施形態の場合、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型はＮ型（制御チップ２の基板（Ｐ型基板２４）とは異なる導電型）に設定する。
【００６３】
また、配線７５（内部回路５への電源供給用の配線）は、Ｐ型基板２３のＰ+領域２４ａにも接続され、該ドレイン端子７２より制御チップ２のサブ電位（基板電位）を付与するような構成となっている。
【００６４】
以上のような第２の実施形態によっても、上記の第１の実施形態の場合と同様の効果が得られる。
【００６５】
【発明の効果】
本発明によれば、逆接時に制御回路に流れてしまう電流をデプレッション型ＭＯＳＦＥＴにより抑制することができる。このため、長時間の逆接が発生したとしても制御回路を好適に保護し続けることができる。
【００６６】
また、切替チップと、この切替チップとは別体に構成された制御チップとを備え、制御チップの制御回路により切替チップを制御することによって負荷への電源供給を制御するので、正常接続時における負荷への供給電源は、制御チップが備えるデプレッション型ＭＯＳＦＥＴ及び内部回路による電圧降下の影響を受けることが無い。このため、電源から負荷への電源供給を、切替チップのみを介して行うので、負荷に対して供給可能な電流を比較的大きな値とすることが可能となる。
【００６７】
さらに、デプレッション型ＭＯＳＦＥＴは、ＩＣ（制御チップ）に内蔵可能であるとともに、ショットキーダイオード或いはパワーＭＯＳＦＥＴを用いる場合と比べて、ＩＣの製造が容易となる。加えて、デプレッション型ＭＯＳＦＥＴを制御するための制御回路も不要である。このため、本発明の車両用電源制御装置及び制御チップは、低コストで製造することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る車両用電源制御装置を示す回路図である。
【図２】デプレッション型ＭＯＳＦＥＴを示す図である。
【図３】デプレッション型ＭＯＳＦＥＴの電圧−電流特性を示す図である。
【図４】逆接時の動作を説明するための回路図である。
【図５】制御チップの素子構造を示す断面図である。
【図６】第２の実施形態に係る車両用電源制御装置を示す回路図である。
【図７】図６の車両用電源制御装置における制御チップの素子構造を示す断面図である。
【図８】従来の車両用電源制御装置を示す回路図である。
【符号の説明】
１０ パワーＩＣ（車両用電源制御装置）
１ パワーチップ（切替チップ）
２ 制御チップ
２３ Ｎ型基板（制御チップの基板）
２１ 電源端子
２２ グランド端子
３ バッテリ（車載電源）
４ 負荷
５ 内部回路（制御回路）
７ デプレッション型ＭＯＳＦＥＴ
７１ ソース端子
７２ ドレイン端子
７３ ウェル領域
２０ パワーＩＣ（車両用電源制御装置）
２４ Ｐ型基板（制御チップの基板）
【発明の属する技術分野】
本発明は、車両用電源制御装置及び制御チップに関する。
【０００２】
【従来の技術】
従来、車両が備える負荷、すなわち、例えばモータやランプ等のアクチュエータに対する電源供給を制御するためのパワーＩＣ（車両用電源制御装置）としては、例えば図８に示す構成のものがある。
【０００３】
すなわち、図８に示す従来のパワーＩＣは、バッテリ（車載電源）１０１から負荷１０２への電源供給をＯＮ状態とＯＦＦ状態とに切り替えるパワーチップ１０３と、このパワーチップ１０３のＯＮ／ＯＦＦ切替を制御する制御チップ１０４と、の２つのＩＣを備えて構成されている。
【０００４】
このうちパワーチップ１０３は、トランジスタ１０３１を備え、このトランジスタ１０３１のゲート端子１０３１ａは制御チップ１０４の出力端子１０４ａに接続され、ソース端子１０３１ｂは負荷１０２に接続されている。また、トランジスタ１０３１のドレイン端子１０３１ｃは、バッテリ１０１に接続されるようになっている。
【０００５】
他方、制御チップ１０４は、パワーチップ１０３のＯＮ／ＯＦＦ切替制御を行う内部回路（制御回路）１０５を備えている。この内部回路１０５は、寄生ダイオード１０６を含んでいる。さらに、制御チップ１０４は、内部回路１０５と当該制御チップ１０４の電源端子１０７との間に直列に接続されたポリシリコン抵抗１０９を備えている。
【０００６】
これら制御チップ１０４及びパワーチップ１０３は、図８に示すようにバッテリ１０１に対し並列に接続された状態で使用され、制御チップ１０４が備える内部回路１０５によりパワーチップ１０３を制御することによって、負荷１０２への電源供給を制御するようになっている。
【０００７】
ここで、図８に示すように、制御チップ１０４の電源端子１０７をバッテリ１０１に接続した状態が正常な接続状態であるが、誤ってグランド端子１０８がバッテリ１０１に接続（逆接）されてしまう可能性もある。このように誤って逆接されてしまった場合、寄生ダイオード１０６では電流制限を行うことができない。
【０００８】
このため、従来のパワーＩＣにおける制御チップ１０４は、ポリシリコン抵抗１０９を備えている。そして、正常な接続状態では、このポリシリコン抵抗１０９を介して内部回路１０６へ電源を供給する一方で、逆接時には、内部回路１０５に流れる電流をポリシリコン抵抗１０９により制限するようにしている。つまり、逆接時において内部回路１０５に電流が無制限に流れてしまい、発熱のために内部回路１０５の機能が損なわれてしまうことを、ポリシリコン抵抗１０９により防止している（例えば、非特許文献１参照）。
【０００９】
なお、内部回路の具体的な構成の例としては、例えば、特許文献１に示すようなものがある。
【００１０】
また、従来の他の技術としては、ショットキーダイオードを負荷に直列接続した技術（例えば、特許文献２の第３頁参照）、パワーＭＯＳＦＥＴを用いる技術（例えば、特許文献３参照）及びデプレッション型ＭＯＳＦＥＴを用いる技術（例えば、特許文献２の請求項１参照）がある。
【００１１】
【特許文献１】
特開平５−１４６０４９号公報（第１図）
【００１２】
【特許文献２】
特開平８−２１３６１９号公報（第３頁、請求項１）
【００１３】
【特許文献３】
米国特許第５５１７３７９号明細書（第２図）
【００１４】
【非特許文献１】
Ｓｍａｒｔ Ｈｉｇｈｓｉｄｅ Ｐｏｗｅｒ Ｓｗｉｔｃｈ（ＰＲＯＦＥＴ Ｄａｔａ Ｓｈｅｅｔ ＢＴＳ ６１４３Ｄ）、第１頁（全１６頁中）の図、［online］、２００２年８月７日、Ｉｎｆｉｎｅｏｎ ＴｅｃｈｎｏｌｏｇｉｅｓＡＧ、ドイツ、［２００３年６月１０日検索］、インターネット＜ＵＲＬ：http://www.infineon.com/cmc#upload/documents/014/444/BTS6143D#1.pdf＞
【００１５】
【発明が解決しようとする課題】
上記の従来技術（非特許文献１）では、逆接時に内部回路１０５に流れる電流をポリシリコン抵抗１０９により制限するようにしているが、このポリシリコン抵抗１０９は、制御チップ１０４に内蔵する（ＩＣに内蔵する）ためには必然的に小さなものとなってしまい、その抵抗値を大きい値に設定することができなかった。
【００１６】
すなわち、例えば、バッテリ１０１の電圧を１２Ｖ、ポリシリコン抵抗１０９の抵抗値を１００Ω、寄生ダイオード１０６による電圧降下を１Ｖとした場合、逆接時には、｛（１２−１）／１００｝＝約１１０ｍＡの電流が内部回路１０５に流れてしまう。
【００１７】
このため、逆接状態がある程度（例えば１分程度）以上継続すると、やはり内部回路１０５の機能が損なわれてしまう。
【００１８】
また、ショットキーダイオードを負荷に直列接続する技術は、先ず、内部回路を保護するための技術ではない。しかも、ショットキーダイオードをＩＣに内蔵することは、製造プロセスが複雑となるため非常に困難であるので、ショットキーダイオードを外付け部品として接続する必要がある。よって、コスト高を招くという問題がある。
【００１９】
また、パワーＭＯＳＦＥＴを用いる技術の場合、このパワーＭＯＳＦＥＴはＩＣに内蔵可能であるが、パワーＭＯＳＦＥＴを制御するための回路が追加で必要となり、やはりコスト高を招く。
【００２０】
また、特許文献２に記載のデプレッション型ＭＯＳＦＥＴを用いる技術は、負荷を保護するための保護回路にすぎず、内部回路を保護するための技術ではない。しかも、デプレッション型ＭＯＳＦＥＴが負荷に対して直接的に直列に接続されている。このため、デプレッション型ＭＯＳＦＥＴを含む回路による電圧降下が生じてしまい、この電圧降下に起因して、正常な接続状態の際に電源から負荷に対して供給可能な電流が小さい値に制限されてしまい、負荷に大電流を供給することが困難であるという問題がある。
【００２１】
本発明は、上記のような問題点を解決するためになされたもので、逆接時における内部回路（制御回路）の保護をより好適になし得るとともに、電源から負荷に対して供給可能な電流は比較的大きな値に設定することが可能な車両用電源制御装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するため、本発明の車両用電源制御装置は、車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップと、前記切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成された制御チップと、を備え、前記車載電源に対し、前記制御チップ及び前記切替チップを相互に並列に接続した状態で、該切替チップを前記制御チップの前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な車両用電源制御装置であって、前記制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は前記制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続されていることを特徴としている。
【００２３】
ここで、電源端子とは、車載電源への接続端子（正常接続の際に車載電源に接続される端子）であり、グランド端子とは、グランドへの接続端子（正常接続の際にグランドに接続される端子）である。なお、誤ってグランド端子を車載電源に接続することを逆接するという。
【００２４】
また、本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、前記制御チップの基板にも接続され、該ドレイン端子より前記制御チップの基板電位を付与するようにしたことが好ましい。
【００２５】
本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることが好ましい。
【００２６】
また、本発明の車両用電源制御装置においては、前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、前記制御チップの基板とは異なる導電型に設定されていることが好ましい。
【００２７】
さらに、本発明の車両用電源制御装置においては、前記切替チップの総抵抗は、前記制御チップよりも小さい値に設定されていることが好ましい。
【００２８】
また、本発明の制御チップは、車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成され、前記車載電源に対し、前記切替チップと並列に接続された状態で、該切替チップを前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な制御チップであって、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は当該制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続されていることを特徴としている。
【００２９】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、当該制御チップの基板にも接続され、該ドレイン端子より該制御チップの基板電位を付与するようにしたことが好ましい。
【００３０】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることが好ましい。
【００３１】
本発明の制御チップにおいては、前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、当該制御チップの基板とは異なる導電型に設定されていることが好ましい。
【００３２】
本発明によれば、制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は制御チップの制御回路に接続されているので、逆接時に制御回路に流れてしまう電流をデプレッション型ＭＯＳＦＥＴにより抑制することができる。このため、逆接時における制御回路の発熱を抑制でき、該制御回路を好適に保護することができる。また、デプレッション型ＭＯＳＦＥＴを用いるので、長時間の逆接が発生したとしても好適に保護し続けることができる。
【００３３】
また、切替チップと、この切替チップとは別体に構成された制御チップとを備え、車載電源に対し制御チップ及び切替チップを相互に並列に接続した状態で、該切替チップを制御チップの制御回路により制御することで負荷への電源供給を制御するので、正常接続時における負荷への供給電源は、デプレッション型ＭＯＳＦＥＴ及び内部回路による電圧降下の影響を受けることが無い。このため、電源から負荷に対して供給可能な電流を比較的大きな値とすることが可能となる。
【００３４】
さらに、デプレッション型ＭＯＳＦＥＴは、ＩＣ（制御チップ）に内蔵可能であるとともに、ショットキーダイオード或いはパワーＭＯＳＦＥＴを用いる場合と比べて、ＩＣの製造が容易となる。加えて、デプレッション型ＭＯＳＦＥＴを制御するための制御回路も不要である。このため、本発明の車両用電源制御装置は、低コストで製造することが可能である。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
【００３６】
〔第１の実施形態〕
図１に示すように、本発明の第１の実施形態に係るパワーＩＣ（車両用電源制御装置）１０は、パワーチップ（切替チップ）１と、このパワーチップ１とは別体に構成された制御チップ２と、の各々独立な２つのＩＣを備えている。
【００３７】
このうちパワーチップ１は、バッテリ（車載電源）３から負荷４への電源供給をＯＮ状態とＯＦＦ状態とに切り替えるためのものである。なお、負荷４とは、例えば、車両が備えるモータ或いはランプなどのアクチュエータである。
【００３８】
このパワーチップ１は、トランジスタ１１を備え、このトランジスタ１１のゲート端子１１ａは制御チップ２の出力端子２５に接続され、ソース端子１１ｂは負荷４に接続されている。また、トランジスタ１１のドレイン端子１１ｃは、（正常な接続状態では）バッテリ３に接続されるようになっている。
【００３９】
他方、制御チップ２は、パワーチップ１のＯＮ／ＯＦＦ切替を制御する内部回路（制御回路）５を有する。この内部回路５は、寄生ダイオード６を含んでいる。なお、内部回路５は、例えば、パワーチップ１を流れる電流を検出する電流検出手段やパワーチップ１の温度を検出する温度検出手段（何れも図示略）を備えていても良い。
【００４０】
さらに、制御チップ２は、バッテリ３への接続端子である電源端子２１と、グランドへの接続端子であるグランド端子２２と、パワーチップ１への出力端子２５と、を備えている。
【００４１】
そして、パワーＩＣ１０は、制御チップ２の電源端子２１をバッテリ３に接続するとともに、バッテリ３と負荷４との間にパワーチップ１を直列に接続した状態、つまり、バッテリ３に対し、パワーチップ１及び制御チップ２を相互に並列に接続した状態で使用される。すなわち、この状態で、制御チップ２の内部回路５によりパワーチップ１を制御（出力端子２５より制御信号を出力）することによって、負荷４への電源供給をＯＮ／ＯＦＦ制御することが可能となっている。
【００４２】
ここで、このように制御チップ２の電源端子２１をバッテリ３に接続し、かつ、グランド端子２２をグランドに接続した状態を、正常な接続状態といい、これとは逆に、誤って制御チップ２のグランド端子２２をバッテリ３に接続し、かつ、電源端子２１をグランドに接続した（逆接した）状態を逆接状態という。
【００４３】
正常な接続状態では、内部回路５に流れる電流はあらかじめ回路定数で設定されているため抑制されるが（例えば１ｍＡ）、逆接時には寄生ダイオード６により電流を抑制することができない。
【００４４】
このため、本実施形態に係るパワーＩＣ１０の制御チップ２は、デプレッション型ＭＯＳＦＥＴ７（図２）を備えている。
【００４５】
図３にドレイン−ソース間の電圧−電流特性を示すように、デプレッション型ＭＯＳＦＥＴ７は、印加電圧が比較的低い場合には抵抗として機能し（図３の抵抗領域Ｒ１参照）、該デプレッション型ＭＯＳＦＥＴ７に流れる電流値が印加電圧に対してリニアに変化する一方で、所定の飽和点を超える電圧が印加された場合には飽和状態となって電流値が一定となる（図３の飽和領域Ｒ２参照）。
【００４６】
そこで、本実施形態に係るパワーＩＣ１０においては、例えば、デプレッション型ＭＯＳＦＥＴ７のソース端子７１は制御チップ２の電源端子２１に接続し、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２は内部回路５に接続した構造とする。
【００４７】
つまり、本実施形態の場合、正常な接続状態では、デプレッション型ＭＯＳＦＥＴ７の特性のうち、例えば抵抗領域Ｒ１の一部領域Ｒ３（図３）を動作点として利用する一方で、逆接時には、飽和領域Ｒ２を動作点として利用する。
【００４８】
これにより、誤って逆接してしまった場合に内部回路５に流れる電流を、デプレッション型ＭＯＳＦＥＴ７により一定範囲内に抑制することができる。すなわち、図４に示すように、制御チップ２のグランド端子２２をバッテリ３に、電源端子２１をグランドに、それぞれ接続してしまった場合には、制御チップ２に印加される電圧のうちほとんどをデプレッション型ＭＯＳＦＥＴ７が受けることとなり、内部回路５に流れる電流を抑制することができる。なお、逆接時には、パワーチップ１のゲート電位はハイレベルとなって、パワーチップ１はＯＮ状態となる。
【００４９】
他方、正常な接続状態（図１）では、バッテリ３からの電源は、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２より内部回路５に供給される。
【００５０】
次に、図５を参照して、制御チップ２の素子構造について説明する。
【００５１】
本実施形態の場合、制御チップ２は、例えばＮ型基板２３を備える。
【００５２】
そして、図５に示すように、デプレッション型ＭＯＳＦＥＴ７のドレイン端子７２から内部回路５に接続された配線７５（内部回路５への電源供給用の配線）は、制御チップ２のＮ型基板２３のＮ+領域２３ａにも接続され、該ドレイン端子７２より制御チップ２のサブ電位（基板電位）を付与するような構成となっている。
【００５３】
また、デプレッション型ＭＯＳＦＥＴ７のソース端子７１は、該デプレッション型ＭＯＳＦＥＴ７１のソースドレイン構造における両端子７１，７２のうち、該デプレッション型ＭＯＳＦＥＴ７のウェル領域７３と電気的に接続されている方の端子である。他方、ドレイン端子７２は、ソースドレイン構造における両端子７１，７２のうちウェル領域７３とは絶縁されている方の端子である。
【００５４】
さらに、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型は、本実施形態の場合、Ｐ型となっている。すなわち、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型は、制御チップ２の基板（Ｎ型基板２３）とは異なる導電型に設定されている。
【００５５】
なお、パワーチップ１の総抵抗は、制御チップ２の総抵抗よりも小さい値に設定されている。
【００５６】
以上のような第１の実施形態によれば、制御チップ２は、デプレッション型ＭＯＳＦＥＴ７を備え、このデプレッション型ＭＯＳＦＥＴ７のソース端子７１は制御チップ２の電源端子２１又はグランド端子２２の何れか一方に接続され、ドレイン端子７２は制御チップ２の内部回路５に接続されているので、逆接時に内部回路５に流れてしまう電流をデプレッション型ＭＯＳＦＥＴ７の定電流動作により抑制することができる（例えば、消費電力０．１Ｗ程度）。このため、逆接時における内部回路５の発熱を抑制でき、該内部回路５を好適に保護することができる。また、このようにデプレッション型ＭＯＳＦＥＴ７を用いるので、長時間の逆接が発生したとしても好適に保護し続けることができる。
【００５７】
また、パワーチップ１と、このパワーチップ１とは別体に構成された制御チップ２とを備え、バッテリ３に対しこれらパワーチップ１及び制御チップ２を相互に並列に接続した状態で、制御チップ２の内部回路５によりパワーチップ１を制御することによって負荷４への電源供給を制御するので、正常接続時における負荷４への供給電源は、デプレッション型ＭＯＳＦＥＴ７及び内部回路５による電圧降下の影響を受けることが無い。このため、バッテリ３より負荷４に対して供給可能な電流を比較的大きな値とすることが可能となる。つまり、バッテリ３からの電源を、総抵抗の値が制御チップ２よりも小さく設定されたパワーチップ１のみを介して負荷４に供給するので、この供給電流を比較的大きな値に設定することができる。
【００５８】
さらに、デプレッション型ＭＯＳＦＥＴ７は、ＩＣ（制御チップ２）に内蔵可能であるとともに、そのＩＣの製造が容易である。加えて、デプレッション型ＭＯＳＦＥＴ７を制御するための制御回路は不要である。このため、本実施形態に係るパワーＩＣ１０は、低コストで製造することが可能である。
【００５９】
〔第２の実施形態〕
次に、図６及び図７を参照して、本発明に係る第２の実施形態について説明する。
【００６０】
第２の実施形態に係るパワーＩＣ２０は、以下に説明する点でのみ上記の第１の実施形態に係るパワーＩＣ１０と異なり、その他の点ではパワーＩＣ１０と同様に構成されている。よって、同様の構成要素には同一の符号を付し、その説明を省略する。
【００６１】
図６及び図７に示すように、第２の実施形態に係るパワーＩＣ２０では、デプレッション型ＭＯＳＦＥＴ７のソース端子７１が、制御チップ２のグランド端子２２に接続されている。
【００６２】
また、図７に示すように、第２の実施形態の場合、制御チップ２はＰ型基板２４を備える。このため、本実施形態の場合、デプレッション型ＭＯＳＦＥＴ７のウェル領域７３の導電型はＮ型（制御チップ２の基板（Ｐ型基板２４）とは異なる導電型）に設定する。
【００６３】
また、配線７５（内部回路５への電源供給用の配線）は、Ｐ型基板２３のＰ+領域２４ａにも接続され、該ドレイン端子７２より制御チップ２のサブ電位（基板電位）を付与するような構成となっている。
【００６４】
以上のような第２の実施形態によっても、上記の第１の実施形態の場合と同様の効果が得られる。
【００６５】
【発明の効果】
本発明によれば、逆接時に制御回路に流れてしまう電流をデプレッション型ＭＯＳＦＥＴにより抑制することができる。このため、長時間の逆接が発生したとしても制御回路を好適に保護し続けることができる。
【００６６】
また、切替チップと、この切替チップとは別体に構成された制御チップとを備え、制御チップの制御回路により切替チップを制御することによって負荷への電源供給を制御するので、正常接続時における負荷への供給電源は、制御チップが備えるデプレッション型ＭＯＳＦＥＴ及び内部回路による電圧降下の影響を受けることが無い。このため、電源から負荷への電源供給を、切替チップのみを介して行うので、負荷に対して供給可能な電流を比較的大きな値とすることが可能となる。
【００６７】
さらに、デプレッション型ＭＯＳＦＥＴは、ＩＣ（制御チップ）に内蔵可能であるとともに、ショットキーダイオード或いはパワーＭＯＳＦＥＴを用いる場合と比べて、ＩＣの製造が容易となる。加えて、デプレッション型ＭＯＳＦＥＴを制御するための制御回路も不要である。このため、本発明の車両用電源制御装置及び制御チップは、低コストで製造することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る車両用電源制御装置を示す回路図である。
【図２】デプレッション型ＭＯＳＦＥＴを示す図である。
【図３】デプレッション型ＭＯＳＦＥＴの電圧−電流特性を示す図である。
【図４】逆接時の動作を説明するための回路図である。
【図５】制御チップの素子構造を示す断面図である。
【図６】第２の実施形態に係る車両用電源制御装置を示す回路図である。
【図７】図６の車両用電源制御装置における制御チップの素子構造を示す断面図である。
【図８】従来の車両用電源制御装置を示す回路図である。
【符号の説明】
１０ パワーＩＣ（車両用電源制御装置）
１ パワーチップ（切替チップ）
２ 制御チップ
２３ Ｎ型基板（制御チップの基板）
２１ 電源端子
２２ グランド端子
３ バッテリ（車載電源）
４ 負荷
５ 内部回路（制御回路）
７ デプレッション型ＭＯＳＦＥＴ
７１ ソース端子
７２ ドレイン端子
７３ ウェル領域
２０ パワーＩＣ（車両用電源制御装置）
２４ Ｐ型基板（制御チップの基板）
Claims (9)
- 車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップと、
前記切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成された制御チップと、
を備え、
前記車載電源に対し、前記制御チップ及び前記切替チップを相互に並列に接続した状態で、該切替チップを前記制御チップの前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な車両用電源制御装置であって、
前記制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は前記制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続され、
前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、前記制御チップの基板にも接続され、該ドレイン端子より前記制御チップの基板電位を付与するようにしたことを特徴とする車両用電源制御装置。 - 前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることを特徴とする請求項１に記載の車両用電源制御装置。
- 前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、前記制御チップの基板とは異なる導電型に設定されていることを特徴とする請求項１又は２に記載の車両用電源制御装置。
- 前記切替チップの総抵抗は、前記制御チップよりも小さい値に設定されていることを特徴とする請求項１乃至３のいずれか一項に記載の車両用電源制御装置。
- 車載電源から負荷への電源供給をＯＮ状態とＯＦＦ状態とに切り替える切替チップのＯＮ／ＯＦＦ切替を制御する制御回路を有し、前記切替チップとは別体に構成され、前記車載電源に対し、前記切替チップと並列に接続された状態で、該切替チップを前記制御回路により制御することによって、前記負荷への電源供給を制御することが可能な制御チップであって、
デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は当該制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続され、
前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、当該制御チップの基板にも接続され、該ドレイン端子より該制御チップの基板電位を付与するようにしたことを特徴とする制御チップ。 - 前記デプレッション型ＭＯＳＦＥＴの前記ソース端子は、該デプレッション型ＭＯＳＦＥＴのソースドレイン構造における両端子のうち、該デプレッション型ＭＯＳＦＥＴのウェル領域と電気的に接続されている方の端子であり、前記ドレイン端子は、前記両端子のうち前記ウェル領域とは絶縁されている方の端子であることを特徴とする請求項５に記載の制御チップ。
- 前記デプレッション型ＭＯＳＦＥＴのウェル領域の導電型は、当該制御チップの基板とは異なる導電型に設定されていることを特徴とする請求項５又は６に記載の制御チップ。
- 車載電源から負荷への電源供給を制御する制御回路を有する制御チップを備え、
前記車載電源に前記制御チップを接続した状態で、前記制御チップの前記制御回路によって前記負荷への電源供給を制御することが可能な車両用電源制御装置であって、
前記制御チップは、デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は前記制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続され、
前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、前記制御チップの基板にも接続され、該ドレイン端子より前記制御チップの基板電位を付与するようにしたことを特徴とする車両用電源制御装置。 - 車載電源から負荷への電源供給を制御する制御回路を有する制御チップであって、
デプレッション型ＭＯＳＦＥＴを備え、該デプレッション型ＭＯＳＦＥＴのソース端子は当該制御チップの電源端子又はグランド端子の何れか一方に接続され、ドレイン端子は前記制御回路に接続され、
前記デプレッション型ＭＯＳＦＥＴのドレイン端子は、当該制御チップの基板にも接続され、該ドレイン端子より該制御チップの基板電位を付与するようにしたことを特徴とする制御チップ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179688A JP4574960B2 (ja) | 2003-06-24 | 2003-06-24 | 車両用電源制御装置及び制御チップ |
| US10/855,511 US7554777B2 (en) | 2003-06-24 | 2004-05-28 | Power supply control apparatus including control circuit chip with reverse-connected battery protection |
| DE102004030222A DE102004030222A1 (de) | 2003-06-24 | 2004-06-23 | Energieversorgungssteuervorrichtung mit einem Steuerschaltungschip mit Schutz bei umgekehrt geschalteter Batterie |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179688A JP4574960B2 (ja) | 2003-06-24 | 2003-06-24 | 車両用電源制御装置及び制御チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019532A JP2005019532A (ja) | 2005-01-20 |
| JP4574960B2 true JP4574960B2 (ja) | 2010-11-04 |
Family
ID=33535080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003179688A Expired - Fee Related JP4574960B2 (ja) | 2003-06-24 | 2003-06-24 | 車両用電源制御装置及び制御チップ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7554777B2 (ja) |
| JP (1) | JP4574960B2 (ja) |
| DE (1) | DE102004030222A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271989B2 (en) * | 2004-06-03 | 2007-09-18 | Altera Corporation | Electrostatic discharge protection circuit |
| US8476709B2 (en) | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
| JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| FR2948828B1 (fr) * | 2009-07-28 | 2011-09-30 | St Microelectronics Rousset | Dispositif electronique de protection contre une inversion de polarite d'une tension d'alimentation continue, et application au domaine de l'automobile |
| US9142951B2 (en) | 2009-07-28 | 2015-09-22 | Stmicroelectronics (Rousset) Sas | Electronic device for protecting against a polarity reversal of a DC power supply voltage, and its application to motor vehicles |
| US8456794B2 (en) | 2009-11-12 | 2013-06-04 | Infineon Technologies Ag | Clock-pulsed safety switch |
| JP2011119356A (ja) * | 2009-12-01 | 2011-06-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP5937436B2 (ja) * | 2012-06-28 | 2016-06-22 | アルプス電気株式会社 | 保護回路 |
| JP6213136B2 (ja) | 2013-10-17 | 2017-10-18 | 富士電機株式会社 | 半導体装置 |
| US9559682B2 (en) * | 2015-01-12 | 2017-01-31 | Infineon Technologies Ag | Protected switching element |
| US9768611B2 (en) * | 2015-02-18 | 2017-09-19 | Continental Automotive Systems, Inc. | Apparatus and method for reverse battery protection |
| US10396550B2 (en) * | 2016-09-30 | 2019-08-27 | Texas Instruments Incorporated | ESD protection charge pump active clamp for low-leakage applications |
| JP6711251B2 (ja) * | 2016-12-01 | 2020-06-17 | 株式会社デンソー | 駆動装置 |
| JP6911792B2 (ja) * | 2018-02-21 | 2021-07-28 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
| US11522363B2 (en) * | 2018-09-03 | 2022-12-06 | Stmicroelectronics S.R.L. | Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity |
| KR102142447B1 (ko) * | 2018-12-28 | 2020-08-07 | 현대오트론 주식회사 | 연료전지 셀 전압 측정 제어 방법 및 이를 실행하는 장치 |
| JP2020150575A (ja) | 2019-03-11 | 2020-09-17 | セイコーエプソン株式会社 | 駆動制御装置、駆動回路および移動体 |
| CN109873404B (zh) * | 2019-03-15 | 2020-10-27 | 珠海市杰理科技股份有限公司 | 功率管防倒灌电路及稳压芯片 |
| CN110400982A (zh) * | 2019-07-01 | 2019-11-01 | 联想(北京)有限公司 | 一种充放电方法及电子设备 |
| KR20230020976A (ko) * | 2020-06-08 | 2023-02-13 | 에이일이삼 시스템즈, 엘엘씨 | 배터리 관리 시스템용 보호 회로 |
| CN113644705B (zh) * | 2021-07-07 | 2022-07-01 | 上海芯跳科技有限公司 | 自适应的衬底切换电路结构及电池保护芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02179223A (ja) * | 1988-10-20 | 1990-07-12 | Daimler Benz Ag | 自動車の誘導負荷の付勢装置 |
| JPH03278614A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体集積回路 |
| JPH05152513A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 高耐圧集積回路 |
| JPH08213619A (ja) * | 1994-10-19 | 1996-08-20 | Siliconix Inc | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 |
| JP2001231290A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | モータ制御装置 |
| JP2003008020A (ja) * | 2001-06-21 | 2003-01-10 | Nec Kansai Ltd | 半導体装置 |
| JP2003124325A (ja) * | 2001-10-11 | 2003-04-25 | Toshiba Corp | 逆電圧保護機能を有する半導体回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799630B2 (ja) * | 1990-09-11 | 1995-10-25 | 株式会社東芝 | スタティック型半導体記憶装置 |
| JP2816508B2 (ja) * | 1991-12-16 | 1998-10-27 | 三菱電機株式会社 | 電源投入検出回路 |
| US5517379A (en) | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
| JPH10283040A (ja) * | 1997-04-08 | 1998-10-23 | Toshiba Corp | 電圧分圧回路、差動増幅回路および半導体集積回路装置 |
| US6031702A (en) * | 1997-10-22 | 2000-02-29 | Siliconix Incorporated | Short circuit protected DC-DC converter using disconnect switching and method of protecting load against short circuits |
| US6043965A (en) * | 1997-11-20 | 2000-03-28 | General Motors Corporation | Low loss reverse battery protection |
| US6313610B1 (en) * | 1999-08-20 | 2001-11-06 | Texas Instruments Incorporated | Battery protection circuit employing active regulation of charge and discharge devices |
| FR2800532B1 (fr) * | 1999-10-28 | 2002-01-04 | Pixtech Sa | Commutateur tres haute tension |
| US6650520B2 (en) * | 2001-10-26 | 2003-11-18 | Koninklijke Philips Electronics N.V. | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto |
| US6587368B1 (en) * | 2002-01-07 | 2003-07-01 | Macronix International Co., Ltd. | Non-volatile memory circuit |
| US6614666B1 (en) * | 2002-05-08 | 2003-09-02 | Micrel, Inc. | Universal output driver |
| US6859020B2 (en) * | 2002-10-15 | 2005-02-22 | Texas Instruments Incorporated | Low power mode detection circuit for a DC/DC converter |
| TWI226070B (en) * | 2003-02-19 | 2005-01-01 | Realtek Semiconductor Corp | Adjustable resistor |
-
2003
- 2003-06-24 JP JP2003179688A patent/JP4574960B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-28 US US10/855,511 patent/US7554777B2/en not_active Expired - Fee Related
- 2004-06-23 DE DE102004030222A patent/DE102004030222A1/de not_active Ceased
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02179223A (ja) * | 1988-10-20 | 1990-07-12 | Daimler Benz Ag | 自動車の誘導負荷の付勢装置 |
| JPH03278614A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体集積回路 |
| JPH05152513A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 高耐圧集積回路 |
| JPH08213619A (ja) * | 1994-10-19 | 1996-08-20 | Siliconix Inc | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 |
| JP2001231290A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | モータ制御装置 |
| JP2003008020A (ja) * | 2001-06-21 | 2003-01-10 | Nec Kansai Ltd | 半導体装置 |
| JP2003124325A (ja) * | 2001-10-11 | 2003-04-25 | Toshiba Corp | 逆電圧保護機能を有する半導体回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004030222A1 (de) | 2005-02-24 |
| US20040263132A1 (en) | 2004-12-30 |
| US7554777B2 (en) | 2009-06-30 |
| JP2005019532A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4574960B2 (ja) | 車両用電源制御装置及び制御チップ | |
| US8116052B2 (en) | Power supply control circuit including overvoltage protection circuit | |
| JP5274824B2 (ja) | 電力供給制御回路 | |
| US8217706B2 (en) | Method for regulating temperature | |
| WO2017160415A1 (en) | Area-efficient and robust electrostatic discharge circuit | |
| JPH0795033A (ja) | 電力用半導体装置回路 | |
| JPH07110721A (ja) | 起動回路 | |
| JP2009165113A (ja) | 負荷駆動装置 | |
| JP3831894B2 (ja) | 半導体集積回路 | |
| JP2009147994A (ja) | 電力供給制御回路 | |
| JPH09507369A (ja) | 保護形スイッチ | |
| US20060023381A1 (en) | System and method for protecting a load from a voltage source | |
| JP2005244439A (ja) | コンパレータ回路装置 | |
| JP5124292B2 (ja) | 電力スイッチ回路 | |
| TW200836487A (en) | I/O circuit | |
| JPS63141357A (ja) | パワーｍｏｓｆｅｔ | |
| JPH09284119A (ja) | 半導体集積回路装置 | |
| JP2020526022A (ja) | ハイサイドゲートドライバ | |
| JP2004228317A (ja) | 半導体記憶装置 | |
| KR101239102B1 (ko) | Ｅｓｄ보호 회로 | |
| JP2006261233A (ja) | 入力保護回路 | |
| CN106233628A (zh) | 器件输入保护电路 | |
| JP2004227102A (ja) | 定電流回路 | |
| JP2005123596A (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
| US20090302397A1 (en) | Field-Effect Transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060511 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4574960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |