JPH09284119A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH09284119A
JPH09284119A JP8097843A JP9784396A JPH09284119A JP H09284119 A JPH09284119 A JP H09284119A JP 8097843 A JP8097843 A JP 8097843A JP 9784396 A JP9784396 A JP 9784396A JP H09284119 A JPH09284119 A JP H09284119A
Authority
JP
Japan
Prior art keywords
node
type transistor
input terminal
pad
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8097843A
Other languages
English (en)
Other versions
JP3464340B2 (ja
Inventor
Tetsuro Yanai
鉄朗 矢内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP09784396A priority Critical patent/JP3464340B2/ja
Priority to TW086104402A priority patent/TW399366B/zh
Priority to EP97106010A priority patent/EP0802604B1/en
Priority to DE69737378T priority patent/DE69737378T2/de
Priority to KR1019970013413A priority patent/KR100364876B1/ko
Priority to CN97110753A priority patent/CN1096747C/zh
Priority to US08/837,360 priority patent/US5942931A/en
Publication of JPH09284119A publication Critical patent/JPH09284119A/ja
Application granted granted Critical
Publication of JP3464340B2 publication Critical patent/JP3464340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 静電気保護回路におけるＭＯＳ型トランジス
タのゲート電極の電位を抵抗による電圧降下を利用して
低く抑えることにより、インパクトイオン化による基板
電流を防ぎ、より安定した集積回路装置の動作を得る。 【解決手段】 電源端子と入力端子3との間に第1のＭＯ
Ｓ型トランジスタ5を設け、接地端子2と入力端子3との
間に第2のＭＯＳ型トランジスタ6を設ける。第1のＭＯ
Ｓ型トランジスタ5のゲートをノード8に接続し、ノード
8と接地端子2との間に抵抗9が接続する。第2のトランジ
スタ6のゲートは接地端子2に接続されている。この回路
に負のパルス状の静電気が印加した場合、トランジスタ
5のゲート電位は抵抗9による電圧降下により低く抑えら
れるので、トランジスタ5のドレイン電流も低く抑えら
れ、インパクトイオン化による、基板電流を防ぎ、より
安定した半導体集積回路装置の動作を得ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に係わるもので、特に集積回路装置の入力端子あるいは
出力端子の静電気に対する保護回路に関する。
【０００２】
【従来の技術】従来、静電気に対する保護回路は、保護
用のｎチャネル型電界効果トランジスタ（以後単にｎ型
トランジスタと略す）のソースを外部のパッドと接続さ
れた入力端子にドレインを電源端子に、ゲートを接地端
子に接続し、ｎ型トランジスタのブレイクダウンを利用
して内部回路を保護するものであった。
【０００３】従来の保護回路によれば、保護用のｎ型ト
ランジスタのブレイクダウン電圧以上である正の静電気
（例えば1000Ｖ）がパッドを通して入力端子に印加され
たときは、ｎ型トランジスタはブレイクダウンし入力端
子に接続されたソースから電源端子に接続されたドレイ
ンへと電流が流れる。即ち、静電気は入力端子から電源
端子へと放電されるため、内部回路は保護される。
【０００４】静電気によりパルス状の負電圧（例えば−
1000Ｖ）がパッドを通して入力端子に印加された場合
は、保護用のｎ型トランジスタがオン状態になる。その
結果、静電気による電流が発生しこの電流は、保護トラ
ンジスタの電源端子に接続されたドレインから入力端子
に接続されたソースへと流れる。このため、静電気は実
質的に入力端子から電源端子へ放電されたことになり、
内部回路は保護される。
【０００５】
【発明が解決しようとする課題】従来の静電気に対する
保護回路では入力端子に保護用のｎ型トランジスタのし
きい値を越える負の電圧が印加されたとき、集積回路装
置の電源端子から入力端子へと電流が流れる。このと
き、保護用のｎ型トランジスタのドレイン付近が高電界
になるため、この高電界により発生したホットエレクト
ロンによるインパクトイオン化が起こり、ドレイン-基
板間に基板電流が流れてしまう。その結果、集積回路装
置の基板電位が上昇してしまう。これは半導体装置の安
定した動作を妨げる原因となり、この点を改善すること
が望まれていた。
【０００６】
【課題を解決するための手段】本発明は以上の点を解決
するためになされたものであり、その代表的な構成は、
第1の電位を持つ第1の電源端子に接続された一方の電極
と、パッドに接続された他方の電極と、第1のノードに
接続されたゲートとを有する第1の電界効果トランジス
タと、第1のノードとパッドの間に接続され、前記パッ
ドに所定値よりも低い負の電位が印加された場合、 前
記第1のノードから前記パッドへの電流路を形成する素
子と、前記第1のノードと第2の電位を持つ第2の電源端
子の間に設けた抵抗手段とを有することを特徴とする半
導体集積回路装置である。
【０００７】
【発明の実施の形態】
第1の実施の形態 図1は本発明の第1の実施の形態を示す回路図である。図
1に示すように、ｎ型トランジスタ5のソースが入力端子
3に、ドレインが例えば5Ｖの電源電位が与えられている
電源端子1に接続され、ｎ型トランジスタ6のソースが例
えば0Ｖの電位が与えられている接地端子2に、ドレイン
が入力端子3に接続されている。また入力端子3は図示し
ない外部のパッドと接続されている。これらのｎ型トラ
ンジスタ5、6は内部回路4を静電気から保護するための
保護用のｎ型トランジスタである。ｎ型トランジスタ5
のゲートはノード8に接続され、ノード8と入力端子3の
間にはダイオード7が設けられている。また、ノード8か
ら接地端子2までの間には抵抗9が設けられている。
【０００８】通常動作において、この回路の入力端子3
にハイレベルの信号（例えば5Ｖ）が入力された場合
は、ｎ型トランジスタ5、6がブレイクダウンすることは
なく、このハイレベルの信号は、そのまま内部回路4に
伝わる。また入力端子3にローレベルの信号（例えば0
Ｖ）が入力されたときは、ｎ型トランジスタ5、6はオン
状態にならないため、ローレベルの信号も、そのまま内
部回路4に伝わる。
【０００９】以上の様に入力端子3に与えられる信号
が、内部回路4を動作させるための0〜5Ｖ程度であれば
保護トランジスタ5、6は通常動作になんら寄与しない。
【００１０】静電気保護動作において、静電気により入
力端子3にパルス状の正電圧（例えば1000Ｖ）が印加さ
れた場合、すなわちｎ型トランジスタ5、6のブレイクダ
ウン電圧以上の電圧が印加された場合は、トランジス
5、6はブレイクダウンしソースからドレインへと電流が
流れる。そのため入力端子3から電源端子1に、入力端子
3から接地端子2に電流が流れることになり、静電気は電
源端子1、接地端子2へ放電され、内部回路4は静電気か
ら保護される。
【００１１】次にこの回路の入力端子3に負の電圧（例
えば−1000Ｖ）が印加されたとき、ｎ型トランジスタ5
及び6はオン状態になる。このとき、電源端子1からｎ型
トランジスタ5を介して入力端子3に流れる電流と、接地
端子2からｎ型トランジスタ6を介して入力端子3に流れ
る電流と、接地端子2から抵抗9、ダイオード7を介して
入力端子3に流れる電流とが発生する。
【００１２】電源端子1、接地端子2から入力端子3に電
流が流れることにより、静電気は実質的に電源端子1、
接地端子2へ放電されたことになり、内部回路4は静電気
から保護される。
【００１３】このとき接地端子からノード8へ流れる電
流は抵抗9により低く抑えられる。またｎ型トランジス
タ5において、ゲート電極の電位は、ノード8の電位と同
電位になるので、ｎ型トランジスタ5のゲート電位は抵
抗9による電圧降下により低くなっている。ゲート電位
が低く抑えられることにより、ｎ型トランジスタ5のソ
ース・ドレイン間を流れる電流も低く抑えられることに
なる。従って適切な値の抵抗9を選ぶことによって、ｎ
型トランジスタ5のゲート電位を低く抑え、インパクト
イオン化によってｎ型トランジスタ5から発生する基板
電流を抑えることができる。これによってより安定した
集積回路装置の動作を得ることができる。
【００１４】第2の実施の形態 図2は本発明の第2の実施の形態の半導体集積回路装置を
示す回路図である。なお第1の実施の形態と共通する部
分には同一の符号を付与している。
【００１５】本実施の形態における特徴は第3のｎ型ト
ランジスタ21を第1のノード8及び入力端子3の間に設置
し、第3のｎ型トランジスタ21のゲートをノード8に接続
したことである。
【００１６】この回路における通常動作及び静電気によ
り入力端子3に正のパルス状電圧（例えば1000Ｖ）が印
加された場合は実施の形態1と同様である。
【００１７】次にこの回路に、静電気により入力端子3
に負の電圧（例えば-1000Ｖ）が印加されたとき、ｎ型
トランジスタ5、6及び21はオン状態になる。このとき、
電源端子1からｎ型トランジスタ5を介して入力端子3に
流れる電流と、接地端子2からｎ型トランジスタ6を介し
て入力端子3に流れる電流と、接地端子2から抵抗9、ｎ
型トランジスタ21を介して入力端子3に流れる電流とが
発生する。
【００１８】電源端子1、接地端子2から入力端子3に電
流が流れることにより、静電気は実質的に電源端子1、
接地端子2へ放電されたことになり、内部回路4は静電気
から保護される。
【００１９】なお、この動作時にｎ型トランジスタ5の
ゲート電位を低く抑える働きは第1の実施の形態と同様
である。
【００２０】通常、製造工程ではダイオードとｎ型トラ
ンジスタを別工程で作らなければならないが、このよう
にダイオードをｎ型トランジスタ21に置き換えることに
より、製造工程でダイオードを作る工程を省き、同一工
程でｎ型トランジスタを3個作ればよい。この結果、製
造工程は簡略化し、より安価に本発明の保護回路を作成
することができる。
【００２１】第3の実施の形態 本発明第3の実施の形態として、第2の実施の形態におけ
るｎ型トランジスタ21のしきい値をｎ型トランジスタ5
のしきい値より低い値に設定する。
【００２２】この回路における通常動作及び静電気によ
り入力端子3に正のパルス状電圧（例えば1000Ｖ）が印
加された場合は実施の形態1と同様である。
【００２３】次にこの回路に、静電気により入力端子3
に負の電圧（例えば-1000Ｖ）が印加されたとき、ｎ型
トランジスタ5、6及び21はオン状態になる。このとき、
電源端子1からｎ型トランジスタ5を介して入力端子3に
流れる電流と、接地端子2からｎ型トランジスタ6を介し
て入力端子3に流れる電流と、接地端子2から抵抗9、ｎ
型トランジスタ21を介して入力端子3に流れる電流が発
生する。
【００２４】電源端子1、接地端子2から入力端子3に電
流が流れることにより、静電気は実質的に電源端子1、
接地端子2へ放電されたことになり、内部回路4は静電気
から保護される。
【００２５】このとき、ノード8と入力端子3との電位差
がｎ型トランジスタ21のしきい値と等しくなればｎ型ト
ランジスタ21はオン状態になるため、ノード8の電位つ
まりｎ型トランジスタ5のゲート電極の電位はｎ型トラ
ンジスタ21のしきい値付近の値となる。この結果、保護
用のｎ型トランジスタ5において、ゲート電極の電位は
ｎ型トランジスタ21のしきい値の付近の電位に固定され
る。そのためｎ型トランジスタ5のゲート電位は第2の実
施の形態におけるｎ型トランジスタ5のゲート電位より
低く抑えられ、第2の実施の形態よりも5のソース・ドレ
イン間を流れる電流が低く抑えられることになる。従っ
てｎ型トランジスタ5からインパクトイオン化によって
発生する基板電流をさらに抑えることができるので、よ
り優れた静電気防止回路を作成することができる。
【００２６】第4の実施の形態 図3は本発明の第4の実施の形態の回路図である。なお第
1、第2の実施の形態と共通する部分には同一の符号を付
与している。本実施の形態における特徴は第1の実施の
形態における抵抗9を第4のＮ型ＭＯＳトランジスタ31に
置き換え、ｎ型トランジスタ31のゲート電極を電源端子
１に接続したことでｎ型トランジスタ31を常にオン状態
とし、抵抗手段としてｎ型トランジスタのオン抵抗を利
用したことである。
【００２７】この回路における通常動作及び静電気によ
り入力端子3に正のパルス状電圧（例えば1000Ｖ）が印
加された場合は実施の形態1と同様である。
【００２８】次にこの回路に、負の電圧（例えば-1000
Ｖ）が入力端子3に印加されるとｎ型トランジスタ5、
6、21はオン状態になる。このとき接地端子2からｎ型ト
ランジスタ6を介して入力端子3に流れる電流が発生す
る。またｎ型トランジスタ31はゲート電極を電源端子が
接続されているので常にオン状態であるため、接地端子
2からｎ型トランジスタ31とｎ型トランジスタ21を介し
て入力端子3へ電流が流れる。電源端子1からはｎ型トラ
ンジスタ5を介して入力端子3に電流が流れる。
【００２９】電源端子1、接地端子2から入力端子3に電
流が流れることにより、静電気は実質的に電源端子1、
接地端子2へ放電されたことになり、内部回路4は静電気
から保護される。
【００３０】通常、電界効果ｎ型トランジスタはオン状
態で数ｋオーム程度の抵抗値を持つので、ｎ型トランジ
スタ31が抵抗手段として働き、接地端子２からノード8
へ流れる電流はｎ型トランジスタ31により低く抑えられ
る。またｎ型トランジスタ5において、ｎ型トランジス
タ5のゲート電極の電位がｎ型トランジスタ31による電
圧降下により下げられるのでｎ型トランジスタ5のソー
ス・ドレイン間を流れる電流も低く抑えられることにな
る。
【００３１】抵抗素子はｎ型トランジスタと別工程で作
成されるので、抵抗をｎ型トランジスタに置き換える
と、集積回路装置を製造するうえで抵抗素子を作る工程
を削除することができる。その結果、製造工程は簡略化
しより安価に集積回路装置を製作できるという利点を持
つ。
【００３２】また、数ｋオームの抵抗素子をポリシリコ
ン配線等で作成すると数ｍｍの配線が必要となるがｎ型
トランジスタはオン抵抗で、通常数ｋオームの抵抗値を
持つので、より小さい面積でより大きな抵抗値を得るこ
とができる。そのため、素子の面積を縮小できるという
効果もある。
【００３３】第5の実施の形態 図4は本発明第5の実施の形態の回路図である。なお第
1、第2の実施の形態と共通する部分には同一の符号を付
与している。本実施の形態における特徴はｎ型トランジ
スタ6のゲートをノード8に接続したことにある。
【００３４】この回路における通常動作及び静電気によ
り入力端子3に正のパルス状電圧（例えば1000Ｖ）が印
加された場合は実施の形態1と同様である。
【００３５】次にこの回路の入力端子3に負の電圧（例
えば−1000Ｖ）が印加されたとき、ｎ型トランジスタ5
及び6はオン状態になる。このとき、電源端子1からｎ型
トランジスタ5を介して入力端子3に流れる電流と、接地
端子2からｎ型トランジスタ６を介して入力端子３に流
れる電流と、接地端子2から抵抗9、ｎ型トランジスタ21
を介して入力端子3に流れる電流とが発生する。
【００３６】電源端子1、接地端子2から入力端子3に電
流が流れることにより、静電気は実質的に電源端子1、
接地端子2へ放電されたことになり、内部回路4は静電気
から保護される。
【００３７】このとき接地端子2からノード8へ流れる電
流は抵抗9により低く抑えられる。またｎ型トランジス
タ5、6において、ｎ型トランジスタ5、6のゲート電極の
電位はノード8の電位と同じになるのでｎ型トランジス
タ5、6のゲート電位は、抵抗9による電圧降下により低
く抑えられる。この結果ｎ型トランジスタ5、6のソース
・ドレイン間を流れる電流も低く抑えられることにな
る。
【００３８】このように接続することでｎ型トランジス
タ5から発生する基板電流だけでなく、接地端子2と入力
端子3の間に接続されたｎ型トランジスタ6から発生する
基板電流も抑えることができる。接地側、電源側、両方
の保護ｎ型トランジスタに対して基板電流を抑える効果
が得られるのでより安定した集積回路装置の動作を得る
ことができる。
【００３９】また実施の形態の中では入力端子の静電気
に対する保護回路として説明したが本発明は入力端子に
限定されるものではなく出力端子の静電気に対する保護
回路としても利用できる。
【００４０】
【発明の効果】以上述べたように、本発明の半導体集積
回路装置の代表的なものによれば、第1のノードとパッ
ドとの間に第1のノードからパッドへの電流路を形成す
る素子、第1のノードと第2の電源との間に抵抗手段を設
けることにより、保護トランジスタのゲート電圧を抑
え、保護トランジスタに流れる電流を抑えることができ
る。つまりトランジスタに発生する基板電流を抑えるこ
とができるので、内部回路に対する保護の機能は従来と
同様の効果を保ちつつ、より安定した半導体集積回路装
置の動作を得ることができる。
【図面の簡単な説明】
【図１】本発明第1の実施の形態を示す回路図
【図２】本発明第2の実施の形態を示す回路図
【図３】本発明第4の実施の形態を示す回路図
【図４】本発明第5の実施の形態を示す回路図
【符号の説明】
5、6、21、31、ｎチャネル電界効果型ｎ型トランジスタ 1 電源端子、2 接地端子、3 入力端子、4 内部回路 7 ダイオード、8 ノード、9 抵抗

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第1の電位を持つ第1の電源端子に接続さ
    れた一方の電極と、パッドに接続された他方の電極と、
    第1のノードに接続されたゲートとを有する第1の電界効
    果トランジスタと、 前記第1のノードと前記パッドの間に接続され、前記パ
    ッドに所定値よりも低い負の電位が印加された場合、
    前記第1のノードから前記パッドへの電流路を形成する
    素子と、 前記第1のノードと第2の電位を持つ第2の電源端子の間
    に設けた抵抗手段とを有することを特徴とする半導体集
    積回路装置。
  2. 【請求項２】 前記第1のノードと前記パッドの間に接
    続され、前記第1のノードから前記パッドへの電流路を
    形成する素子は、ダイオードであることを特徴とする請
    求項1に記載の半導体集積回路装置。
  3. 【請求項３】 前記第1のノードと前記パッドの間に接
    続され、前記第1のノードから前記パッドへの電流路を
    形成する素子は、第2の電界効果トランジスタであるこ
    とを特徴とする請求項1に記載の半導体集積回路装置。
  4. 【請求項４】 前記第2の電界効果トランジスタの閾値
    を、前記第1の電界効果トランジスタの閾値よりも低い
    値としたことを特徴とする請求項2に記載の半導体集積
    回路装置。
  5. 【請求項５】 前記抵抗手段は、第3の電界効果トラン
    ジスタであることを特徴とする請求項1に記載の半導体
    集積回路装置。
  6. 【請求項６】 第1の電位を持つ第1の電源端子に接続さ
    れた一方の電極と、パッドに接続された他方の電極と、
    第1のノードに接続されたゲートとを有する第1の電界効
    果トランジスタと、 前記第1のノードと前記パッドの間に接続され、前記第1
    のノードから前記パッドへの電流路を形成する素子と、 前記パッドに接続された一方の電極と、第2の電位を持
    つ第2の電源端子に接続された他方の電極と、第1のノー
    ドに接続されたゲートとを有する第4の電界効果トラン
    ジスタと、 前記第1のノードと前記第2の電源端子の間に設けた抵抗
    手段とを特徴とする半導体集積回路装置。
JP09784396A 1996-04-19 1996-04-19 半導体集積回路装置 Expired - Fee Related JP3464340B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09784396A JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置
TW086104402A TW399366B (en) 1996-04-19 1997-04-08 Protection circuit
DE69737378T DE69737378T2 (de) 1996-04-19 1997-04-11 Schutzschaltung
KR1019970013413A KR100364876B1 (ko) 1996-04-19 1997-04-11 보호회로
EP97106010A EP0802604B1 (en) 1996-04-19 1997-04-11 Protection circuit
CN97110753A CN1096747C (zh) 1996-04-19 1997-04-16 保护电路
US08/837,360 US5942931A (en) 1996-04-19 1997-04-17 Circuit for protecting an IC from noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09784396A JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH09284119A true JPH09284119A (ja) 1997-10-31
JP3464340B2 JP3464340B2 (ja) 2003-11-10

Family

ID=14203009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09784396A Expired - Fee Related JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置

Country Status (7)

Country Link
US (1) US5942931A (ja)
EP (1) EP0802604B1 (ja)
JP (1) JP3464340B2 (ja)
KR (1) KR100364876B1 (ja)
CN (1) CN1096747C (ja)
DE (1) DE69737378T2 (ja)
TW (1) TW399366B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
US6968157B2 (en) * 2001-08-22 2005-11-22 University Of Maryland System and method for protecting devices from interference signals
US6563360B1 (en) * 2002-01-15 2003-05-13 Hewlett Packard Development Company, L.P. System for controlling electrical signal level
US6949961B2 (en) * 2003-10-06 2005-09-27 Semiconductor Components Industries, L.L.C. Power switch structure with low RDSon and low current limit
KR100612945B1 (ko) * 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로
CN102624226A (zh) * 2012-03-12 2012-08-01 苏州佳世达电通有限公司 一种升压电路及具有该升压电路的电子装置
CN103151014A (zh) * 2013-03-12 2013-06-12 上海贝岭股份有限公司 一种用于液晶驱动电路的保护电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916263A (en) * 1971-12-13 1975-10-28 Honeywell Inf Systems Memory driver circuit with thermal protection
US3790856A (en) * 1973-06-04 1974-02-05 Gte Automatic Electric Lab Inc Overvoltage protection circuit for dual outputs of opposite polarity
US3909674A (en) * 1974-03-28 1975-09-30 Rockwell International Corp Protection circuit for MOS driver
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4980792A (en) * 1988-02-02 1990-12-25 National Semiconductor Corporation BiCMOS power transition circuit
US4808839A (en) * 1988-04-04 1989-02-28 Motorola, Inc. Power field effect transistor driver circuit for protection from overvoltages
US4839769A (en) * 1988-05-09 1989-06-13 Motorola, Inc. Driver protection circuit
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5001373A (en) * 1990-01-09 1991-03-19 Ford Motor Company Active clamp circuit with immunity to zener diode microplasmic noise
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry

Also Published As

Publication number Publication date
CN1096747C (zh) 2002-12-18
US5942931A (en) 1999-08-24
KR970072377A (ko) 1997-11-07
TW399366B (en) 2000-07-21
KR100364876B1 (ko) 2003-02-19
DE69737378T2 (de) 2007-11-29
CN1170280A (zh) 1998-01-14
EP0802604B1 (en) 2007-02-21
EP0802604A3 (en) 1998-06-10
DE69737378D1 (de) 2007-04-05
EP0802604A2 (en) 1997-10-22
JP3464340B2 (ja) 2003-11-10

Similar Documents

Publication Publication Date Title
JP2005235947A (ja) 静電気放電保護回路
JP3993927B2 (ja) 静電破壊保護回路
JP2006080160A (ja) 静電保護回路
JP3464340B2 (ja) 半導体集積回路装置
US6414360B1 (en) Method of programmability and an architecture for cold sparing of CMOS arrays
US6218881B1 (en) Semiconductor integrated circuit device
US20030043517A1 (en) Electro-static discharge protecting circuit
JP3559075B2 (ja) Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置
JPH07106455A (ja) 半導体集積回路装置の静電破壊保護回路
US6101077A (en) Electrostatic protection circuit of a semiconductor device
US20030230781A1 (en) Semiconductor device
US6583475B2 (en) Semiconductor device
JP4285792B2 (ja) 半導体集積回路装置における静電破壊保護回路
JPS6010767A (ja) 半導体装置
JP3100137B2 (ja) 半導体集積装置
JP2871329B2 (ja) 半導体集積回路
KR0158626B1 (ko) 전원단자의 정전기 보호회로
JP3810401B2 (ja) 半導体装置
US6151199A (en) Semiconductor integrated circuit device
EP0620598B1 (en) Input/output protective circuit
JPH07235609A (ja) 電界効果トランジスタの保護装置
JP4435749B2 (ja) 静電破壊保護回路
JPH11135641A (ja) 半導体集積回路の入力保護回路
JPS61285751A (ja) Ｃｍｏｓ型半導体装置
JP2001110907A (ja) シュミット回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees