CN1170280A - 保护电路 - Google Patents

保护电路 Download PDF

Info

Publication number
CN1170280A
CN1170280A CN97110753A CN97110753A CN1170280A CN 1170280 A CN1170280 A CN 1170280A CN 97110753 A CN97110753 A CN 97110753A CN 97110753 A CN97110753 A CN 97110753A CN 1170280 A CN1170280 A CN 1170280A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
electrically connected
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97110753A
Other languages
English (en)
Other versions
CN1096747C (zh
Inventor
矢内铁朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1170280A publication Critical patent/CN1170280A/zh
Application granted granted Critical
Publication of CN1096747C publication Critical patent/CN1096747C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

第一MOS晶体管(5)设置在电源端和输入端(3)之间。第二MOS晶体管(6)设置在接地端(2)与输入端(3)之间。第一MOS晶体管(5)的栅极电连接到节点(8)上,电阻器(9)电连接在节点(8)与另一接地端(2)之间。第二晶体管(6)的栅极电连接到接地端(2)上。当负脉冲型静电加到如上构成的电路上时,加到第一MOS晶体管(5)的栅极上的电势由于电阻(9)上产生压降而被限制得较低。因此,可以把在第一MOS晶体管(5)的源极与漏极之间流动的电流控制得较小,防止由于碰撞电离产生的基片电流流动。因此可以获得稳定工作的半导体集成电路器件。

Description

保护电路
本发明涉及一种半导体集成电路器件，尤其涉及一种对诸如静电或者加到集成电路的输入端或输出端上信号等噪声提供保护的保护电路。
在传统的对诸如静电等噪声输入进行保护的保护电路中，把N沟道MOS晶体管(下面简称为“NMOS晶体管”)的源极电连接到输入端，把其漏极电连接到电源端上，把其栅极电连接到接地端上。传统的保护电路利用NMOS晶体管击穿来保护内部电路防止噪声。
当由于静电等正的脉冲型电压噪声(例如1000V)通过外垫片加到输入端上时，保护NMOS晶体管击穿。因此，电流从电连接到输入端的源极流到电连接到电源端的漏极。即，由于噪声从输入端释放到电源端，所以保护了内部电路免受噪声的损坏。
另一方面，当由于静电等负的电压噪声(例如-1000V)加到输入端上时，保护NMOS晶体管导通。因此，产生电流，并从电连接到电源端的保护NMOS晶体管的漏极流到电连接到输入端的源极。因而，由于噪声基本上从输入端释放到电源端，所以保护了内部电路免受噪声的损坏。
当超过保护NMOS晶体管阈值的负电压加到传统保护电路内的输入端上时，电流从相应集成电路器件的电源端流向其输入端。同时，保护NMOS晶体管的漏极附近变成高电场。由于高电场产生的热电子将引起碰撞电离，从而使基片电流在其漏极与基片之间流动。结果，加到集成电路器件的基片上的电势增加了。这将影响集成电路器件的稳定工作。因此，希望能在这点上有所改进。
为此，本发明的目的在于提供一种能获得集成电路器件更稳定工作的保护电路。
根据本发明的一个方面，为了实现上述目的，提供了一种保护电路作为典型的例子：它包含：
第一场效应晶体管，具有一个电连接到具有第一电势的第一电源端上的电极、电连接到垫片上的另一电极和电连接到第一节点上的栅极；
电连接在第一节点与垫片之间的元件，当低于预定值的负电势加到垫片上时形成从第一节点向垫片延伸的电流通路；以及
设置在第一节点与具有第二电势的第二电源端之间的电阻装置。
已经简要地说明了本申请的各种发明中典型的一个。然而，从下面的描述将理解本申请的各种发明以及这些发明的具体的结构。
虽然说明书用权利要求来特别地指出和清楚地要求与本发明有关的主题，但相信，从下面结合附图的描述可以更好地理解本发明、本发明的目的和特征以及其进一步的目的、特征和优点，其中：
图1是本发明第一实施例的电路图；
图2是本发明第二实施例的电路图；
图3是本发明第四实施例的电路图；
图4是本发明第五实施例的电路图。
下面参照附图详细描述本发明的较佳实施例。
图1是本发明第一实施例的电路图。如图1所示，，NMOS晶体管5的源极电连接到输入端上，而其漏极电连接到电源端1上。电源端1提供5V的电势。NMOS晶体管6的源极电连接到接地端2上，而其漏极电连接到输入端3上。接地端2提供0V电势。而且输入端电连接到未示出的外垫片上。这些NMOS晶体管5和6用作保护NMOS晶体管，以保护内部电路4，免受诸如静电等噪声的损坏。NMOS晶体管5的栅极电连接到节点8上。二极管7设置在节点8与输入端3之间。而且，电阻器9设置在节点8与接地端2之间。
当在正常工作期间，高电平信号(例如5V)输入到本电路的输入端3时，NMOS晶体管5和6不会击穿。因而，把高电平信号像它原来那样传送到内部电路4。另一方面，当向输入端3提供低电平信号(例如0V)时，NMOS晶体管5和6不能导通。因而，低电平信号依原样也传送到内部电路4。
因此，如果加到输入端3上的信号约为0至5V来激励内部电路4时，则保护晶体管5和6对正常工作无影响。
当由于静电等引起的脉冲型正电压噪声(例如1000V)加到输入端3时，本电路进行保护工作。即，当大于使NMOS晶体管5和6电击穿的电压加到输入端3上时，NMOS晶体管5和6击穿，所以电流从其源极流向其漏极。因此，电流分别从输入端3流向电源端1，从输入端3流向接地端2。由于有电流，正电压噪声释放到电源端1和接地端2，所以保护了内部电路4。
其次，当负电压噪声(例如-1000V)加到本电路的输入端3上时，NMOS晶体管5和6导通。同时，电流从电源端1通过NMOS晶体管5流到输入端，从接地端2通过NMOS晶体管6流向输入端3，从接地端2通过电阻器9和二极管7流向输入端3。
由于电流从电源端1和接地端2流向输入端3，所以噪声基本上释放到电源端1和接地端2。因而，保护了内部电路4免受噪声损坏。
同时，从接地端2流向节点8的电流由于电阻器而减小较少或者限制得较小。由于加到NMOS晶体管5的栅极上的电势与节点8上的电势相等，则因电阻器9上产生的压降而使加到其栅极上的电势降低。还由于栅极电势降低较小，限制了在NMOS晶体管5的源极与漏极之间流动的电流。因而，适当地选择电阻器9的值可以较少地减小NMOS晶体管5的栅极电势，同时减小由于碰撞电离，NMOS晶体管5产生的基片电流。因此可以获得集成电路器件稳定工作。
图2是根据本发明第二实施例的半导体集成电路器件的电路图。顺便说一下，与第一实施例中使用的部件相同的部件用相同的参考号表示。
本实施例的特点在于，在第一节点8与输入端3之间设置了一个第三NMOS晶体管21，把第三NMOS晶体管21的栅极电连接到第一节点上。
本电路的正常工作和由于静电等引起的正脉冲型电压噪声(例如1000V)加到输入端3上与第一实施例相似。
其次，当由于静电等引起的负电压噪声(例如-1000V)加到本电路的输入端3上时，NMOS晶体管5和6以及第三NOMS晶体管21导通。同时，电流通过NMOS晶体管5从电源端1流向输入端3。而且，电流通过NMOS晶体管6从接地端2流向输入端3。再者，电流通过电阻器9和第三NMOS晶体管21从另一个接地端2流向输入端3。
由于电流从电源端1和接地端2流向输入端3，所以负电压噪声基本上释放到电源端1和接地端2。因此，保护了内部电路4，免受负电压噪声的损坏。
顺便说一句，根据上述工作把加到NMOS晶体管5的栅极上的电势限制得较低的功能与第一实施例相似。
二极管和NMOS晶体管必须以制造IC的另一个加工过程来制造。但，以如上所述的方法用NMOS晶体管21来代替二极管可以取消制造过程中的二极管的制造步骤。即，三个NMOS晶体管可以用同一过程制造。结果简化了制造过程，因此能以更低的成本制造本发明的保护电路。
至于本发明的第三实施例，把第二实施例中使用的NMOS晶体管21阈值设置成低于NMOS晶体管5的阈值。
该电路的正常工作和由于静电等引起的正脉冲型电路噪声(例如1000V)加到输入端3上与第一实施例相同。
其次，当由于静电等原因产生的负电压噪声(例如-1000V)加到本电路的输入端3上时，NMOS晶体管5、6和21导通。同时，电流通过NMOS晶体管5从电源端1流向输入端3。而且电流通过NMOS晶体管6从接地端2流向输入端3。再者，电流通过电阻器9和NMOS晶体管21从另一接地端2流向输入端3。
由于电流从电源端1和接地端2流向输入端3，所以负电压噪声基本上释放到电源端1和接地端2。因此，保护了内部电路4，免受诸如静电等噪声的损坏。
如果此时节点8与输入端3之间的电势差等于NMOS晶体管21的阈值，则NMOS晶体管21进入到导通状态。因此，节点8上的电势，即加到NMOS晶体管5的栅极上的电势到达接近NMOS晶体管21的阈值的值。结果，加到保护NMOS晶体管5的栅极上的电势固定在接近NMOS晶体管21的阈值的电势上。因此，可以把NMOS晶体管5的栅极电势限制在低于第二实施例所用的NMOS晶体管5的栅极电势的电势。即，与第二实施例相比，在NMOS晶体管5的源极与漏极之间流动的电流可以减小较少或者限制得较低。因此，由于可以进一步限制因碰撞电离NMOS晶体管5产生的基片电流，所以可以制造出更佳的保护电路。
图3是本发明第四实施例的电路图。与第一和第二实施例所用的相同的部件用相同的参考号表示。本实施例的特征在于用第四NMOS晶体管31代替第一实施例中所用的电阻器9。把第四NMOS晶体管31的栅极电连接到电源端1上。因而，在所有时刻，NMOS晶体管31都保持导通。把NMOS晶体管31的导通电阻用作电阻装置。
本电路的正常工作和因静电等引起的正脉冲型电压噪声(例如1000V)加到输入端3上与第一实施例相同。
其次，当负电压噪声(例如-1000V)加到本电路的输入端3上时，NMOS晶体管5、6和21分别进入到导通状态。同时，产生通过NMOS晶体管6从接地端2流向输入端3的电流。而且电流通过NMOS晶体管31和NMOS晶体管21从另一接地端2流向输入端3。再者，电流通过NMOS晶体管5从电源端1流向输入端3。
由于电流从电源端1和接地端2流向输入端3，所以负电压噪声基本上释放到电源端1和接地端2。因此，保护了内部电路4，免受负电压噪声的损坏。
由于正常情况下，场效应NMOS晶体管处于导通状态时具有约为几千欧姆的电阻值，所以把NMOS晶体管31用作电阻装置，因此，NMOS晶体管31把从接地端2流向节点8的电流限制得到小。而且，由于加到NMOS晶体管5的栅极上的电势因NMOS晶体管31上产生的压降而减小，所以在NMOS晶体管5的源极与漏极之间流动的电流也被限制得较小。
由于电阻元件是在与NMOS晶体管不同的加工过程中制造的，所以用NMOS晶体管代替电阻元件可以在制造集成电路器件时取消电阻元件制造过程。因而，可以带来这样的优点，即可以简化制造过程，能以更低的成本制造集成电路器件。
利用多晶硅互连等制造几千欧姆的电阻元件需要几毫米互连。但，由于把NMOS晶体管用作导通电阻，并且在正常情况下，它具有几千欧姆的电阻，所以可以用较小的面积得到较大的电阻值。因此，还可以获得电阻元件面积可以减小的优点效果。
图4是本发明第五实施例的电路图。与第一和第二实施例中所用的相同的部件用相同的参考号表示。本实施例的特征在于NMOS晶体管6的栅极电连接到节点8上。
本电路的正常工作与因静电等引起的正脉冲型电压噪声(例如1000V)加到输入端3上与第一实施例相同。
其次，当负电压噪声(例如-1000V)加到本电路的输入端3上时，NMOS晶体管5和6导通。同时，电流通过NMOS晶体管5从电源端1流向输入端3。而且，电流通过NMOS晶体管6从接地端2流向输入端3。再者，电流通过电阻器9和NMOS晶体管21从另一接地端2流向输入端3。
由于电流从电源端1和接地端2流向输入端3，所以负电压噪声基本上释放到电源端1和接地端2。结果，保护了内部电路4，免受静电的损坏。
同时，从接地端2流向节点8的电流被电阻器9限制得较小。由于加到NMOS晶体管5和6栅极上的电势与节点8上的电势相等，所以因电阻器9上产生的压降把NMOS晶体管5和6的栅极电势限制得较低。结果，也把在每个NMOS晶体管5和6的源极和漏极之间流动的电流限制得较小。
这样的连接可以限制电连接在接地端2与输入端3之间的NMOS晶体管6产生的基片电流的流动以及NMOS晶体管5产生的基片电流的流动。由于可以获得限制接地侧和源极侧的两个保护晶体管产生的基片电流流动的效果，所以可以实现集成电路器件稳定的工作。
虽然在本实施例中对相对于输入端的保护电路描述了本发明，但本发明并不限于使用输入端。本发明还可以用作相对于输出的保护电路。
根据本发明的半导体集成电路的一个典型电路，如上所述，把形成从第一节点延伸到垫片的电流通路的元件设置在第一节点与垫片之间，把电阻装置设置在第一节点与第二电源之间。由于设置了这些元件，可以限制把电压加到保护晶体管的栅极，电流流入到保护晶体管内。即，由于可以限制在晶体管内产生的基片电流的流动，所以提供的半导体集成电路器件能获得稳定的工作，而以与已有技术一样的方式保持了保护内部电路的功能。
虽然已结合图示的实施例描述了本发明，但该描述并不是构成限制。图示实施例的各种改动以及本发明的其它实施例对于那些本技术领域的熟练人员来说参照了本说明书后将是明显的。因此，打算由所附的权利要求书来覆盖这种改动或者落入本发明真实范围内的实施例。

Claims (11)

1、一种保护电路，包含：
第一场效应晶体管，具有一个电连接到具有第一电势的第一电源端上的电极、电连接到垫片上的另一电极和连接到第一节点上的栅极；
电连接在第一节点与垫片之间的元件，当低于预定值的负电势加到垫片上时形成从第一节点向垫片延伸的电流通路；以及
设置在第一节点与具有第二电势的第二电源端之间的电阻装置。
2、如权利要求1所述的保护电路，其特征在于所述元件为二极管。
3、如权利要求1所述的保护电路，其特征在于，所述元件为第二场效应晶体管。
4、如权利要求2所述的保护电路，其特征在于，第二场效应晶体管的阈值设置成低于第一场效应晶体管的阈值。
5、如权利要求1所述的保护电路，其特征在于，所述电阻装置是第三场效应晶体管。
6、一种保护电路，包含：
第一场效应晶体管，具有一个电连接到具有第一电势的第一电源端的电极、电连接到垫片的另一电极和电连接到第一节点上的栅极；
电连接在第一节点与垫片之间的元件，形成从第一节点向垫片延伸的电流通路；
第四场效应晶体管，具有一个电连接到垫片的电极、电连接到具有第二电势的第二电源端的另一电极和电连接到第一节点的栅极；和
设置在第一节点与第二电源端之间的电阻装置。
7、如权利要求6所述的保护电路，其特征在于，所述元件为二极管。
8、如权利要求6所述的保护电路，其特征在于，所述元件为第二场效应晶体管。
9、如权利要求8所述的保护电路，其特征在于第二场效应晶体管的阈值设置成小于第一场效应晶体管的阈值。
10、如权利要求6所述的保护电路，其特征在于，所述电阻装置为第三场效应晶体管。
11、一种保护电路，包含：
至少一个场效应晶体管，它具有一个电连接到具有第一电势的第一电源端上的电极、电连接到垫片上的另一电极和电连接到第一节点上的栅极；和
电势调整装置，用于当低于第一预定值的负电势加到垫片上时，把第一节点上的电势调整到低于第二预定值。
CN97110753A 1996-04-19 1997-04-16 保护电路 Expired - Fee Related CN1096747C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP097843/96 1996-04-19
JP09784396A JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN1170280A true CN1170280A (zh) 1998-01-14
CN1096747C CN1096747C (zh) 2002-12-18

Family

ID=14203009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97110753A Expired - Fee Related CN1096747C (zh) 1996-04-19 1997-04-16 保护电路

Country Status (7)

Country Link
US (1) US5942931A (zh)
EP (1) EP0802604B1 (zh)
JP (1) JP3464340B2 (zh)
KR (1) KR100364876B1 (zh)
CN (1) CN1096747C (zh)
DE (1) DE69737378T2 (zh)
TW (1) TW399366B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624226A (zh) * 2012-03-12 2012-08-01 苏州佳世达电通有限公司 一种升压电路及具有该升压电路的电子装置
CN103151014A (zh) * 2013-03-12 2013-06-12 上海贝岭股份有限公司 一种用于液晶驱动电路的保护电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
US6968157B2 (en) * 2001-08-22 2005-11-22 University Of Maryland System and method for protecting devices from interference signals
US6563360B1 (en) * 2002-01-15 2003-05-13 Hewlett Packard Development Company, L.P. System for controlling electrical signal level
US6949961B2 (en) * 2003-10-06 2005-09-27 Semiconductor Components Industries, L.L.C. Power switch structure with low RDSon and low current limit
KR100612945B1 (ko) * 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916263A (en) * 1971-12-13 1975-10-28 Honeywell Inf Systems Memory driver circuit with thermal protection
US3790856A (en) * 1973-06-04 1974-02-05 Gte Automatic Electric Lab Inc Overvoltage protection circuit for dual outputs of opposite polarity
US3909674A (en) * 1974-03-28 1975-09-30 Rockwell International Corp Protection circuit for MOS driver
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4980792A (en) * 1988-02-02 1990-12-25 National Semiconductor Corporation BiCMOS power transition circuit
US4808839A (en) * 1988-04-04 1989-02-28 Motorola, Inc. Power field effect transistor driver circuit for protection from overvoltages
US4839769A (en) * 1988-05-09 1989-06-13 Motorola, Inc. Driver protection circuit
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5001373A (en) * 1990-01-09 1991-03-19 Ford Motor Company Active clamp circuit with immunity to zener diode microplasmic noise
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624226A (zh) * 2012-03-12 2012-08-01 苏州佳世达电通有限公司 一种升压电路及具有该升压电路的电子装置
CN103151014A (zh) * 2013-03-12 2013-06-12 上海贝岭股份有限公司 一种用于液晶驱动电路的保护电路

Also Published As

Publication number Publication date
DE69737378D1 (de) 2007-04-05
KR970072377A (ko) 1997-11-07
JP3464340B2 (ja) 2003-11-10
EP0802604A3 (en) 1998-06-10
KR100364876B1 (ko) 2003-02-19
EP0802604B1 (en) 2007-02-21
CN1096747C (zh) 2002-12-18
JPH09284119A (ja) 1997-10-31
US5942931A (en) 1999-08-24
EP0802604A2 (en) 1997-10-22
DE69737378T2 (de) 2007-11-29
TW399366B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
US4990802A (en) ESD protection for output buffers
CN107527904B (zh) 半导体集成电路装置
US6628159B2 (en) SOI voltage-tolerant body-coupled pass transistor
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US20050018370A1 (en) Semiconductor integrated circuit device
US6510033B1 (en) RC-timer circuit to reduce current leakage in future semiconductor processes
CN1744310A (zh) 静电放电引导组件及应用此组件的混合式电源的集成电路
JPH06196634A (ja) 空乏制御型分離ステージ
JP2874583B2 (ja) 半導体装置の入力保護回路
CN1096747C (zh) 保护电路
US5821797A (en) Protection circuit for semiconductor devices
US20090086394A1 (en) Protection circuit and semiconductor integrated circuit
US20020186518A1 (en) Overvoltage protection circuit
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
EP0371663B1 (en) Integrated circuit output buffer having improved ESD protection
US20030043517A1 (en) Electro-static discharge protecting circuit
CN1447427A (zh) 一种静电放电保护电路
JP3617425B2 (ja) 半導体集積回路装置の入力インターフェイス回路
CN1881126A (zh) 功率集成电路及其静电放电(esd)防护方法
US6833590B2 (en) Semiconductor device
CN1153291C (zh) 集成电路的静电保护电路
US6583475B2 (en) Semiconductor device
JP3025373B2 (ja) 半導体集積回路
JP3997857B2 (ja) 半導体集積回路装置
US6452768B1 (en) Circuit arrangement for protecting integrated circuits against electrostatic discharges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20090515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090515

Address after: Tokyo, Japan

Patentee after: OKI Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021218

Termination date: 20110416