JP3720999B2 - 入力保護回路 - Google Patents
入力保護回路 Download PDFInfo
- Publication number
- JP3720999B2 JP3720999B2 JP04021799A JP4021799A JP3720999B2 JP 3720999 B2 JP3720999 B2 JP 3720999B2 JP 04021799 A JP04021799 A JP 04021799A JP 4021799 A JP4021799 A JP 4021799A JP 3720999 B2 JP3720999 B2 JP 3720999B2
- Authority
- JP
- Japan
- Prior art keywords
- input protection
- conductivity type
- source
- transistor
- protection transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001681 protective effect Effects 0.000 claims description 49
- 239000012535 impurity Substances 0.000 claims description 39
- 239000002184 metal Substances 0.000 description 97
- 238000010586 diagram Methods 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 239000012141 concentrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Elimination Of Static Electricity (AREA)
Description
【発明が属する技術分野】
この発明は半導体装置の入力保護回路に関するもので、詳しくは静電破壊防止保護回路に関するものである。
【0002】
【従来の技術】
現在、半導体集積回路としては、低消費電力化・高集積化に優れるCMOS−IC (Complementary Metal Oxide Semiconductor−Integrated Circuit)が主流となっている。このCMOSーICに用いられるMOSトランジスタは次のような工程で形成される。まず、半導体基板上に薄い酸化膜、いわゆるゲート酸化膜を形成する。このゲート酸化膜上にゲート電極を形成した後、半導体基板にソースとドレインを分離して形成する。このような工程で形成されたMOSトランジスタは、外部(入力端子)から静電気サージが侵入するとゲート酸化膜が破壊され易いと云う性質を有している。このため、半導体装置の入力端子および出力端子近傍には静電破壊防止保護回路が設けられている。
代表的なものとして、内部回路と入力端子との間に設けられた保護抵抗、電源電位を供給する電源線及び接地電位を供給する接地線との間にそれぞれ設けられた保護トランジスタを有する静電破壊防止保護回路があげられる。保護抵抗は、サージ電流が内部回路用の電源線又は接地線に伝達されるまでの間、内部回路のうち入力端子に最も近い、例えばインバータを構成する入力トランジスタのゲート電極に過大な電圧が掛からないように遅延させる役目を果たす。また、保護トランジスタは入力端子からのサージ電流を電位源もしくは接地に逃がす役割を持っている。
【0003】
【発明が解決しようとする課題】
近年微細化が進むにつれ入力トランジスタのゲート酸化膜は薄くなって来ており、酸化膜自身の破壊耐性も低下している。このため、上記の保護抵抗を増大させる必要が生じている。さらに、チップサイズの増大とともに電源端子から保護トランジスタまでの電源線及び接地端子から保護トランジスタまでの接地線の配線長が長くなり、各々の配線の寄生抵抗が大きくなる傾向にある。この寄生抵抗は保護トランジスタを抜けたサージ電流が内部回路用電源線や接地線へ廻り込むのを遅らせ、結果としてインバータのゲート酸化膜を破壊し易くしている。
この発明は、チップサイズが増大し電源線の配線抵抗が大きくなっても、サージ電流を的確に電源端子に逃がし、保護トランジスタのゲート破壊を防止する入力保護回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成するため、本発明の入力保護回路は、入力信号を受取る入力端子と、
第1の電源電位を受取る第1電源端子と、この第1電源端子に接続され、入力保護トランジスタのみに第1の電源電位を供給する第1保護電源線と、入力端子にドレインが接続され、第1保護電源線にゲートとソースとが接続された第1導電型の第1入力保護トランジスタと、入力端子に保護抵抗を介してゲートが接続され、ソースが第1保護電源線に接続され、ドレインが内部回路の入力に接続された第1導電型の第2入力保護トランジスタとから構成されている。
【0005】
【発明の実施の形態】
図1は本発明の第1の実施例の入力保護回路を示す回路図である。外部と接続するためのボンディングパッド100は外部から入力信号を受取る入力端子である。この入力端子100に接続された入力線1は、第1PMOS保護トランジスタ4のドレイン4d及び第1NMOS保護トランジスタ5のドレイン5dに接続されている。第1PMOS保護トランジスタ4のソース4sとゲート4gは保護用電源線2に接続されている。この保護用電源線2は保護トランジスタのみに電源電位を供給する配線で、内部回路を駆動するための内部回路用電源線20とは別に設けられている。第1NMOS保護トランジスタ5のソース5sとゲート5gは保護用接地線3に接続されている。この保護用接地線3も保護用電源線2と同様に保護トランジスタのみに接地電位を供給する配線で、内部回路を駆動するための内部回路用接地線30とは別に設けられている。
入力線1は保護抵抗6を介して入力信号によって駆動される保護インバータを構成する第2PMOS保護トランジスタ7のゲート電極7g及び第2NMOS保護トランジスタ8のゲート電極8gに接続されている。第2PMOS保護トランジスタ7のソース7sは保護用電源線2に接続され、第2NMOS保護トランジスタ8のソース8sは保護用接地線3に接続されている。第2PMOS保護トランジスタ7のドレイン7dと第2NMOS保護トランジスタ8のドレイン8dは信号線9に接続されている。この信号線9は内部回路用電源線20と内部回路用接地線30から電位を供給されるCMOS内部インバータ50の入力端子(この内部インバータを構成するトランジスタのゲート)に接続されている。保護用電源線2と内部回路用電源線20は電源電位供給用のボンディングパッド(電源端子)200に接続されている。保護用接地線3と内部回路用接地線30は、接地電位供給用ボンディングパッド(接地端子)300に接続されている。保護用電源線2及び保護用接地線3には寄生抵抗60、70が存在する。同様に、抵抗80と90が内部回路用電源線20及び接地線30にも寄生抵抗80、90が存在する。これらの寄生抵抗によっても保護用電源/接地線2、3と内部回路用電源/接地線20、30とは区分されている。
【0006】
次に第1の実施例の入力保護回路の動作について入力端子100と接地端子300間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージは入力線1から第1NMOS保護トランジスタ5及び保護用接地線3を通って接地端子300へ吸収される。この時、第1NMOS保護トランジスタ5を通過後のサージ電圧は、寄生抵抗70を介さずにそのまま第2NMOS保護トランジスタ8のソース8sへと伝わる。
第1の実施例では第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8sとを保護用接地線3に接続したので、サージ電圧が加わっても第2NMOS保護トランジスタ8のゲート8gとソース8sの電位はすばやく同電位に設定される。したがって、第2NMOS保護トランジスタ8のソース5gとゲート8d間のゲート酸化膜破壊を効果的に防止出来る。なお説明は省略したが、第1PMOS保護トランジスタ4のソース4sと第2PMOS保護トランジスタ7のソース7sが接続されているので、そのゲートソース間側の酸化膜の破壊を防止出来る。
【0007】
図2は本発明の第2の実施例の入力保護回路のレイアウトを示す図である。第2の実施例の入力保護回路は、第1の実施例の入力保護回路と回路構成は同じである。したがって図2においては、図1のソース、ゲート、ドレインなどをレイアウト化してあらわした部分には同一符号を付してその説明を省略する。
第2の実施例の入力保護回路は、半導体基板に形成されたN型不純物拡散層118、120及びP型不純物拡散層121、123、主にゲート電極として用いられるポリサイド層111〜117、下層配線層として用いられる第1メタル層101〜110及び上層配線層として用いられる第2メタル層124〜127で形成されている。なお、図面中には第1メタル層101〜110とN型不純物拡散層118〜120またはP型不純物拡散層121〜123との接続孔128〜132、第2メタル層124〜127と第1メタル層101〜110との接続孔133〜136及び第1メタル層101〜110とポリサイド層111〜117との接続孔137〜140も描かれている。これらの接続孔128〜140によって各導電層101〜117及び124〜127は電気的に接続されている。なお、各導電層101〜117及び124〜127間は図面には示していない絶縁層で電気的に分離されているのは言うまでもない。
図2のレイアウトからわかるように、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8sは同一のN型不純物活性領域118で形成されている。また、第1PMOS保護トランジスタ4のソース4sと第2PMOS保護トランジスタ7のソース7sも同一のP型不純物活性領域121で形成されている。
【0008】
第1NMOS保護トランジスタ5のゲート5gは一端で折り返されたポリサイドパターン111で形成されている。このポリサイドパターン111は、接続孔137を介して第1層メタル102に接続される。第2NMOS保護トランジスタ8のゲート8gであるポリサイドパターン113は、接続孔137を介して第1層メタル101に接続される。なお、ポリサイドパターン113の第2NMOS保護トランジスタ8のゲート8gを構成する部分から接続孔137までの配線部分は、保護抵抗6として機能している。この実施例では保護抵抗6をポリサイドパターンの一部で形成したが、拡散抵抗など他の手段でも保護抵抗は形成できる。第1NMOS保護トランジスタ5のドレイン5dは、接続孔を介して第1層メタル101接続される。この第1層メタル101は図示していないが入力端子100に接続されている。第1NMOS保護トランジスタ5のソース5sの一部(図では上部)は、接続孔128を介して第1層メタル102接続される。この第1層メタル102は接続孔133を介して保護接地線3である第2層メタル124に接続される。第1NMOS保護トランジスタ5のソース5sの他の一部(図では下部)及び第2NMOS保護トランジスタ8のソース8sが共有しているN型不純物拡散層は、接続孔を介して第1層メタル103に接続される。この第1層メタル103は接続孔を介して保護接地線3である第2層メタル124に接続される。
第1PMOS保護トランジスタ4のゲート4gは一端で折り返されたポリサイドパターン112で形成されている。このポリサイドパターン112は、接続孔138を介して第1層メタル105に接続される。第2PMOS保護トランジスタ7のゲート7gであるポリサイドパターン114は、接続孔138を介して第1層メタル101に接続される。なお、ポリサイドパターン114の第2PMOS保護トランジスタ7のゲート7gを構成する部分から接続孔138までの配線部分は、ポリサイドパターン113と同様に保護抵抗6として機能している。第1PMOS保護トランジスタ4のドレイン4dは、接続孔を介して第1層メタル101に接続される。第1PMOS保護トランジスタ4のソース4sの一部(図の上部)は、接続孔129を介して第1層メタル105に接続される。この第1層メタル105は接続孔134を介して保護電源線2である第2層メタル125に接続される。第1PMOS保護トランジスタ4のソース4sの他の一部(図では下部)及び第2NMOS保護トランジスタ8のソース8sが共有しているN型不純物拡散層は、接続孔を介して第1層メタル106に接続される。この第1層メタル106は接続孔を介して保護電源線2である第2層メタル125に接続される。
【0009】
第2NMOS保護トランジスタ8及び第2PMOS保護トランジスタ7のドレイン8d及び7dは接続孔を介して信号線9を構成する第1層メタル104に接続される。この第1層メタル104は、内部インバータ50を構成するPMOSトランジスタ及びNMOSトランジスタのゲート及び内部インバータの入力線を構成するポリサイドパターン117に接続孔139を介して接続されている。内部インバータ50を構成するPMOSトランジスタ及びNMOSトランジスタのドレインは接続孔を介して第1層メタル110に接続されている。この第1層メタル110は図示していないが他の内部回路へと接続される。内部インバータ50を構成するNMOSトランジスタのソースは接続孔を介して第1層メタル109に接続される。この第1層メタル109は接続孔135を介して内部回路用接地線30を構成する第2層メタル126に接続される。また、内部インバータ50を構成するPMOSトランジスタのソースは接続孔を介して第1層メタル107に接続される。この第1層メタル107は接続孔136を介して内部回路用電源線20を構成する第2層メタル126に接続される。
図2から明らかなように、第2NMOS保護トランジスタ8のディメンジョンは、第1NMOS保護トランジスタ5に比べてかなり小さい。また、第2PMOS保護トランジスタ7のディメンジョンは、第1PMOS保護トランジスタ4に比べてかなり小さい。これは、第1保護トランジスタ4、5が直接サージ電流などを受けるためである。
【0010】
以上説明したように第2の実施例の入力保護回路では、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8sとを同一のN型不純物活性領域118で形成しているため、これらのドレインは同一電位になる。また、第1PMOS保護トランジスタ4のソース4sと第2PMOS保護トランジスタ7のソース7sとを同一のP型不純物活性領域121で形成しているため、これらのドレインは同一電位となる。
このような前提を基に、第2の実施例の入力保護回路の動作を入力端子100と電源端子200間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージから第2NMOS保護トランジスタ8のソース8s側のゲート酸化膜を保護するには、第1NMOS保護トランジスタ5を介してそのソース5sに伝わった電圧を素早く8s第2NMOS保護トランジスタ8のソース8sに伝える程有利である。第2の実施例の入力保護回路では、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8sを同一不純物活性領域内に一体に形成している。これらのソース5s及び8sを別々に形成して金属配線で接続する場合よりもサージ電圧の伝搬が早まるため、ゲート酸化膜の破壊を防止出来る。このような効果は、第1及び第2PMOS保護トランジスタ4及び7についても同様なので説明を省略する。また、第2の実施例の入力保護回路では複数のトランジスタのソースを一体形成しているため、回路が占めるパターン面積を小さく出来るメリットもある。
【0011】
図3は本発明の第3の実施例の入力保護回路のレイアウトを示す図である。図3は図2と大半の部分は同一であるので、同一部分には同一符号を付してその説明を省略する。第3の実施例の入力保護回路が第2の実施例の入力保護回路と異なる点(または更に改良した点)は、接続孔とゲート電極との間隔を規定していることである。具体的には、第1NMOS保護トランジスタ5のソース5s及びドレイン5dと第1層メタルとを接続するそれぞれの接続孔からゲート電極5gまでの間隔d1と第2NMOS保護トランジスタ8のソース8s及びドレイン8dと第1層メタルとを接続するそれぞれの接続孔からゲート電極8gまでの間隔d2との関係をd1≦d2とした。さらにPMOS保護トランジスタ側でも同様の関係を規定した。即ち、第1PMOS保護トランジスタ4のソース4s及びドレイン4dと第1層メタルとを接続するそれぞれの接続孔からゲート電極4gまでの間隔d4と第2PMOS保護トランジスタ7のソース7s及びドレイン7dと第1層メタルとを接続するそれぞれの接続孔からゲート電極7gまでの間隔d5との関係をd4≦d5とした。
【0012】
第3の実施例の入力保護回路の動作を、電源端子200と接地端子300間に静電気サージが侵入した場合を例に説明する。電源端子200から静電気サージが侵入し接地端子300に抜ける際の経路には、次の2つのルートがある。第1のルートは、第1PMOS保護トランジスタ4のソース4sからドレイン4d (即ち入力線1)を経て、第1NMOS保護トランジスタ5のドレイン5dからソース5sを経て接地端子300へ到達するルートである。第2のルートは、第2PMOS保護トランジスタ7のソース7sからドレイン7dを経て、第2NMOS保護トランジスタ8のドレイン8d及びソース8sを経由して接地端子300へ到達するルートである。
第2の実施例で説明したように、第2PMOS保護トランジスタ7と第2NMOS保護トランジスタ8は第1保護トランジスタ4及び5に比べてディメンジョン(面積)が小さい。したがって、ゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔も狭くデザインできる。ゲート電極からこれらの接続孔までの間隔を狭くすると、ソース及びドレインの寄生抵抗は小さくなる。第2PMOS保護トランジスタ7と第2NMOS保護トランジスタ8のゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔を狭くデザインすると、前述の電源端子200から接地端子300へのサージ電流の抜け道のうち、第2のルートにサージ電流が集中し易くなる。
第3の実施例の入力保護回路では、第1PMOS保護トランジスタ4と第1NMOS保護トランジスタ5におけるゲート電極からソース/ドレインと第1層メタルとの接続孔の間隔d4、d1よりも、第2PMOS保護トランジスタ7と第2NMOS保護トランジスタ8のゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔d5、d2が、同等か大きくなるようにした。これゆえ、トランジスタの面積が小さい第2のルートにサージ電流が集中しにくくなる。
なお、第1層メタルとの接続孔の間隔d1、d2、d4及びd5の関係を、この実施例ではd1≦d2及びd4≦d5と設定したが、上記説明から理解できるようにd1<d2及びd4<d5と設定するほうが望ましいのはいうまでもない。
以上説明したように、第3の実施例の入力保護回路では、元々大面積を必要とされる第1PMOS保護トランジスタ4と第1NMOS保護トランジスタ5を介するルートでサージ電流が流れるようにしたので、回路面積の増大を抑えつつ電源端子200と接地端子300間に静電気サージが侵入した場合にも良好な静電破壊耐性が得られる。
【0013】
図4は本発明の第4の実施例の入力保護回路を示す回路図である。図4において図1と共通する部分には共通の符号を付してその説明は省略する。第4の実施例では第1の実施例の入力保護回路に第3NMOS保護トランジスタ10を加えている。具体的には、信号線9に第3のNMOS保護トランジスタ10のドレイン10dが接続されている。第3NMOS保護トランジスタ10のソース10sとゲート10gは保護接地線3に接続されている。
【0014】
次に第4の実施例の入力保護回路の動作について入力端子100と接地端子300間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージは入力線1から第1NMOS保護トランジスタ5及び接地線3を通って接地端子300へ吸収される。この時、第1NMOS保護トランジスタ5を通過後のサージ電圧はそのまま第2NMOS保護トランジスタ8のソース8sへと伝わる。また、サージ電圧は第3NMOS保護トランジスタ10を経由して第2NMOS保護トランジスタ8のドレイン8dへも伝えられる。
第4の実施例では第1の実施例の入力保護回路に第3NMOS保護トランジスタ10を追加したので、第1の実施例で破壊を防止できなかった第2NMOS保護トランジスタ8のドレイン8dとゲート8d間のゲート酸化膜破壊を効果的に防止出来る。第2PMOS保護トランジスタ7についても、そのドレイン7dと第2NMOS保護トランジスタ8のドレイン8dが、また、そのゲート7gが第2NMOS保護トランジスタ8のゲート8gとそれぞれ接続されているので、そのゲート酸化膜の破壊を防止出来る。第3NMOS保護トランジスタ10は通常動作時にはそのゲート10gに接地電位が与えられるのでOFF状態となる。したがって、第3NMOS保護トランジスタ10は通常の回路動作に影響を及ぼさない。第4の実施例によれば、入力ゲートの酸化膜に高電圧が掛からないため、従来よりも保護抵抗6の抵抗値を小さくすることができ、通常動作時のゲート信号の遅延を低減出来る。
【0015】
図5は本発明の第5の実施例の入力保護回路を示す回路図である。図5においては、第4の実施例と同一部分には同一の符号を付してその説明を省略する。第5の実施例の入力保護回路では、第4の実施例の入力保護回路に第4PMOS保護トランジスタ 11と第4NMOS保護トランジスタ12を加えた。
具体的には、第1信号線9に第4PMOS保護トランジスタ 11と第4NMOS保護トランジスタ12の各々のゲート11g、12gが接続されている。第4PMOS保護トランジスタ11のソース11sは保護電源線2に、第4NMOS保護トランジスタ12のソース12sは保護接地線3に接続されている。第4PMOS保護トランジスタ11と第4NMOS保護トランジスタ12の各々のドレイン11d、12dは第2の信号線13に接続される。この第2信号線にCMOS内部インバータ50の入力端子が接続される。また、第5の実施例の入力保護回路では、第2信号線13に第3NMOS保護トランジスタ10のドレイン10dが接続される。第3NMOS保護トランジスタ10のソース10sとゲート10gは第1の実施例同様、保護接地線3に接続される。
【0016】
第5の実施例の入力保護回路の動作を第4の実施例と同様に、入力端子100と接地端子300間に静電気サージが侵入した場合を例に説明する。入力パッド100に侵入した静電気サージは入力線1から第1NMOS保護トランジスタ5及び保護接地線3を通って接地端子300へ吸収される。この時、第1NMOS保護トランジスタ5を通過後のサージ電圧は、第3NMOS保護トランジスタ10を経由して第4NMOS保護トランジスタ12のドレインへ素早く伝えられる。
第5の実施例の入力保護回路では、2つの保護インバータ回路(保護トランジスタ7、8、11、12から構成される)を入力線1と内部インバータ50との間に直列に設けている。また、これらの保護インバータ回路は、保護電源線2及び保護接地線3にも接続されている。さらに、第3NMOS保護トランジスタ10は、保護接地線3と第2信号線13との間に接続されている。第3NMOS保護トランジスタ10がサージ電圧を第4NMOS保護トランジスタ12のドレイン12dへと伝える。第4NMOS保護トランジスタ12のドレイン12dと第2NMOS保護トランジスタ8のゲート8gとの間には、これら2つのトランジスタ8、12のゲート酸化膜によるキャパシタが2つ直列に接続されていることになる。したがって、第2NMOS保護トランジスタ8のドレイン8dの酸化膜に掛かる電圧は第4NMOS保護トランジスタ12のドレイン12dの酸化膜に掛かる電圧とに分圧される。これゆえ、第1の実施例よりも確実に第2NMOS保護トランジスタ8のドレイン8dゲート8g間のゲート酸化膜の破壊を防止出来る。また、第2PMOS保護トランジスタ7及び第4PMOS保護トランジスタ11のドレイン7d及び11dとゲート7g及び11gとの間のゲート酸化膜破壊も第2NMOS保護トランジスタ8及び第4NMOS保護トランジスタ12と同様に防止出来ることは勿論である。さらに、第5の実施例の入力保護回路では、2つの保護インバータ回路を直列に設けたので、入力端子100に入る信号レベルと第2信号線13上の信号のレベルが一致しており、内部回路内で論理を反転させる必要がない。
【0017】
図6は本発明の第6の実施例の入力保護回路を示す回路図である。図6においては、第4の実施例と同一部分には同一の符号を付してその説明を省略する。第6の実施例の入力保護回路では、第4の実施例の入力保護回路に加えて、第3PMOS保護トランジスタ14を付加している。第3PMOS保護トランジスタ14のドレイン14dは信号線9に接続されている。第3PMOS保護トランジスタ14のソース14sとゲート14gは保護電源線2に接続されている。
第6の実施例の入力保護回路の動作を入力端子100と電源端子200間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージは入力線1から第1PMOS保護トランジスタ4及び保護電源線2を通って電源端子200へと吸収される。この時、第1PMOS保護トランジスタ4を通過後のサージ電圧は、第3PMOS保護トランジスタ14を経由して第2PMOS保護トランジスタ7のドレイン7dへ素早く伝えられる。
第6の実施例の入力保護回路では、第3PMOS保護トランジスタ14を保護電源線2と第2信号線9の間に設けた。このため、サージ電圧が第1PMOS保護トランジスタ4及び第3PMOS保護トランジスタ14を経由して第2PMOS保護トランジスタ7のドレイン7dに素早く伝達される。したがって、第2PMOS保護トランジスタ7のドレイン7dゲート7g間のゲート酸化膜破壊を防止出来る。第3PMOS保護トランジスタ14は通常動作時にはそのゲート14gに電源電位が与えられるため、OFF状態となる。したがって、第3PMOS保護トランジスタ14は通常の回路動作に影響を及ぼさない。
第6の実施例の入力保護回路によれば、入力端子100と電源端子200間または入力端子100と接地端子300間の何れの静電気サージに対しても一層確実に第2PMOS保護トランジスタ7及び第2NMOS保護トランジスタ8のゲートの酸化膜破壊を防止できる。特に第3の実施例の入力保護回路は、電源端子100と接地端子200間に寄生ダイオードが一切形成されないSOI(Silicon on Insulator)プロセスで作成されたデバイスの保護回路に有効である。
【0018】
図7は本発明の第7の実施例の入力保護回路を示す回路図である。図7においては、第4の実施例と同一部分には同一の符号を付してその説明を省略する。第7の実施例の入力保護回路では第4の実施例の信号線9とCMOS内部インバータ50の入力端子との間に第2の抵抗15を設けた。
第7の実施例の入力保護回路の動作を入力端子100と接地端子300間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージは第4の実施例と同様に、入力線1から第1NMOS保護トランジスタ5及び保護接地線3を通って接地端子300へ吸収される。この時、第3NMOS保護トランジスタ10を経由して信号線9へ入ったサージ電圧は、第2の抵抗15によって内部インバータ50へ伝わるのが遅延される。
第3NMOS保護トランジスタ10は接地線3に加わったサージ電圧を信号線9に伝え、第2NMOS保護トランジスタ8のドレイン8d側のゲート酸化膜に掛かる電圧を緩和している。このため第3NMOS保護トランジスタ10は出来るだけ早く応答がすることが望ましい。一方で信号線9にサージ電圧を伝搬させることは、内部インバータ50を構成するトランジスタのゲート酸化膜にもサージ電圧を伝えることになり、内部インバータを構成するトランジスタのゲート酸化膜の破壊が懸念される。しかしながら、第7の実施例の入力保護回路では信号線9と内部インバータ50の入力端子間に第2の抵抗15を介在させたので、保第3NMOS保護トランジスタ10を介して信号線9に伝えられたサージ電圧が内部インバータ50の入力端子に伝わるのが遅延され、酸化膜を破壊を防止できる。
【0019】
図8は本発明の第8の実施例の入力保護回路を示す回路図である。図8においては、第6の実施例と同一部分には同一の符号を付してその説明を省略する。第8の実施例の入力保護回路では第6の実施例の入力保護回路に第5NMOS保護トランジスタ16を付加している。第5NMOS保護トランジスタ16のドレイン16dは信号線9に接続されている。第5NMOS保護トランジスタ16のソース16sとゲート16gは内部接地線30の内部インバータ50近傍に接続される。
第8の実施例の入力保護回路の動作を入力端子100と接地端子300間に静電気サージが侵入した場合を例に説明する。入力パッド100に侵入した静電気サージは入力線1から第1NMOS保護トランジスタ5及び接地線3を通って接地端子300へと吸収される。この時第3NMOS保護トランジスタ10を経由して信号線9へ入ったサージ電圧は、第5NMOS保護トランジスタ16を介して内部回路用接地線30(及び寄生抵抗90)を経由して接地端子300へと吸収される。
第7の実施例の入力保護回路では、第3NMOS保護トランジスタ10を介して信号線9に伝えられたサージ電圧が内部インバータ50の入力端子に伝わり難くなるように第2の抵抗15を信号線9と内部インバータ50の入力端子との間に設けた。しかしながら、この第2の抵抗15が大きいと通常動作時にも遅延がかかり、入力信号の伝播に時間がかかることになる。第8の実施例の入力保護回路では信号線9に伝えられたサージ電圧を内部回路用接地線30を介して吸収できる様に第5NMOS保護トランジスタ16を設けた。したがって第2の抵抗15による信号遅延の問題を生じることなく確実に内部インバータ50を構成するトランジスタのゲート酸化膜を保護出来る。
【0020】
図9は本発明の第9の実施例の入力保護回路を示す回路図である。図9においては、第8の実施例と同一部分には同一の符号を付してその説明を省略する。第9の実施例の入力保護回路では第8の実施例の入力保護回路に第5PMOS保護トランジスタ17を付加している。第5PMOS保護トランジスタ17のドレイン17dは信号線9と接続されている。第5PMOS保護トランジスタ17のソース17sとゲート17gは内部回路用電源線20に接続されている。
第9の実施例の入力保護回路の動作を入力端子100と電源端子200間に静電気サージが侵入した場合を例に説明する。入力パッド100に侵入した静電気サージは入力線1から第1PMOS保護トランジスタ4及び保護電源線2を通って電源端子200へと吸収される。この時第3PMOS保護トランジスタ14を経由して信号線9へ入ったサージ電圧は、第5PMOS保護トランジスタ17を介して内部回路用電源線20(及び寄生抵抗80)を経由して電源端子200へと吸収される。
第9の実施例の入力保護回路では信号線9に伝搬させたサージ電圧を内部インバータ50に接続された内部回路用電源線20でも吸収できる様に第5PMOS保護トランジスタ17を設けた。したがって、第8の実施例の入力保護回路で効果を得られた入力端子100と接地端子300間の静電気サージに加えて、入力端子100と電源端子200間の静電気サージに対しても一層確実に内部インバータ50を構成するトランジスタの酸化膜破壊を防止できる。特に第9の実施例の入力保護回路は、第6の実施例同様、SOIプロセスで作成されたデバイスの保護回路に有効である。
【0021】
図10は本発明の第10の実施例の入力保護回路のレイアウトを示す図である。第10の実施例の入力保護回路は、第9の実施例の入力保護回路と回路構成は同じである。したがって図10においては、図9のソース、ゲート、ドレインなどをレイアウト化してあらわした部分には同一符号を付してその説明を省略する。
第10の実施例の入力保護回路は、半導体基板に形成されたN型不純物拡散層118〜120及びP型不純物拡散層121〜123、主にゲート電極として用いられるポリサイド層111〜117、下層配線層として用いられる第1メタル層101〜110及び上層配線層として用いられる第2メタル層124〜127で形成されている。なお、図面中には第1メタル層101〜110とN型不純物拡散層118〜120またはP型不純物拡散層121〜123との接続孔128〜132、第2メタル層124〜127と第1メタル層101〜110との接続孔133〜136及び第1メタル層101〜110とポリサイド層111〜117との接続孔137〜140を示している。これらの接続孔128〜140によって各導電層101〜117及び124〜127は電気的に接続されている。なお、各導電層101〜117及び124〜127間は図面には示していない絶縁層で電気的に分離されているのは言うまでもない。
図10のレイアウトからわかるように、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8s及び第3NMOS保護トランジスタ10のソース10sとは同一のN型不純物活性領域118で形成されている。また、第1PMOS保護トランジスタ4のソース4sと第2PMOS保護トランジスタ7のソース7s及び第3PMOS保護トランジスタ14のソース14sとは同一のP型不純物活性領域121で形成されている。
【0022】
第1NMOS保護トランジスタ5のゲート5gと第3NMOS保護トランジスタ10のゲート10g3つの直線ゲート電極が一端で共有化された共通のポリサイドパターン111で形成されている。この共通ゲートを構成するポリサイドパターン111は、接続孔137を介して第1層メタル105に接続される。第2NMOS保護トランジスタ8のゲート8gであるポリサイドパターン113は、接続孔137を介して第1層メタル101に接続される。第1NMOS保護トランジスタ5のドレイン5dは、接続孔を介して第1層メタル101接続される。この第1層メタルは図示されていないが入力端子100に接続されている。第1NMOS保護トランジスタ5のソース5sの一部(図では上部)は、接続孔128を介して第1層メタル102接続される。図10では接続孔をソース及びドレインの全幅にわたって記載していないが、図2及び図3と同様に形成されており、記載が省略されている。第1層メタル102は接続孔133を介して保護接地線3である第2層メタル124に接続される。第1NMOS保護トランジスタ5のソース5sの他の一部(図では下部)、第3NMOS保護トランジスタ10のソース10s及び第2NMOS保護トランジスタ8のソース8sが共有しているN型不純物拡散層は、接続孔を介して第1層メタル103に接続される。この第1層メタル103は接続孔を介して保護接地線3である第2層メタル124に接続される。
第1PMOS保護トランジスタ4のゲート4gと第3PMOS保護トランジスタ14のゲート14gは3つの直線ゲート電極が一端で共有化された共通のポリサイドパターン112で形成されている。この共通ゲートを構成するポリサイドパターン112は、接続孔138を介して第1層メタル105に接続される。第2PMOS保護トランジスタ7のゲート7gであるポリサイドパターン114は、接続孔138を介して第1層メタル101に接続される。第1PMOS保護トランジスタ4のドレイン4dは、接続孔を介して第1層メタル101に接続される。第1PMOS保護トランジスタ4のソース4sの一部(図では上部)は、接続孔129を介して第1層メタル105に接続される。この第1層メタル105は接続孔134を介して保護電源線2である第2層メタル125に接続される。第1PMOS保護トランジスタ4のソース4sの他の一部(図では下部)、第3PMOS保護トランジスタ14のソース14s及び第2NMOS保護トランジスタ8のソース8sが共有しているN型不純物拡散層は、接続孔を介して第1層メタル106に接続される。この第1層メタル106は接続孔を介して保護電源線2である第2層メタル125に接続される。
【0023】
第2及び第3NMOS保護トランジスタ8、10及び第2及び第3PMOS保護トランジスタ7、14のドレイン8d、10d、7d及び14dは接続孔を介して信号線9を構成する第1層メタル104に接続される。この第1層メタル104は接続孔を介して第5NMOS保護トランジスタ16のドレイン16d及び第5PMOS保護トランジスタのドレイン17dにも接続されている。第5NMOS保護トランジスタ16のゲート16gを構成するポリサイドパターン115は接続孔140を介して第1層メタル108に接続される。この第1層メタル108は接続孔130を介して第5NMOS保護トランジスタ16のソース16sに接続されるとともに、接続孔を介して内部回路用接地線30を構成する第2層メタル126にも接続される。第5PMOS保護トランジスタ17のゲート17gを構成するポリサイドパターン116は接続孔140を介して第1層メタル107に接続される。この第1層メタル107は接続孔131を介して第5PMOS保護トランジスタ17のソース17s及び内部インバータ50のPMOSトランジスタのソースに接続されるとともに、接続孔136を介して内部回路用電源線20を構成する第2層メタル127にも接続される。内部インバータ50を構成するPMOSトランジスタ及びNMOSトランジスタのゲートは内部インバータの入力線としてポリサイドパターン117で形成され、接続孔139を介して第1層メタル104に接続されている。内部インバータ50を構成するPMOSトランジスタ及びNMOSトランジスタのドレインは接続孔を介して第1層メタル110に接続されている。この第1層メタル110は図示されていないが他の内部回路に接続される。内部インバータ50を構成するNMOSトランジスタのソースは接続孔を介して第1層メタル109に接続される。この第1層メタル109は接続孔135を介して内部回路用接地線30を構成する第2層メタル126に接続される。
図10から明らかなように、第1NMOS保護トランジスタ5のディメンジョンが最も大きい。第3NMOS保護トランジスタ10のディメンジョンは第1NMOSトランジスタ5の約半分ぐらいである。第2NMOS保護トランジスタ8のディメンジョンは、第1NMOS保護トランジスタ5及び第3NMOS保護トランジスタ10に比べてかなり小さい。また、第1PMOS保護トランジスタ4のディメンジョンが最も大きく、第3PMOS保護トランジスタ14のディメンジョンは第1PMOS保護トランジスタ4の約半分ぐらいである。第2PMOS保護トランジスタ7のディメンジョンは、第1PMOSトランジスタ4及び第3PMOS保護トランジスタ14に比べてかなり小さい。これは、第1保護トランジスタ4、5が直接サージ電流などを受け、また、第3保護トランジスタ10、14がサージ電流を通過させるのに対して、第2保護トランジスタ7、8はサージ電流を直接通過させないためこのようなディメンジョンの関係となっている。
【0024】
以上説明したように第10の実施例の入力保護回路では、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8s及び第3NMOS保護トランジスタ10のソース10sとを同一のN型不純物活性領域118で形成しているため、これらのドレインは同一電位になる。また、第1PMOS保護トランジスタ4のソース4sと第2PMOS保護トランジスタ7のソース7s及び第3PMOS保護トランジスタ14のソース14sとを同一のP型不純物活性領域121で形成しているため、これらのドレインは同一電位となる。
このような前提を基に、第10の実施例の入力保護回路の動作を入力端子100と電源端子200間に静電気サージが侵入した場合を例に説明する。入力端子100に侵入した静電気サージから第2NMOS保護トランジスタ8のソース8s側のゲート酸化膜を保護するには、第1NMOS保護トランジスタ5を介してそのソース5sに伝わった電圧を素早く第2NMOS保護トランジスタ8のソース8sに伝える程有利である。また、第2NMOS保護トランジスタ8のドレイン8d側のゲート酸化膜を保護するにも第1NMOS保護トランジスタ5を介してそのソース5sに伝わった電圧を素早く第3NMOS保護トランジスタ10のソース10sに伝え、第3NMOS保護トランジスタ10が迅速に信号線9にサージ電圧を伝搬する程、保護機能が高まる。第10の実施例の入力保護回路では、第1NMOS保護トランジスタ5のソース5sと第2NMOS保護トランジスタ8のソース8sを同一不純物活性領域内に一体に形成している。第1NMOS保護トランジスタ5のソース5sと第3NMOS保護トランジスタ10のソース10sも同一不純物活性領域内に一体に形成している。したがって、これらのソース5s、8s及び10sを別々に形成して金属配線で接続する場合よりもサージ電圧の伝搬が早まるため、ゲート酸化膜の破壊を効果的に防止出来る。このような効果は、第1、第2及び第3PMOS保護トランジスタ4、7及び14についても同様なので説明を省略する。また、第10の実施例の入力保護回路では複数のトランジスタのソースを一体形成しているため、回路が占めるパターン面積を小さく出来るメリットもある。
【0025】
図11は本発明の第11の実施例の入力保護回路のレイアウトを示す図である。図11は図10と大半の部分は同一であるので、同一部分には同一符号を付してその説明を省略する。第11の実施例の入力保護回路が第10の実施例の入力保護回路と異なる点(または更に改良した点)は、接続孔とゲート電極との間隔を規定していることである。具体的には、第1NMOS保護トランジスタ5のソース5s及びドレイン5dと第1層メタルとを接続するそれぞれの接続孔からゲート電極5gまでの間隔d1と第2NMOS保護トランジスタ8のソース8s及びドレイン8dと第1層メタルとを接続するそれぞれの接続孔からゲート電極8gまでの間隔d2との関係をd1≦d2とした。また、第3NMOS保護トランジスタ10のソース10s及びドレイン10dと第1層メタルとを接続するそれぞれの接続孔からゲート電極10gまでの間隔d3をd1≦d3とした。
PMOS保護トランジスタ側でも同様の関係を規定した。即ち、第1PMOS保護トランジスタ4のソース4s及びドレイン4dと第1層メタルとを接続するそれぞれの接続孔からゲート電極4gまでの間隔d4と第2PMOS保護トランジスタ7のソース7s及びドレイン7dと第1層メタルとを接続するそれぞれの接続孔からゲート電極7gまでの間隔d5との関係をd4≦d5とした。また、第3PMOS保護トランジスタ14のソース14s及びドレイン14dと第1層メタルとを接続するそれぞれの接続孔からゲート電極14gまでの間隔d6をd4≦d6とした。
【0026】
第11の実施例の入力保護回路の動作を、電源端子200と接地端子300間に静電気サージが侵入した場合を例に説明する。電源端子200から静電気サージが侵入し接地端子300に抜ける際の経路には、次の2つのルートがある。第1のルートは、第1PMOS保護トランジスタ4のソース4sからドレイン4d (入力線1)を経て、第1NMOS保護トランジスタ5のドレイン5dからソース5sを経由して接地端子300へ到達するルートである。第2のルートは、第2PMOS保護トランジスタ7または第3PMOS保護トランジスタ14のソース7sまたは14sからドレイン7dまたは14d(信号線9)を経て、第2NMOS保護トランジスタ8または第3NMOS保護トランジスタ10のドレイン8dまたは10dからソース8sまたは10sを経由して接地端子300へ到達するルートである。
第10の実施例で説明したように、第2PMOS保護トランジスタ7と第2NMO保護トランジスタ8は第1保護トランジスタ4及び5に比べてディメンジョン(面積)が小さい。したがって、ゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔も狭くデザインできる。ゲート電極からこれらの接続孔までの間隔を狭くすると、ソース及びドレインの寄生抵抗は小さくなる。第2PMOS保護トランジスタ7と第2NMOS保護トランジスタ8のゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔を狭くデザインすると、前述の電源端子200から接地端子300へのサージ電流の抜け道のうち、第2のルートにサージ電流が集中し易くなる。
第11の実施例の入力保護回路では、第1PMOS保護トランジスタ4と第1NMOS保護トランジスタ5におけるゲート電極からソース/ドレインと第1層メタルとの接続孔の間隔d4、d1よりも、第2PMOS保護トランジスタ7と第2NMOS保護トランジスタ8のゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔d5、d2及び第3PMOS保護トランジスタ14と第3NMOS保護トランジスタ10のゲート電極からソース/ドレインと第1層メタルとの接続孔までの間隔d6、d3が、同等か大きくなるようにした。これゆえ、トランジスタの面積が小さい第2のルートにサージ電流が集中しにくくなる。
なお、第1層メタルとの接続孔の間隔d1、d2、d3、d4、d5及びd6の関係を、この実施例ではd1≦d2、 d1≦d3、 d4≦d5及びd4≦d6と設定したが、上記説明から理解できるようにd1<d3<d2及びd4<d6<d5と設定するほうが望ましいのはいうまでもない。
以上説明したように、第8の実施例の入力保護回路では、元々大面積を必要とされる第1PMOS保護トランジスタ4と第1NMOS保護トランジスタ5を介するルートでサージ電流が流れるようにしたので、回路面積の増大を抑えつつ電源端子200と接地端子300間に静電気サージが侵入した場合にも良好な静電破壊耐性が得られる。
【0027】
第1から第8の実施例の入力保護回路は何れもCMOS型の入力保護回路で説明したが、保護トランジスタとしてPMOSまたはNMOSのいずれか一方のMOSトランジスタしか持たないオープンドレイン型の入力保護回路や、一つのMOSトランジスタのゲートへしか信号線が接続されないような入力端子へも応用可能である。
【0028】
【発明の効果】
以上詳細に説明したように、本願発明によればサージ電圧を抜けさせる保護トランジスタ(第1保護トランジスタ)に接続された保護電源供給線(保護電源線または保護接地線)に接続され、内部回路信号線にドレインが接続され、入力線にゲート電極が接続された保護トランジスタ(第2保護トランジスタ)を設けたので、この第2保護トランジスタのゲート酸化膜破壊を効果的に防止出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施例の入力保護回路を示す回路図
【図2】本発明の第2の実施例の入力保護回路のレイアウトを示す図
【図3】本発明の第3の実施例の入力保護回路のレイアウトを示す図
【図4】本発明の第4の実施例の入力保護回路を示す回路図
【図5】本発明の第5の実施例の入力保護回路を示す回路図
【図6】本発明の第6の実施例の入力保護回路を示す回路図
【図7】本発明の第7の実施例の入力保護回路を示す回路図
【図8】本発明の第8の実施例の入力保護回路を示す回路図
【図9】本発明の第9の実施例の入力保護回路を示す回路図
【図10】本発明の第10の実施例の入力保護回路のレイアウトを示す図
【図11】本発明の第11の実施例の入力保護回路のレイアウトを示す図
【符号の説明】
1...入力線、2...電源線、3...接地線、
4...第1PMOS保護トランジスタ、5...第1NMOS保護トランジスタ、
7...第2PMOS保護トランジスタ、8...第2NMOS保護トランジスタ、
10...第3NMOS保護トランジスタ、14...第3PMOS保護トランジスタ、
16...第5NMOS保護トランジスタ、17...第5PMOS保護トランジスタ、
20...内部回路用電源線、30...内部回路用接地線、
50...内部インバータ、60,70,80,90...抵抗
100...入力端子、200...電源端子、300...接地端子
Claims (17)
- 入力信号を受取る入力端子と、
所定の電源電位を受取る電源端子と、
この電源端子に接続され、入力保護トランジスタのみに前記電源電位を供給する保護電源線と、
前記入力端子にドレインが接続され、前記保護電源線にソースとゲートが接続された第1入力保護トランジスタと、
前記入力端子に保護抵抗を介してゲートが接続され、ソースが前記保護電源線に接続され、ドレインが内部回路の入力に接続された第2入力保護トランジスタと、
ゲートとソースが前記保護電源線に接続され、ドレインが前記第2入力保護トランジスタのドレインに接続された第3入力保護トランジスタを有することを特徴とする入力保護回路。 - 前記電源端子は電源電位を受取る電源端子と、接地電位を受取る接地端子とからなり、
前記保護電源線は前記電源端子に接続された電源線と前記接地端子に接続された接地線とからなり、
前記第1入力保護トランジスタはソースとゲートが前記電源線に接続された第1導電型第1入力保護トランジスタと、ソースとゲートが前記接地線に接続された第2導電型第1入力保護トランジスタとから構成される請求項1記載の入力保護回路。 - 前記第2入力保護トランジスタはソースが前記電源線に接続された第1導電型第2入力保護トランジスタと、ソースが前記接地線に接続された第2導電型第2入力保護トランジスタとから構成される請求項2記載の入力保護回路。
- 前記第2入力保護トランジスタは
ソースが前記電源線に接続され、ゲートが前記保護抵抗に接続された第1の第1導電型トランジスタと、
ソースが前記接地線に接続され、ゲートが前記保護抵抗に接続され、ドレインが前記第1の第1導電型トランジスタのドレインに接続された第1の第2導電型トランジスタと、
ソースが前記電源線に接続され、ゲートが前記第1の第1導電型トランジスタのドレインに接続され、ドレインが前記内部回路に接続された第2の第1導電型トランジスタと、
ソースが前記接地線に接続され、ゲートが前記第1の第1導電型トランジスタのドレインに接続され、ドレインが前記内部回路に接続された第2の第2導電型トランジスタとから構成される請求項2記載の入力保護回路。 - 前記第3入力保護トランジスタはソースとゲートが前記電源線に接続された第1導電型トランジスタである請求項3または4記載の入力保護回路。
- 前記第3入力保護トランジスタはソースとゲートが前記接地線に接続された第2導電型トランジスタである請求項3または4記載の入力保護回路。
- 前記第3入力保護トランジスタはソースとゲートが前記電源線に接続された第1導電型第3入力保護トランジスタと、ソースとゲートが前記接地線に接続された第2導電型第3入力保護トランジスタとを有する請求項3または4記載の入力保護回路。
- 前記第2入力保護トランジスタのドレインは第2の保護抵抗を介して前記内部回路の入力に接続される請求項5ないし7記載の入力保護回路。
- 前記入力保護回路はさらに
前記内部回路にのみ前記接地電位を供給する内部回路用接地線と、
ドレインが前記内部回路の入力に接続され、ゲート及びソースが前記内部回路用接地線に接続された第2導電型第4入力保護トランジスタを有する請求項6または7記載の入力保護回路。 - 前記入力保護回路はさらに
前記内部回路にのみ前記電源電位を供給する内部回路用電源線と、
ドレインが前記内部回路の入力に接続され、ゲート及びソースが前記内部回路用電源線に接続された第1導電型第4入力保護トランジスタを有する請求項5または7記載の入力保護回路。 - 前記入力保護回路はさらに
前記内部回路にのみ前記電源電位を供給する内部回路用電源線と、
前記内部回路にのみ前記接地電位を供給する内部回路用接地線と、
ゲート及びソースが前記内部回路用電源線に接続された第1導電型第4入力保護トランジスタと、
ドレインが前記内部回路の入力に接続され、ゲート及びソースが前記内部回路用接地線に接続された第2導電型第4入力保護トランジスタを有する請求項7記載の入力保護回路。 - 前記第1導電型第1入力保護トランジスタのソースと、前記第1導電型第2入力保護トランジスタのソースと、前記第1導電型第3入力保護トランジスタのソースとが同一の第1導電型不純物層領域に形成された請求項5または7記載の入力保護回路。
- 前記第2導電型第1入力保護トランジスタのソースと、前記第2導電型第2入力保護トランジスタのソースと、前記第2導電型第3入力保護トランジスタのソースとが同一の第2導電型不純物層領域に形成された請求項6または7記載の入力保護回路。
- 前記第1導電型第1入力保護トランジスタのソースと、前記第1導電型第2入力保護トランジスタのソースと、前記第1導電型第3入力保護トランジスタのソースとが同一の第1導電型不純物層領域に形成され、
前記第2導電型第1入力保護トランジスタのソースと、前記第2導電型第2入力保護トランジスタのソースと、前記第2導電型第3入力保護トランジスタのソースとが同一の第2導電型不純物層領域に形成された請求項7記載の入力保護回路。 - 前記第1ないし第3入力保護トランジスタのソースおよびドレインは接続孔を介して上層配線層に接続されており、
前記同一の第1導電型不純物層領域に形成された第1導電型第1入力保護トランジスタのソースの接続孔とゲート電極との距離d1、
前記同一の第1導電型不純物層領域に形成された第1導電型第2入力保護トランジスタのソースの接続孔とゲート電極との距離d2、
前記同一の第1導電型不純物層領域に形成された第1導電型第3入力保護トランジスタのソースの接続孔とゲート電極との距離d3の関係は、d1≦d2およびd1≦d3である請求項12または14記載の入力保護回路。 - 前記第1ないし第3入力保護トランジスタのソースおよびドレインは接続孔を介して上層配線層に接続されており、
前記同一の第2導電型不純物層領域に形成された第2導電型第1入力保護トランジスタのソースの接続孔とゲート電極との距離d4、
前記同一の第2導電型不純物層領域に形成された第2導電型第2入力保護トランジスタのソースの接続孔とゲート電極との距離d5、
前記同一の第2導電型不純物層領域に形成された第2導電型第3入力保護トランジスタのソースの接続孔とゲート電極との距離d6の関係は、d4≦d5およびd4≦d6である請求項13または14記載の入力保護回路。 - 前記第1ないし第3入力保護トランジスタのソースおよびドレインは接続孔を介して上層配線層に接続されており、
前記同一の第1導電型不純物層領域に形成された第1導電型第1入力保護トランジスタのソースの接続孔とゲート電極との距離d1、
前記同一の第1導電型不純物層領域に形成された第1導電型第2入力保護トランジスタのソースの接続孔とゲート電極との距離d2、
前記同一の第1導電型不純物層領域に形成された第1導電型第3入力保護トランジスタのソースの接続孔とゲート電極との距離d3、
前記同一の第2導電型不純物層領域に形成された第2導電型第1入力保護トランジスタのソースの接続孔とゲート電極との距離d4、
前記同一の第2導電型不純物層領域に形成された第2導電型第2入力保護トランジスタのソースの接続孔とゲート電極との距離d5、
前記同一の第2導電型不純物層領域に形成された第2導電型第3入力保護トランジスタのソースの接続孔とゲート電極との距離d6の関係は、 d1≦d2、d1≦d3、d4≦d5およびd4≦d6である請求項14記載の入力保護回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04021799A JP3720999B2 (ja) | 1999-02-18 | 1999-02-18 | 入力保護回路 |
US09/503,747 US6515337B1 (en) | 1999-02-18 | 2000-02-15 | Input protection circuit connected to projection circuit power source potential line |
US10/323,912 US7061052B2 (en) | 1999-02-18 | 2002-12-20 | Input protection circuit connected to protection circuit power source potential line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04021799A JP3720999B2 (ja) | 1999-02-18 | 1999-02-18 | 入力保護回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005185182A Division JP2005322943A (ja) | 2005-06-24 | 2005-06-24 | 入力保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000243912A JP2000243912A (ja) | 2000-09-08 |
JP3720999B2 true JP3720999B2 (ja) | 2005-11-30 |
Family
ID=12574619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04021799A Expired - Fee Related JP3720999B2 (ja) | 1999-02-18 | 1999-02-18 | 入力保護回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6515337B1 (ja) |
JP (1) | JP3720999B2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7637948B2 (en) | 1997-10-10 | 2009-12-29 | Senorx, Inc. | Tissue marking implant |
US8668737B2 (en) | 1997-10-10 | 2014-03-11 | Senorx, Inc. | Tissue marking implant |
US8361082B2 (en) | 1999-02-02 | 2013-01-29 | Senorx, Inc. | Marker delivery device with releasable plug |
US6725083B1 (en) | 1999-02-02 | 2004-04-20 | Senorx, Inc. | Tissue site markers for in VIVO imaging |
US8498693B2 (en) | 1999-02-02 | 2013-07-30 | Senorx, Inc. | Intracorporeal marker and marker delivery device |
US9820824B2 (en) | 1999-02-02 | 2017-11-21 | Senorx, Inc. | Deployment of polysaccharide markers for treating a site within a patent |
US7983734B2 (en) * | 2003-05-23 | 2011-07-19 | Senorx, Inc. | Fibrous marker and intracorporeal delivery thereof |
US20090030309A1 (en) | 2007-07-26 | 2009-01-29 | Senorx, Inc. | Deployment of polysaccharide markers |
US7651505B2 (en) | 2002-06-17 | 2010-01-26 | Senorx, Inc. | Plugged tip delivery for marker placement |
US6862470B2 (en) | 1999-02-02 | 2005-03-01 | Senorx, Inc. | Cavity-filling biopsy site markers |
US6575991B1 (en) | 1999-06-17 | 2003-06-10 | Inrad, Inc. | Apparatus for the percutaneous marking of a lesion |
WO2002041786A2 (en) | 2000-11-20 | 2002-05-30 | Senorx, Inc. | Tissue site markers for in vivo imaging |
CN1244152C (zh) | 2001-11-16 | 2006-03-01 | 松下电器产业株式会社 | 半导体装置 |
JP3495031B2 (ja) * | 2002-05-28 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置の静電破壊防止保護回路 |
US20060036158A1 (en) | 2003-11-17 | 2006-02-16 | Inrad, Inc. | Self-contained, self-piercing, side-expelling marking apparatus |
JP3848263B2 (ja) * | 2003-01-15 | 2006-11-22 | 沖電気工業株式会社 | 半導体装置 |
US7451130B2 (en) * | 2003-06-16 | 2008-11-11 | Google Inc. | System and method for providing preferred country biasing of search results |
US7877133B2 (en) | 2003-05-23 | 2011-01-25 | Senorx, Inc. | Marker or filler forming fluid |
US20050273002A1 (en) | 2004-06-04 | 2005-12-08 | Goosen Ryan L | Multi-mode imaging marker |
TWI224391B (en) * | 2004-02-10 | 2004-11-21 | Univ Nat Chiao Tung | Electrostatic discharge protection circuit |
TWI234266B (en) * | 2004-06-24 | 2005-06-11 | Novatek Microelectronics Corp | Level shifter circuits for ESD protection |
JP4800605B2 (ja) * | 2004-11-15 | 2011-10-26 | Okiセミコンダクタ株式会社 | 静電破壊保護回路 |
KR100612945B1 (ko) * | 2005-03-31 | 2006-08-14 | 주식회사 하이닉스반도체 | 정전방전 보호회로 |
US10357328B2 (en) | 2005-04-20 | 2019-07-23 | Bard Peripheral Vascular, Inc. and Bard Shannon Limited | Marking device with retractable cannula |
US8052658B2 (en) | 2005-10-07 | 2011-11-08 | Bard Peripheral Vascular, Inc. | Drug-eluting tissue marker |
US8064987B2 (en) | 2006-10-23 | 2011-11-22 | C. R. Bard, Inc. | Breast marker |
EP3542748B1 (en) | 2006-12-12 | 2023-08-16 | C. R. Bard, Inc. | Multiple imaging mode tissue marker |
US8368144B2 (en) * | 2006-12-18 | 2013-02-05 | Infineon Technologies Ag | Isolated multigate FET circuit blocks with different ground potentials |
ES2432572T3 (es) | 2006-12-18 | 2013-12-04 | C.R. Bard, Inc. | Marcador de biopsia con propiedades de obtención de imágenes generadas in situ |
US8311610B2 (en) | 2008-01-31 | 2012-11-13 | C. R. Bard, Inc. | Biopsy tissue marker |
JP4807365B2 (ja) * | 2008-03-10 | 2011-11-02 | セイコーエプソン株式会社 | 半導体装置、表示装置および電子機器 |
US9327061B2 (en) | 2008-09-23 | 2016-05-03 | Senorx, Inc. | Porous bioabsorbable implant |
US8670818B2 (en) | 2008-12-30 | 2014-03-11 | C. R. Bard, Inc. | Marker delivery device for tissue marker placement |
KR101211683B1 (ko) * | 2008-12-31 | 2012-12-12 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
USD716451S1 (en) | 2013-09-24 | 2014-10-28 | C. R. Bard, Inc. | Tissue marker for intracorporeal site identification |
USD715942S1 (en) | 2013-09-24 | 2014-10-21 | C. R. Bard, Inc. | Tissue marker for intracorporeal site identification |
USD715442S1 (en) | 2013-09-24 | 2014-10-14 | C. R. Bard, Inc. | Tissue marker for intracorporeal site identification |
USD716450S1 (en) | 2013-09-24 | 2014-10-28 | C. R. Bard, Inc. | Tissue marker for intracorporeal site identification |
JP2019054370A (ja) * | 2017-09-14 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10128229B1 (en) | 2017-11-13 | 2018-11-13 | Micron Technology, Inc. | Semiconductor devices with package-level configurability |
US10483241B1 (en) | 2018-06-27 | 2019-11-19 | Micron Technology, Inc. | Semiconductor devices with through silicon vias and package-level configurability |
US10867991B2 (en) * | 2018-12-27 | 2020-12-15 | Micron Technology, Inc. | Semiconductor devices with package-level configurability |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63219153A (ja) * | 1987-03-06 | 1988-09-12 | Matsushita Electronics Corp | 半導体集積回路 |
JPH0695545B2 (ja) * | 1988-01-07 | 1994-11-24 | 株式会社東芝 | 半導体集積回路 |
JP2806532B2 (ja) | 1988-09-28 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
US5217915A (en) * | 1991-04-08 | 1993-06-08 | Texas Instruments Incorporated | Method of making gate array base cell |
US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
JPH0677416A (ja) * | 1992-08-28 | 1994-03-18 | Kawasaki Steel Corp | 入力保護回路 |
JPH06283678A (ja) * | 1993-03-30 | 1994-10-07 | Toshiba Corp | Mos型半導体装置及びその製造方法 |
TW218934B (en) * | 1993-05-07 | 1994-01-11 | United Microelectronics Corp | Miniature static electricity protection circuit |
JPH06326307A (ja) | 1993-05-10 | 1994-11-25 | Olympus Optical Co Ltd | 半導体集積回路の入力回路装置及びその製造方法 |
JPH0758210A (ja) * | 1993-08-17 | 1995-03-03 | Oki Electric Ind Co Ltd | 半導体装置の保護回路 |
JP3320872B2 (ja) * | 1993-12-27 | 2002-09-03 | ローム株式会社 | Cmos集積回路装置 |
US5416431A (en) * | 1994-03-21 | 1995-05-16 | At&T Corp. | Integrated circuit clock driver having improved layout |
JP2747223B2 (ja) * | 1994-06-27 | 1998-05-06 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JPH0878624A (ja) * | 1994-08-31 | 1996-03-22 | Oki Electric Ind Co Ltd | 半導体装置 |
US5784235A (en) * | 1995-06-02 | 1998-07-21 | Nippon Telegraph And Telephone Corporation | Semiconductor IC device including ESD protection circuit |
US5760428A (en) * | 1996-01-25 | 1998-06-02 | Lsi Logic Corporation | Variable width low profile gate array input/output architecture |
JP3464340B2 (ja) * | 1996-04-19 | 2003-11-10 | 沖電気工業株式会社 | 半導体集積回路装置 |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
JP2953416B2 (ja) | 1996-12-27 | 1999-09-27 | 日本電気株式会社 | 半導体装置 |
JP2959528B2 (ja) | 1997-06-09 | 1999-10-06 | 日本電気株式会社 | 保護回路 |
JP3557510B2 (ja) * | 1997-06-30 | 2004-08-25 | 沖電気工業株式会社 | 半導体装置 |
JP3111943B2 (ja) * | 1997-10-16 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
US6114731A (en) * | 1998-03-27 | 2000-09-05 | Adaptec, Inc. | Low capacitance ESD structure having a source inside a well and the bottom portion of the drain inside a substrate |
WO2000031871A1 (en) * | 1998-11-25 | 2000-06-02 | Nanopower, Inc. | Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits |
US6455898B1 (en) * | 1999-03-15 | 2002-09-24 | Macronix International Co., Ltd. | Electrostatic discharge input protection for reducing input resistance |
US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
US6784496B1 (en) * | 2000-09-25 | 2004-08-31 | Texas Instruments Incorporated | Circuit and method for an integrated charged device model clamp |
-
1999
- 1999-02-18 JP JP04021799A patent/JP3720999B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-15 US US09/503,747 patent/US6515337B1/en not_active Expired - Lifetime
-
2002
- 2002-12-20 US US10/323,912 patent/US7061052B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6515337B1 (en) | 2003-02-04 |
US20030116806A1 (en) | 2003-06-26 |
US7061052B2 (en) | 2006-06-13 |
JP2000243912A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3720999B2 (ja) | 入力保護回路 | |
JP2914292B2 (ja) | 半導体装置 | |
KR0164908B1 (ko) | 보호 트랜지스터를 가진 반도체 장치 | |
US7705404B2 (en) | Electrostatic discharge protection device and layout thereof | |
EP0632560B1 (en) | Semiconductor integrated circuit device equipped with protective system for directly discharging surge voltage from pad to discharging line | |
KR100197989B1 (ko) | 정전기 보호회로를 구비한 반도체장치 | |
JP3061260B2 (ja) | 静電気保護回路 | |
JPH0897362A (ja) | 半導体集積回路の電源保護回路 | |
US7196378B2 (en) | Electrostatic-protection dummy transistor structure | |
KR100325190B1 (ko) | 반도체집적회로 | |
JP2954153B1 (ja) | 半導体集積回路 | |
KR100297151B1 (ko) | 반도체집적회로 | |
JP2002141467A (ja) | 半導体装置 | |
JP4942278B2 (ja) | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング | |
KR970030780A (ko) | 반도체 집적 회로 장치 | |
JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
JP3141865B2 (ja) | 半導体集積装置 | |
JP2005322943A (ja) | 入力保護回路 | |
JP2982250B2 (ja) | 半導体装置 | |
JPH05335493A (ja) | 入力保護回路 | |
JP3319445B2 (ja) | 半導体装置 | |
KR100290916B1 (ko) | 이에스디(esd) 보호회로 및 그의 제조 방법 | |
JP2906532B2 (ja) | 多層配線半導体集積回路 | |
JPH0964199A (ja) | 入力保護回路 | |
JPS60120569A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041015 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |