JP3557510B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3557510B2 JP3557510B2 JP19041697A JP19041697A JP3557510B2 JP 3557510 B2 JP3557510 B2 JP 3557510B2 JP 19041697 A JP19041697 A JP 19041697A JP 19041697 A JP19041697 A JP 19041697A JP 3557510 B2 JP3557510 B2 JP 3557510B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- parasitic
- semiconductor substrate
- mos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 230000003071 parasitic effect Effects 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 40
- 230000007423 decrease Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のような半導体装置に関し、特に、半導体基板の内部回路をサージ電流のような過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流に起因する耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置に関する。
【０００２】
【従来の技術】
半導体基板に集積回路が組み込まれた半導体集積回路では、回路の入力パッドに静電気等によって過大な電圧が印加し、そのために入力パッドに接続された内部回路にサージ電流が流れると、この内部回路が損傷を受ける。
このサージ電流による内部回路の損傷を防止するために、半導体基板にソース・ドレインが形成されたＭＯＳトランジスタを利用して、過大なサージ電流が内部回路に入力することを防止するためのバイパス路が形成される。
このＭＯＳトランジスタは、通常の電流に対してはソースドレイン間のチャンネルを遮断することにより、バイパス路を遮断するが、サージ電流のような過大な電流に対してはチャンネルを連通させることにより、バイパス路を連通させ、過大電流の内部回路への流入を阻止する。
【０００３】
このようなＭＯＳトランジスタを保護回路として利用した半導体装置では、このＭＯＳトランジスタのソースドレイン間に生じるキャリアの一部が、この保護回路の周辺に形成された他の回路部分に流れると、半導体装置の耐圧性の低下を招くおそれがある。
そこで、ＭＯＳトランジスタで構成される保護回路から漏れ出るキャリアが保護回路の周辺の回路部分に移動することを防止するために、保護回路と周辺の回路部分との間に、保護回路からの漏洩キャリアを吸収するウエル領域を備えるガードリンク機構が形成される。
【０００４】
ガードリング機構では、例えば基板がｐ型半導体基板から成るとき、そのウエル領域は、半導体基板の導電型と反対の導電型であるｎ型で構成され、またｎ型の高濃度不純物領域で、電源線に接続される。また、半導体基板がｐ型のとき保護回路のＭＯＳトランジスタは、ｎチャンネル型のＭＯＳトランジスタが用いられる。
このガードリング機構によれば、保護回路のｎ型ＭＯＳトランジスタのソースドレイン間に生じるキャリアが、ｎ型ウエル領域を経て、そのｎ型高濃度不純物領域に印加される正電源電位により吸収されることから、このキャリアに起因する耐圧性の低下を防止することができる。
【０００５】
【発明が解決しようとする課題】
ところで、従来の前記ガードリング機構では、そのウエル部に形成されるｎ型高濃度不純物領域、ｐ型半導体基板およびＭＯＳトランジスタのｎ型不純物領域からなるドレインとが、それぞれコレクタ、ベースおよびエミッタとして機能する寄生ＮＰＮトランジスタを形成する。
この寄生トランジスタは、入力パッドに半導体基板の電位よりも低い電圧が作用すると、そのベース電位である基板電位がエミッタ電位である前記ドレイン電位よりも高くなることから、導通する。また、この寄生トランジスタが導通状態におかれる状況では、前記ドレインをエミッタとする前記寄生トランジスタと同等な、ガードリング機構以外の寄生ＮＰＮトランジスタは導通する。
【０００６】
これら寄生トランジスタの導通は、回路動作の上で、種々の不都合を招く。そのため、内部回路を過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流による耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置の寄生トランジスタの導通を阻止する技術が望まれていた。
【０００７】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成〉
本発明は、入力パッドを経て入力信号を受ける内部回路が組み込まれたｎ型またはｐ型のいずれか一方の導電型を有する半導体基板と、入力パッドに加わるサージ電流から内部回路を保護すべく半導体基板に組み込まれた、ソースおよびドレインを有するＭＯＳトランジスタを備える保護回路と、保護回路のＭＯＳトランジスタから内部回路への漏洩電流を遮断すべく半導体基板に、保護回路のＭＯＳトランジスタと内部回路との間に形成されるガードリング機構とを含む半導体装置において、ガードリング機構が、半導体基板の導電型と異なる他方の導電型を有するウエル領域と、該ウエル領域の表面に互いに間隔をおいて形成され相互に異なる導電型を有しかつ前記ＭＯＳトランジスタに順方向電流を供給すべく相互にほぼ等しい電圧が印加される一対の高濃度不純物領域とを備え、ウエル領域の該ウエル領域と同一導電型の一方の高濃度不純物領域、半導体基板および前記ＭＯＳトランジスタのドレイン領域をそれぞれコレクタ、ベースおよびエミッタとする第１の寄生トランジスタと、ウエル領域の他方の高濃度不純物領域、ウエル領域および半導体基板をそれぞれエミッタ、ベースおよびコレクタとする第２の寄生トランジスタが構成されることを特徴とする。
【０００８】
〈作用〉
本発明に係る半導体装置では、第１の寄生トランジスタを導通状態におくような状況、例えば入力パッドにサージ電流が入力することにより、前記ＭＯＳトランジスタのドレイン電位が半導体基板の電位よりも低下すると、このＭＯＳトランジスタのドレイン電位をエミッタ電位とし、半導体基板電位をベースとする第１の寄生トランジスタおよびこれと並列的に構成される同等な、ガードリング機構以外の寄生トランジスタが導通する。
第１の寄生トランジスタが導通すると、そのコレクタからベースへ向けて流れる電流に対してウエル部での寄生抵抗が発生し、その電圧降下によって第２の寄生トランジスタのエミッタ電位に対するベース電位が下がる。このベース電位の降下により、第２の寄生トランジスタが導通する。
この第２の寄生トランジスタの導通により、半導体基板を経て、前記ＭＯＳトランジスタのドレイン電位が上昇する。
【０００９】
そのため、第２の寄生トランジスタの導通により、第１の寄生トランジスタおよびそれと同等な各寄生トランジスタの導通原因であるＭＯＳトランジスタのドレイン電位の変動が補償され、導通状態にあった第１の寄生トランジスタおよびそれと同等な各寄生トランジスタのベース電流が低減し、これにより各寄生トランジスタが遮断される。
【００１０】
その結果、内部回路を過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流による耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置の各寄生トランジスタの導通による種々の弊害が解消される。
【００１１】
ガードリング機構の一対の高濃度不純物領域のうち、保護回路のＭＯＳトランジスタのドレインと異なる導電型の高濃度不純物領域を、他方の導電型の高濃度不純物領域よりも、このドレインに近接して配置することが望ましい。
この配置により、第２の寄生トランジスタが導通すると、半導体基板を経て、前記ＭＯＳトランジスタのドレイン電位を迅速に補償することができ、これにより、第１の寄生トランジスタを含むこれと同種の寄生トランジスタの遮断を迅速かつ効果的におこなわしめることができる。
【００１２】
第１の寄生トランジスタの導通による第２の寄生トランジスタの導通を迅速かつ確実に行わせるために、ガードリング機構の一対の高濃度不純物領域のうち、第１の寄生トランジスタのコレクタとなる高濃度不純物領域に接続される電源線に、抵抗体を挿入することが望ましい。
この抵抗体の挿入により、第１の寄生トランジスタが導通したとき、第２の寄生トランジスタを導通させるためのベース電位を確実に起生することができ、これにより第２の寄生トランジスタの導通による第１の寄生トランジスタおよびこれと同等な他の寄生トランジスタの遮断を一層確実におこなわしめることができる。
【００１３】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉
図１は、本発明に係る半導体装置の具体例１を示す断面図である。
本発明に係る半導体装置１０は、図１に示す例では、半導体基板はｐ型の導電型を示すｐ型半導体基板１１がグランド電位で使用されている。
半導体基板１１には、入力パッド１２に入力した信号を受ける入力回路１３が内部回路の一部として組み込まれており、また多数の例えばＭＯＳトランジスタ１４および１５を含む回路部分が内部回路の一部として組み込まれている。
【００１４】
また、半導体基板１１には、入力パッド１２に作用する静電気でのサージ電流のような過大電流が入力回路１３に流入することを防止するための保護回路１６が設けられ、さらに、この保護回路１６に起因する漏洩電流がＭＯＳトランジスタ１４および１５のような内部回路に流れることを防止するためのガードリング機構１７が設けれられている。
【００１５】
保護回路１６は、従来よく知られたＭＯＳトランジスタ１８から成り、このＭＯＳトランジスタ１８は、半導体基板１１上のフィールド酸化膜１１ａで区画された活性領域に組み込まれている。
ＭＯＳトランジスタ１８は、図示の例では、半導体基板１１の導電型と異なる導電型であるｎ型の一対の不純物領域で構成されるソース１９およびドレイン２０と、ゲート２１とを備えるｎチャンネルＭＯＳトランジスタである。ソース１９には、グランド電位（Ｖｓｓ）線が接続されている。また、ドレイン２０およびゲート２１は、入力回路１３に接続された入力パッド１２に接続されている。
【００１６】
この保護回路１６は、従来よく知られているように、入力パッド１２に入力する通常の電流信号に対しては、ＭＯＳトランジスタ１８のソース１９およびドレイン２０間のチャンネルを遮断状態におく。従って、入力パッド１２に入力する信号は、適正に入力回路１３に入力される。
【００１７】
他方、静電気等により、入力パッド１２にサージ電流のような過大電流が入力すると、ＭＯＳトランジスタ１８は、そのゲート２１電圧により、ソース１９およびドレイン２０間のチャンネルを連通させることから、この過大電流の大部分はこのドレイン２０からグランド電位（Ｖｓｓ）線に案内される。
その結果、入力回路１３への過大電流の流入が阻止され、これにより入力回路１３がこの過大電流から保護される。
【００１８】
保護回路１６のＭＯＳトランジスタ１８がそのソース１９およびドレイン２０間のチャンネルを形成したとき、その間を流れるキャリアが半導体基板１１を経て他の回路部分、例えばＭＯＳトランジスタ１４および１５へ流れ込むと、これら回路部分が影響を受ける。
この保護回路１６からのキャリアの漏れによる漏洩電流の影響を防止するために、保護回路１６と、内部の回路部分（１４および１５）との間に、ガードリング機構１７が設けられている。
【００１９】
ガードリング機構１７は、ｎ型の半導体基板１１に形成され、この基板１１の導電型と異なるｐ型の導電性のウエル領域２２と、該ウエル部に形成された一対の高濃度不純物領域２３および２４とを備える。
一対の高濃度不純物領域のうち、一方の高濃度不純物領域２３は、ウエル領域２２と同一の導電型である。また、他方の高濃度不純物領域２４は、ウエル領域２２とは異なる導電型すなわちｐ型を示す。両高濃度不純物領域２３および２４は、電源電圧（Ｖｃｃ）線に接続されている。
【００２０】
ガードリング機構１７の一方の高濃度不純物領域２３は、ｎ型であり、半導体基板１１はｐ型であり、保護回路１６のドレイン２０はｎ型である。そのため、これら各部２３、１１および２０をそれぞれコレクタ、ベースおよびエミッタとする第１の寄生ＮＰＮトランジスタＴ１が構成される。
また、ガードリング機構１７の他方の高濃度不純物領域２４は、ｐ型であり、ウエル領域２２はｎ型であり、半導体基板１１はｐ型であることから、これら各部２４、２２および１１をそれぞれエミッタ、ベースおよびコレクタとする第２の寄生ＰＮＰトランジスタＴ２が構成される。
【００２１】
第１の寄生ＮＰＮトランジスタＴ１のベースは、第２の寄生ＰＮＰトランジスタＴ２のコレクタに接続される。また、両寄生トランジスタＴ１およびＴ２のそれぞれの順方向電流に対して、ウエル領域２２の抵抗による寄生抵抗Ｒが第１の寄生ＮＰＮトランジスタＴ１のコレクタと第２の寄生ＰＮＰトランジスタＴ２のベースとの間に構成される。
【００２２】
半導体基板１１は、グランド電位Ｖｓｓであり、入力パッド１２への入力信号は、通常正電位であることから、これら寄生トランジスタＴ１およびＴ２が動作することはない。
ガードリング機構１７は、従来におけると同様に、電源電圧Ｖｃｃが印加されるウエル領域２２を経て、保護回路１６からのキャリアの漏れによる漏洩電流を吸収する。
【００２３】
ガードリング機構１７により保護される内部回路の例として挙げたＭＯＳトランジスタ１４は、半導体基板１１の導電型と異なる導電型であるｎ型の一対の不純物領域２５および２６をドレインおよびソースとするｎチャンネルＭＯＳトランジスタである。それぞれの不純物領域２５および２６には、後述する回路のノードＮ１およびＮ２が接続され、それぞれに正電位が印加され、ゲート２７には電源電圧（Ｖｃｃ）線が接続されている。
【００２４】
また、内部回路の例である他方のＭＯＳトランジスタ１５は、ｎ型ウエル領域２８に形成されたｎ型の高濃度不純物領域２９および一対のｐ型高濃度不純物領域３０および３１を備えるｐチャンネルＭＯＳキャパシタであり、それぞれの不純物領域２９、３０および３１には、後述する回路のノードＮ３が接続され、正電位が印加される。このＭＯＳキャパシタ１５のゲート３２は、出力端Ｎｏｕｔ として利用されている。
【００２５】
これら内部回路１４および１５の構成部分のうち、半導体基板１１と異なる導電型の不純物領域２５、２６および２９は、ガードリング機構１７の不純物領域２３におけると同様に、それぞれ正の電位を印加される。また、それぞれの不純物領域２５、２６または２９、半導体基板１１、および保護回路１６のドレイン２０をそれぞれコレクタ、ベースおよびエミッタとする、第１の寄生ＮＰＮトランジスタＴ１と同様な寄生トランジスタＴ３〜Ｔ５を構成する。
【００２６】
このような寄生トランジスタＴ３〜Ｔ５は、前記したとおり、入力パッド１２への入力信号が正電位である限り、寄生トランジスタＴ１およびＴ２と同様、動作することはない。また、ガードリング機構１７による前記したキャリア吸収作用により、寄生トランジスタＴ３〜Ｔ５を含む内部回路（１４および１５）が保護回路１６からの漏洩電流の影響を受けることはない。
【００２７】
ところが、入力パッド１２へのサージ電流の流入等によって、ドレイン２０に負の電位が印加され、ドレイン２０の電位が半導体基板１１のグランド電位Ｖｓｓよりも低くなると、各寄生トランジスタＴ１、Ｔ３〜Ｔ５のベース電位がそれぞれのエミッタ電位よりも高くなることから、各寄生トランジスタＴ１、Ｔ３〜Ｔ５が導通する。
【００２８】
しかしながら、第１の寄生ＮＰＮトランジスタＴ１が導通すると、寄生抵抗Ｒの電圧降下作用により、第２の寄生ＰＮＰトランジスタＴ２のベース電位が降下することから、そのエミッタベース間の電位差により、寄生トランジスタＴ２が導通する。
【００２９】
この第２の寄生ＰＮＰトランジスタＴ２の導通により、高濃度不純物領域２４に印加された電源電圧（Ｖｃｃ）線からドレイン２０へ向けて順方向電流が流れ、その順方向電流により、半導体基板１１を経て、ドレイン２０の電位がこの半導体基板１１の電位に向けて上昇する。
【００３０】
その結果、各寄生トランジスタＴ１〜Ｔ５を動作させる原因となったドレイン２０の電位と、半導体基板１１の電位との間の反転した電位差が解消され、これにより、各寄生トランジスタＴ１〜Ｔ５が遮断状態におかれる。
そのため、これら各寄生トランジスタＴ１〜Ｔ５の動作を瞬時に停止させることにより、寄生トランジスタの動作を実質的にかつ効果的に抑制することができる。
【００３１】
図２は、図１に示した具体例１の回路図であり、図１では、内部回路の一例として示したＭＯＳトランジスタ１４および１５を含む内部回路例が示されている。
図２では、図１に示した入力パッド１２から入力回路１３への過電流を防止するための保護回路１６がＭＯＳトランジスタ１８で示されている。また、ガードリング機構１７が、第１の寄生ＮＰＮトランジスタＴ１、第２の寄生ＰＮＰトランジスタＴ２および寄生抵抗Ｒとして、示されている。
【００３２】
ＭＯＳトランジスタ１４および１５を含む図示の回路は、一対のＣＭＯＳ３３ａおよび３３ｂから成る作動増幅器３３を利用した従来よく知られた定電圧電源回路３４である。
作動増幅器３３は、その貫通電流を防止するための従来よく知られた電流制限素子３５を介して、電源電圧（Ｖｃｃ）線およびグランド電位（Ｖｓｓ）線間に設けられている。作動増幅器３３は、基準電圧入力端子ＶＲの電圧と、ノードＮ２に接続された入力ゲートＮｇの電圧との差に応じて、ノードＮ３の出力端Ｎｏｕｔ から一定電圧を出力すべく動作する。この出力電圧の平滑化のために、前記したｐチャンネルＭＯＳキャパシタ１５がノードＮ３と出力端Ｎｏｕｔ との間に挿入されている。
また、電源電圧（Ｖｃｃ）線と出力端Ｎｏｕｔ との間には、可変抵抗として機能するｐＭＯＳトランジスタ３６が接続されている。
【００３３】
ＭＯＳトランジスタ１４は、電源電圧（Ｖｃｃ）線とグランド電位（Ｖｓｓ）線との間に、可変抵抗として作用するＭＯＳトランジスタ３５と共に挿入された分圧抵抗回路ｒ１〜ｒｎから、所望の分圧値を得るためのの選択スイッチとして機能する複数のＭＯＳトランジスタの一つであり、その１つが代表として示されている。
【００３４】
ＭＯＳトランジスタ１４からなる選択スイッチにより、電源電圧（Ｖｃｃ）線とグランド電位（Ｖｓｓ）線との間で、適正な分圧が選択され、その分圧が作動増幅器３３の入力ゲートＮｇに印加されると、適正な電圧が出力端Ｎｏｕｔ から出力される。
【００３５】
定電圧電源回路３４は、従来よく知られているように、例えば、出力端Ｎｏｕｔ の電圧が降下すると、分圧抵抗回路ｒ１〜ｒｎからのノード電圧Ｎ２が低下し、入力ゲートＮｇの電圧が低下する。この入力ゲートＮｇの電圧低下により、そのＭＯＳトランジスタ３３ａ２の抵抗が増大すると、その分、ＭＯＳトランジスタ３３ａ１とＭＯＳトランジスタ３３ｂ１との両ゲート間のノードＮ４の電位が上昇する。
【００３６】
ノードＮ４の電位の上昇により、ｐＭＯＳトランジスタ３３ｂ１の抵抗は増大し、この抵抗の増大分に応じてノードＮ３の電位が低下する。ノードＮ３の電位の低下により、ｐＭＯＳトランジスタ３６の抵抗が低下すると、出力端Ｎｏｕｔ の電位が上昇し、これにより前記した出力端Ｎｏｕｔ の電圧降下が補償される。
前記した従来よく知られた差動動作により、定電圧電源回路３４は、その出力端Ｎｏｕｔ から一定電圧の電流を他の内部回路に供給する。
【００３７】
前記した定電圧電源回路３４で、寄生トランジスタＴ３〜Ｔ５が動作し、該寄生トランジスタが導通状態におかれると、各ノードＮ１〜Ｎ３での電圧の低下を引き起こすことから、前記した電圧制御の動作が不安定になる。
しかしながら、本発明によれば、前記したように、寄生トランジスタの動作を効果的に抑制することができることから、定電圧電源回路３４の動作を安定させることができる。
【００３８】
〈具体例２〉
図３および図４は、本発明に係る半導体装置の具体例２を示す断面図およびその回路図である。
具体例２では、図３に示されているように、ガードリング機構１７の高濃度不純物領域２４には、電源電圧（Ｖｃｃ）線が直接に接続されているのに対し、高濃度不純物領域２３には、抵抗体Ｒａを介して、電源電圧（Ｖｃｃ）線が接続されている。
【００３９】
この抵抗体Ｒａは、図４に明確に示されているとおり、第１の寄生ＮＰＮトランジスタＴ１にコレクタ電流が流れたとき、その電圧降下により、第２の寄生ＰＮＰトランジスタＴ２のベース電位をより大きく低減させる。
従って、第１の寄生ＮＰＮトランジスタＴ１の導通による第２の寄生ＰＮＰトランジスタＴ２の導通、すなわち該寄生ＰＮＰトランジスタＴ２の作動をより確実に行わせることができる。
【００４０】
また、具体例１および具体例２では、ガードリング機構１７のウエル領域２２に設けられる一対の高濃度不純物領域２３および２４のうち、保護回路１６のＭＯＳトランジスタ１８のドレイン２０と異なる導電型の不純物領域２４を他方の不純物領域２３よりもドレイン２０に近接して配置した例を示したが、ｎ型不純物領域２３をｐ型不純物領域２４よりもｎ型ドレイン２０に近接させて配置することができる。
しかしながら、第２の寄生ＰＮＰトランジスタＴ２の動作によるドレイン２０への電流注入作用を確実に行い、寄生ＰＮＰトランジスタＴ２の動作による寄生トランジスタＴ２〜Ｔ５の作動停止を確実に行う上で、前記した具体例に示したとおりの配置が望ましい。
【００４１】
前記したところでは、半導体基板がｎ型の導電型の例について説明したが、本願発明を、半導体基板がｐ型の導電型についても適用することができる。
半導体基板がｐ型の場合、保護回路のＭＯＳトランジスタは、ｐチャンネルＭＯＳトランジスタが採用される。また、ガードリング機構のウエル領域は、ｐ型ウエル領域が採用され、第１の寄生トランジスタは、ＰＮＰトランジスタとなり、第２の寄生トランジスタはＮＰＮトランジスタとなる。このとき第１の寄生トランジスタに接続される前記抵抗Ｒａは、この第１の寄生ＰＮＰトランジスタのＰ型高濃度不純物領域に接続される。
【００４２】
【発明の効果】
本発明に係る半導体装置では、前記したように、ガードリング機構に関連して形成される第１の寄生トランジスタおよびガードリング機構以外の部分で形成される同種の寄生トランジスタが導通すると、この第１の寄生トランジスタの導通によって第２の寄生トランジスタが導通し、該第２のトランジスタの導通により、第１の寄生トランジスタおよびこれと同種の寄生トランジスタの導通原因となる保護回路のＭＯＳトランジスタのドレイン電位の変動が補償される。
【００４３】
従って、本発明によれば、第１の寄生トランジスタの導通により、第２の寄生トランジスタを導通させることができ、この第２の寄生トランジスタの導通によって、第１の寄生トランジスタおよびこれと同種の寄生トランジスタを遮断することができることから、寄生トランジスタの導通による悪影響を招くことなく保護回路およびガードリング機構に所定の機能を発揮させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一部を概略的に示す具体例１の断面図である。
【図２】本発明に係る具体例１の回路図である。
【図３】本発明に係る半導体装置の具体例２の断面図である。
【図４】本発明に係る具体例２の回路図である。
【符号の説明】
１０ 半導体装置
１１ 半導体基板
１２ 入力パッド
１３ 入力回路
１４、１５ 内部回路（ＭＯＳトランジスタ）
１６ 保護回路
１７ ガードリング機構
１８ 保護回路のＭＯＳトランジスタ
１９、２０ 保護回路のＭＯＳトランジスタのドレイン、ソース
２２ ウエル領域
２３、２４ ガードリング機構のウエル領域の不純物領域
Ｔ１ 第１の寄生トランジスタ
Ｔ２ 第２の寄生トランジスタ
Ｒ 寄生抵抗
Ｒａ 抵抗体
【発明の属する技術分野】
本発明は、半導体集積回路のような半導体装置に関し、特に、半導体基板の内部回路をサージ電流のような過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流に起因する耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置に関する。
【０００２】
【従来の技術】
半導体基板に集積回路が組み込まれた半導体集積回路では、回路の入力パッドに静電気等によって過大な電圧が印加し、そのために入力パッドに接続された内部回路にサージ電流が流れると、この内部回路が損傷を受ける。
このサージ電流による内部回路の損傷を防止するために、半導体基板にソース・ドレインが形成されたＭＯＳトランジスタを利用して、過大なサージ電流が内部回路に入力することを防止するためのバイパス路が形成される。
このＭＯＳトランジスタは、通常の電流に対してはソースドレイン間のチャンネルを遮断することにより、バイパス路を遮断するが、サージ電流のような過大な電流に対してはチャンネルを連通させることにより、バイパス路を連通させ、過大電流の内部回路への流入を阻止する。
【０００３】
このようなＭＯＳトランジスタを保護回路として利用した半導体装置では、このＭＯＳトランジスタのソースドレイン間に生じるキャリアの一部が、この保護回路の周辺に形成された他の回路部分に流れると、半導体装置の耐圧性の低下を招くおそれがある。
そこで、ＭＯＳトランジスタで構成される保護回路から漏れ出るキャリアが保護回路の周辺の回路部分に移動することを防止するために、保護回路と周辺の回路部分との間に、保護回路からの漏洩キャリアを吸収するウエル領域を備えるガードリンク機構が形成される。
【０００４】
ガードリング機構では、例えば基板がｐ型半導体基板から成るとき、そのウエル領域は、半導体基板の導電型と反対の導電型であるｎ型で構成され、またｎ型の高濃度不純物領域で、電源線に接続される。また、半導体基板がｐ型のとき保護回路のＭＯＳトランジスタは、ｎチャンネル型のＭＯＳトランジスタが用いられる。
このガードリング機構によれば、保護回路のｎ型ＭＯＳトランジスタのソースドレイン間に生じるキャリアが、ｎ型ウエル領域を経て、そのｎ型高濃度不純物領域に印加される正電源電位により吸収されることから、このキャリアに起因する耐圧性の低下を防止することができる。
【０００５】
【発明が解決しようとする課題】
ところで、従来の前記ガードリング機構では、そのウエル部に形成されるｎ型高濃度不純物領域、ｐ型半導体基板およびＭＯＳトランジスタのｎ型不純物領域からなるドレインとが、それぞれコレクタ、ベースおよびエミッタとして機能する寄生ＮＰＮトランジスタを形成する。
この寄生トランジスタは、入力パッドに半導体基板の電位よりも低い電圧が作用すると、そのベース電位である基板電位がエミッタ電位である前記ドレイン電位よりも高くなることから、導通する。また、この寄生トランジスタが導通状態におかれる状況では、前記ドレインをエミッタとする前記寄生トランジスタと同等な、ガードリング機構以外の寄生ＮＰＮトランジスタは導通する。
【０００６】
これら寄生トランジスタの導通は、回路動作の上で、種々の不都合を招く。そのため、内部回路を過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流による耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置の寄生トランジスタの導通を阻止する技術が望まれていた。
【０００７】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成〉
本発明は、入力パッドを経て入力信号を受ける内部回路が組み込まれたｎ型またはｐ型のいずれか一方の導電型を有する半導体基板と、入力パッドに加わるサージ電流から内部回路を保護すべく半導体基板に組み込まれた、ソースおよびドレインを有するＭＯＳトランジスタを備える保護回路と、保護回路のＭＯＳトランジスタから内部回路への漏洩電流を遮断すべく半導体基板に、保護回路のＭＯＳトランジスタと内部回路との間に形成されるガードリング機構とを含む半導体装置において、ガードリング機構が、半導体基板の導電型と異なる他方の導電型を有するウエル領域と、該ウエル領域の表面に互いに間隔をおいて形成され相互に異なる導電型を有しかつ前記ＭＯＳトランジスタに順方向電流を供給すべく相互にほぼ等しい電圧が印加される一対の高濃度不純物領域とを備え、ウエル領域の該ウエル領域と同一導電型の一方の高濃度不純物領域、半導体基板および前記ＭＯＳトランジスタのドレイン領域をそれぞれコレクタ、ベースおよびエミッタとする第１の寄生トランジスタと、ウエル領域の他方の高濃度不純物領域、ウエル領域および半導体基板をそれぞれエミッタ、ベースおよびコレクタとする第２の寄生トランジスタが構成されることを特徴とする。
【０００８】
〈作用〉
本発明に係る半導体装置では、第１の寄生トランジスタを導通状態におくような状況、例えば入力パッドにサージ電流が入力することにより、前記ＭＯＳトランジスタのドレイン電位が半導体基板の電位よりも低下すると、このＭＯＳトランジスタのドレイン電位をエミッタ電位とし、半導体基板電位をベースとする第１の寄生トランジスタおよびこれと並列的に構成される同等な、ガードリング機構以外の寄生トランジスタが導通する。
第１の寄生トランジスタが導通すると、そのコレクタからベースへ向けて流れる電流に対してウエル部での寄生抵抗が発生し、その電圧降下によって第２の寄生トランジスタのエミッタ電位に対するベース電位が下がる。このベース電位の降下により、第２の寄生トランジスタが導通する。
この第２の寄生トランジスタの導通により、半導体基板を経て、前記ＭＯＳトランジスタのドレイン電位が上昇する。
【０００９】
そのため、第２の寄生トランジスタの導通により、第１の寄生トランジスタおよびそれと同等な各寄生トランジスタの導通原因であるＭＯＳトランジスタのドレイン電位の変動が補償され、導通状態にあった第１の寄生トランジスタおよびそれと同等な各寄生トランジスタのベース電流が低減し、これにより各寄生トランジスタが遮断される。
【００１０】
その結果、内部回路を過大電流から保護するための保護回路およびこの保護回路に関連して生じる漏洩電流による耐圧性の低下防止を図るためのガードリング機構が設けられた半導体装置の各寄生トランジスタの導通による種々の弊害が解消される。
【００１１】
ガードリング機構の一対の高濃度不純物領域のうち、保護回路のＭＯＳトランジスタのドレインと異なる導電型の高濃度不純物領域を、他方の導電型の高濃度不純物領域よりも、このドレインに近接して配置することが望ましい。
この配置により、第２の寄生トランジスタが導通すると、半導体基板を経て、前記ＭＯＳトランジスタのドレイン電位を迅速に補償することができ、これにより、第１の寄生トランジスタを含むこれと同種の寄生トランジスタの遮断を迅速かつ効果的におこなわしめることができる。
【００１２】
第１の寄生トランジスタの導通による第２の寄生トランジスタの導通を迅速かつ確実に行わせるために、ガードリング機構の一対の高濃度不純物領域のうち、第１の寄生トランジスタのコレクタとなる高濃度不純物領域に接続される電源線に、抵抗体を挿入することが望ましい。
この抵抗体の挿入により、第１の寄生トランジスタが導通したとき、第２の寄生トランジスタを導通させるためのベース電位を確実に起生することができ、これにより第２の寄生トランジスタの導通による第１の寄生トランジスタおよびこれと同等な他の寄生トランジスタの遮断を一層確実におこなわしめることができる。
【００１３】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉
図１は、本発明に係る半導体装置の具体例１を示す断面図である。
本発明に係る半導体装置１０は、図１に示す例では、半導体基板はｐ型の導電型を示すｐ型半導体基板１１がグランド電位で使用されている。
半導体基板１１には、入力パッド１２に入力した信号を受ける入力回路１３が内部回路の一部として組み込まれており、また多数の例えばＭＯＳトランジスタ１４および１５を含む回路部分が内部回路の一部として組み込まれている。
【００１４】
また、半導体基板１１には、入力パッド１２に作用する静電気でのサージ電流のような過大電流が入力回路１３に流入することを防止するための保護回路１６が設けられ、さらに、この保護回路１６に起因する漏洩電流がＭＯＳトランジスタ１４および１５のような内部回路に流れることを防止するためのガードリング機構１７が設けれられている。
【００１５】
保護回路１６は、従来よく知られたＭＯＳトランジスタ１８から成り、このＭＯＳトランジスタ１８は、半導体基板１１上のフィールド酸化膜１１ａで区画された活性領域に組み込まれている。
ＭＯＳトランジスタ１８は、図示の例では、半導体基板１１の導電型と異なる導電型であるｎ型の一対の不純物領域で構成されるソース１９およびドレイン２０と、ゲート２１とを備えるｎチャンネルＭＯＳトランジスタである。ソース１９には、グランド電位（Ｖｓｓ）線が接続されている。また、ドレイン２０およびゲート２１は、入力回路１３に接続された入力パッド１２に接続されている。
【００１６】
この保護回路１６は、従来よく知られているように、入力パッド１２に入力する通常の電流信号に対しては、ＭＯＳトランジスタ１８のソース１９およびドレイン２０間のチャンネルを遮断状態におく。従って、入力パッド１２に入力する信号は、適正に入力回路１３に入力される。
【００１７】
他方、静電気等により、入力パッド１２にサージ電流のような過大電流が入力すると、ＭＯＳトランジスタ１８は、そのゲート２１電圧により、ソース１９およびドレイン２０間のチャンネルを連通させることから、この過大電流の大部分はこのドレイン２０からグランド電位（Ｖｓｓ）線に案内される。
その結果、入力回路１３への過大電流の流入が阻止され、これにより入力回路１３がこの過大電流から保護される。
【００１８】
保護回路１６のＭＯＳトランジスタ１８がそのソース１９およびドレイン２０間のチャンネルを形成したとき、その間を流れるキャリアが半導体基板１１を経て他の回路部分、例えばＭＯＳトランジスタ１４および１５へ流れ込むと、これら回路部分が影響を受ける。
この保護回路１６からのキャリアの漏れによる漏洩電流の影響を防止するために、保護回路１６と、内部の回路部分（１４および１５）との間に、ガードリング機構１７が設けられている。
【００１９】
ガードリング機構１７は、ｎ型の半導体基板１１に形成され、この基板１１の導電型と異なるｐ型の導電性のウエル領域２２と、該ウエル部に形成された一対の高濃度不純物領域２３および２４とを備える。
一対の高濃度不純物領域のうち、一方の高濃度不純物領域２３は、ウエル領域２２と同一の導電型である。また、他方の高濃度不純物領域２４は、ウエル領域２２とは異なる導電型すなわちｐ型を示す。両高濃度不純物領域２３および２４は、電源電圧（Ｖｃｃ）線に接続されている。
【００２０】
ガードリング機構１７の一方の高濃度不純物領域２３は、ｎ型であり、半導体基板１１はｐ型であり、保護回路１６のドレイン２０はｎ型である。そのため、これら各部２３、１１および２０をそれぞれコレクタ、ベースおよびエミッタとする第１の寄生ＮＰＮトランジスタＴ１が構成される。
また、ガードリング機構１７の他方の高濃度不純物領域２４は、ｐ型であり、ウエル領域２２はｎ型であり、半導体基板１１はｐ型であることから、これら各部２４、２２および１１をそれぞれエミッタ、ベースおよびコレクタとする第２の寄生ＰＮＰトランジスタＴ２が構成される。
【００２１】
第１の寄生ＮＰＮトランジスタＴ１のベースは、第２の寄生ＰＮＰトランジスタＴ２のコレクタに接続される。また、両寄生トランジスタＴ１およびＴ２のそれぞれの順方向電流に対して、ウエル領域２２の抵抗による寄生抵抗Ｒが第１の寄生ＮＰＮトランジスタＴ１のコレクタと第２の寄生ＰＮＰトランジスタＴ２のベースとの間に構成される。
【００２２】
半導体基板１１は、グランド電位Ｖｓｓであり、入力パッド１２への入力信号は、通常正電位であることから、これら寄生トランジスタＴ１およびＴ２が動作することはない。
ガードリング機構１７は、従来におけると同様に、電源電圧Ｖｃｃが印加されるウエル領域２２を経て、保護回路１６からのキャリアの漏れによる漏洩電流を吸収する。
【００２３】
ガードリング機構１７により保護される内部回路の例として挙げたＭＯＳトランジスタ１４は、半導体基板１１の導電型と異なる導電型であるｎ型の一対の不純物領域２５および２６をドレインおよびソースとするｎチャンネルＭＯＳトランジスタである。それぞれの不純物領域２５および２６には、後述する回路のノードＮ１およびＮ２が接続され、それぞれに正電位が印加され、ゲート２７には電源電圧（Ｖｃｃ）線が接続されている。
【００２４】
また、内部回路の例である他方のＭＯＳトランジスタ１５は、ｎ型ウエル領域２８に形成されたｎ型の高濃度不純物領域２９および一対のｐ型高濃度不純物領域３０および３１を備えるｐチャンネルＭＯＳキャパシタであり、それぞれの不純物領域２９、３０および３１には、後述する回路のノードＮ３が接続され、正電位が印加される。このＭＯＳキャパシタ１５のゲート３２は、出力端Ｎｏｕｔ として利用されている。
【００２５】
これら内部回路１４および１５の構成部分のうち、半導体基板１１と異なる導電型の不純物領域２５、２６および２９は、ガードリング機構１７の不純物領域２３におけると同様に、それぞれ正の電位を印加される。また、それぞれの不純物領域２５、２６または２９、半導体基板１１、および保護回路１６のドレイン２０をそれぞれコレクタ、ベースおよびエミッタとする、第１の寄生ＮＰＮトランジスタＴ１と同様な寄生トランジスタＴ３〜Ｔ５を構成する。
【００２６】
このような寄生トランジスタＴ３〜Ｔ５は、前記したとおり、入力パッド１２への入力信号が正電位である限り、寄生トランジスタＴ１およびＴ２と同様、動作することはない。また、ガードリング機構１７による前記したキャリア吸収作用により、寄生トランジスタＴ３〜Ｔ５を含む内部回路（１４および１５）が保護回路１６からの漏洩電流の影響を受けることはない。
【００２７】
ところが、入力パッド１２へのサージ電流の流入等によって、ドレイン２０に負の電位が印加され、ドレイン２０の電位が半導体基板１１のグランド電位Ｖｓｓよりも低くなると、各寄生トランジスタＴ１、Ｔ３〜Ｔ５のベース電位がそれぞれのエミッタ電位よりも高くなることから、各寄生トランジスタＴ１、Ｔ３〜Ｔ５が導通する。
【００２８】
しかしながら、第１の寄生ＮＰＮトランジスタＴ１が導通すると、寄生抵抗Ｒの電圧降下作用により、第２の寄生ＰＮＰトランジスタＴ２のベース電位が降下することから、そのエミッタベース間の電位差により、寄生トランジスタＴ２が導通する。
【００２９】
この第２の寄生ＰＮＰトランジスタＴ２の導通により、高濃度不純物領域２４に印加された電源電圧（Ｖｃｃ）線からドレイン２０へ向けて順方向電流が流れ、その順方向電流により、半導体基板１１を経て、ドレイン２０の電位がこの半導体基板１１の電位に向けて上昇する。
【００３０】
その結果、各寄生トランジスタＴ１〜Ｔ５を動作させる原因となったドレイン２０の電位と、半導体基板１１の電位との間の反転した電位差が解消され、これにより、各寄生トランジスタＴ１〜Ｔ５が遮断状態におかれる。
そのため、これら各寄生トランジスタＴ１〜Ｔ５の動作を瞬時に停止させることにより、寄生トランジスタの動作を実質的にかつ効果的に抑制することができる。
【００３１】
図２は、図１に示した具体例１の回路図であり、図１では、内部回路の一例として示したＭＯＳトランジスタ１４および１５を含む内部回路例が示されている。
図２では、図１に示した入力パッド１２から入力回路１３への過電流を防止するための保護回路１６がＭＯＳトランジスタ１８で示されている。また、ガードリング機構１７が、第１の寄生ＮＰＮトランジスタＴ１、第２の寄生ＰＮＰトランジスタＴ２および寄生抵抗Ｒとして、示されている。
【００３２】
ＭＯＳトランジスタ１４および１５を含む図示の回路は、一対のＣＭＯＳ３３ａおよび３３ｂから成る作動増幅器３３を利用した従来よく知られた定電圧電源回路３４である。
作動増幅器３３は、その貫通電流を防止するための従来よく知られた電流制限素子３５を介して、電源電圧（Ｖｃｃ）線およびグランド電位（Ｖｓｓ）線間に設けられている。作動増幅器３３は、基準電圧入力端子ＶＲの電圧と、ノードＮ２に接続された入力ゲートＮｇの電圧との差に応じて、ノードＮ３の出力端Ｎｏｕｔ から一定電圧を出力すべく動作する。この出力電圧の平滑化のために、前記したｐチャンネルＭＯＳキャパシタ１５がノードＮ３と出力端Ｎｏｕｔ との間に挿入されている。
また、電源電圧（Ｖｃｃ）線と出力端Ｎｏｕｔ との間には、可変抵抗として機能するｐＭＯＳトランジスタ３６が接続されている。
【００３３】
ＭＯＳトランジスタ１４は、電源電圧（Ｖｃｃ）線とグランド電位（Ｖｓｓ）線との間に、可変抵抗として作用するＭＯＳトランジスタ３５と共に挿入された分圧抵抗回路ｒ１〜ｒｎから、所望の分圧値を得るためのの選択スイッチとして機能する複数のＭＯＳトランジスタの一つであり、その１つが代表として示されている。
【００３４】
ＭＯＳトランジスタ１４からなる選択スイッチにより、電源電圧（Ｖｃｃ）線とグランド電位（Ｖｓｓ）線との間で、適正な分圧が選択され、その分圧が作動増幅器３３の入力ゲートＮｇに印加されると、適正な電圧が出力端Ｎｏｕｔ から出力される。
【００３５】
定電圧電源回路３４は、従来よく知られているように、例えば、出力端Ｎｏｕｔ の電圧が降下すると、分圧抵抗回路ｒ１〜ｒｎからのノード電圧Ｎ２が低下し、入力ゲートＮｇの電圧が低下する。この入力ゲートＮｇの電圧低下により、そのＭＯＳトランジスタ３３ａ２の抵抗が増大すると、その分、ＭＯＳトランジスタ３３ａ１とＭＯＳトランジスタ３３ｂ１との両ゲート間のノードＮ４の電位が上昇する。
【００３６】
ノードＮ４の電位の上昇により、ｐＭＯＳトランジスタ３３ｂ１の抵抗は増大し、この抵抗の増大分に応じてノードＮ３の電位が低下する。ノードＮ３の電位の低下により、ｐＭＯＳトランジスタ３６の抵抗が低下すると、出力端Ｎｏｕｔ の電位が上昇し、これにより前記した出力端Ｎｏｕｔ の電圧降下が補償される。
前記した従来よく知られた差動動作により、定電圧電源回路３４は、その出力端Ｎｏｕｔ から一定電圧の電流を他の内部回路に供給する。
【００３７】
前記した定電圧電源回路３４で、寄生トランジスタＴ３〜Ｔ５が動作し、該寄生トランジスタが導通状態におかれると、各ノードＮ１〜Ｎ３での電圧の低下を引き起こすことから、前記した電圧制御の動作が不安定になる。
しかしながら、本発明によれば、前記したように、寄生トランジスタの動作を効果的に抑制することができることから、定電圧電源回路３４の動作を安定させることができる。
【００３８】
〈具体例２〉
図３および図４は、本発明に係る半導体装置の具体例２を示す断面図およびその回路図である。
具体例２では、図３に示されているように、ガードリング機構１７の高濃度不純物領域２４には、電源電圧（Ｖｃｃ）線が直接に接続されているのに対し、高濃度不純物領域２３には、抵抗体Ｒａを介して、電源電圧（Ｖｃｃ）線が接続されている。
【００３９】
この抵抗体Ｒａは、図４に明確に示されているとおり、第１の寄生ＮＰＮトランジスタＴ１にコレクタ電流が流れたとき、その電圧降下により、第２の寄生ＰＮＰトランジスタＴ２のベース電位をより大きく低減させる。
従って、第１の寄生ＮＰＮトランジスタＴ１の導通による第２の寄生ＰＮＰトランジスタＴ２の導通、すなわち該寄生ＰＮＰトランジスタＴ２の作動をより確実に行わせることができる。
【００４０】
また、具体例１および具体例２では、ガードリング機構１７のウエル領域２２に設けられる一対の高濃度不純物領域２３および２４のうち、保護回路１６のＭＯＳトランジスタ１８のドレイン２０と異なる導電型の不純物領域２４を他方の不純物領域２３よりもドレイン２０に近接して配置した例を示したが、ｎ型不純物領域２３をｐ型不純物領域２４よりもｎ型ドレイン２０に近接させて配置することができる。
しかしながら、第２の寄生ＰＮＰトランジスタＴ２の動作によるドレイン２０への電流注入作用を確実に行い、寄生ＰＮＰトランジスタＴ２の動作による寄生トランジスタＴ２〜Ｔ５の作動停止を確実に行う上で、前記した具体例に示したとおりの配置が望ましい。
【００４１】
前記したところでは、半導体基板がｎ型の導電型の例について説明したが、本願発明を、半導体基板がｐ型の導電型についても適用することができる。
半導体基板がｐ型の場合、保護回路のＭＯＳトランジスタは、ｐチャンネルＭＯＳトランジスタが採用される。また、ガードリング機構のウエル領域は、ｐ型ウエル領域が採用され、第１の寄生トランジスタは、ＰＮＰトランジスタとなり、第２の寄生トランジスタはＮＰＮトランジスタとなる。このとき第１の寄生トランジスタに接続される前記抵抗Ｒａは、この第１の寄生ＰＮＰトランジスタのＰ型高濃度不純物領域に接続される。
【００４２】
【発明の効果】
本発明に係る半導体装置では、前記したように、ガードリング機構に関連して形成される第１の寄生トランジスタおよびガードリング機構以外の部分で形成される同種の寄生トランジスタが導通すると、この第１の寄生トランジスタの導通によって第２の寄生トランジスタが導通し、該第２のトランジスタの導通により、第１の寄生トランジスタおよびこれと同種の寄生トランジスタの導通原因となる保護回路のＭＯＳトランジスタのドレイン電位の変動が補償される。
【００４３】
従って、本発明によれば、第１の寄生トランジスタの導通により、第２の寄生トランジスタを導通させることができ、この第２の寄生トランジスタの導通によって、第１の寄生トランジスタおよびこれと同種の寄生トランジスタを遮断することができることから、寄生トランジスタの導通による悪影響を招くことなく保護回路およびガードリング機構に所定の機能を発揮させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一部を概略的に示す具体例１の断面図である。
【図２】本発明に係る具体例１の回路図である。
【図３】本発明に係る半導体装置の具体例２の断面図である。
【図４】本発明に係る具体例２の回路図である。
【符号の説明】
１０ 半導体装置
１１ 半導体基板
１２ 入力パッド
１３ 入力回路
１４、１５ 内部回路（ＭＯＳトランジスタ）
１６ 保護回路
１７ ガードリング機構
１８ 保護回路のＭＯＳトランジスタ
１９、２０ 保護回路のＭＯＳトランジスタのドレイン、ソース
２２ ウエル領域
２３、２４ ガードリング機構のウエル領域の不純物領域
Ｔ１ 第１の寄生トランジスタ
Ｔ２ 第２の寄生トランジスタ
Ｒ 寄生抵抗
Ｒａ 抵抗体
Claims (1)
- 入力パッドを経て入力信号を受ける内部回路が組み込まれたｎ型またはｐ型のいずれか一方の導電型を有する半導体基板と、前記入力パッドに加わるサージ電流から前記内部回路を保護すべく前記半導体基板に組み込まれた、ソースおよびドレインを有するＭＯＳトランジスタを備える保護回路と、前記ＭＯＳトランジスタから前記内部回路への漏洩電流を遮断すべく前記半導体基板の前記ＭＯＳトランジスタと前記内部回路との間に形成されるガードリング機構とを含み、
該ガードリング機構は、前記半導体基板の導電型と異なる他方の導電型を有するウエル領域と、該ウエル領域の表面に互いに間隔をおいて形成され相互に異なる導電型を有し、かつ前記ＭＯＳトランジスタに順方向電流を供給すべく相互にほぼ等しい電圧が印加される一対の高濃度不純物領域とを備え、
前記ウエル領域の該ウエル領域と同一導電型の一方の前記高濃度不純物領域、前記半導体基板および前記ＭＯＳトランジスタの前記ドレイン領域をそれぞれコレクタ、ベースおよびエミッタとする第１の寄生トランジスタと、前記ウエル領域の他方の前記高濃度不純物領域、前記ウエル領域および前記半導体基板をそれぞれエミッタ、ベースおよびコレクタとする第２の寄生トランジスタとが構成されることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19041697A JP3557510B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
| US09/012,971 US6049111A (en) | 1997-06-30 | 1998-01-26 | Semiconductor device including protective circuit with guard ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19041697A JP3557510B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126695A JPH1126695A (ja) | 1999-01-29 |
| JP3557510B2 true JP3557510B2 (ja) | 2004-08-25 |
Family
ID=16257782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19041697A Expired - Fee Related JP3557510B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6049111A (ja) |
| JP (1) | JP3557510B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4376348B2 (ja) * | 1998-05-18 | 2009-12-02 | パナソニック株式会社 | 半導体装置 |
| JP3720999B2 (ja) * | 1999-02-18 | 2005-11-30 | 沖電気工業株式会社 | 入力保護回路 |
| JP2001036397A (ja) * | 1999-07-22 | 2001-02-09 | Sanyo Electric Co Ltd | 入力バッファ |
| US7012645B1 (en) * | 1999-08-26 | 2006-03-14 | Micron Technology, Inc. | Image sensor with p-type circuitry and n-type photosensor |
| US6323523B1 (en) * | 2000-01-31 | 2001-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | N-type structure for n-type pull-up and down I/O protection circuit |
| US6433368B1 (en) * | 2001-01-22 | 2002-08-13 | National Semiconductor Corporation | LVTSCR with a holding voltage that is greater than a DC bias voltage on a to-be-protected node |
| KR20040009701A (ko) * | 2002-07-22 | 2004-01-31 | 최명부 | 숯과 황토 조성물을 이용한 기능성 흙제조 |
| JP3739365B2 (ja) * | 2003-04-30 | 2006-01-25 | ローム株式会社 | 半導体装置 |
| JP5174434B2 (ja) * | 2007-11-16 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6011136B2 (ja) * | 2012-08-09 | 2016-10-19 | 富士電機株式会社 | 半導体装置 |
| JP2018148154A (ja) * | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
| CN113035933B (zh) * | 2021-03-10 | 2022-11-04 | 上海擎茂微电子科技有限公司 | 一种可靠性改善型半导体器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166089A (en) * | 1986-09-30 | 1992-11-24 | Texas Instruments Incorporated | Method of making electrostatic discharge protection for semiconductor input devices |
| US5159518A (en) * | 1990-01-17 | 1992-10-27 | Vlsi Technology, Inc. | Input protection circuit for CMOS devices |
| JPH05160349A (ja) * | 1991-12-06 | 1993-06-25 | Hitachi Ltd | 入力保護回路を具えた半導体装置 |
| FR2690786A1 (fr) * | 1992-04-30 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques. |
| JP3246807B2 (ja) * | 1993-07-07 | 2002-01-15 | 株式会社東芝 | 半導体集積回路装置 |
| JP3075892B2 (ja) * | 1993-07-09 | 2000-08-14 | 株式会社東芝 | 半導体装置 |
| US5430595A (en) * | 1993-10-15 | 1995-07-04 | Intel Corporation | Electrostatic discharge protection circuit |
| JPH08306872A (ja) * | 1995-05-01 | 1996-11-22 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓ入力保護回路 |
-
1997
- 1997-06-30 JP JP19041697A patent/JP3557510B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-26 US US09/012,971 patent/US6049111A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6049111A (en) | 2000-04-11 |
| JPH1126695A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580184B2 (en) | Electrostatic discharge (ESD) protection circuit of silicon-controlled rectifier (SCR) structure operable at a low trigger voltage | |
| KR100717973B1 (ko) | 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법 | |
| US5905287A (en) | Semiconductor device with high voltage protection | |
| JP3557510B2 (ja) | 半導体装置 | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| US6239958B1 (en) | Electrostatic damage protection circuit and dynamic random access memory | |
| US4543593A (en) | Semiconductor protective device | |
| US6172861B1 (en) | Protection circuit for semiconductor device | |
| JPH05335500A (ja) | Ｃｍｏｓ出力回路 | |
| US5739998A (en) | Protective circuit and semiconductor integrated circuit incorporating protective circuit | |
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| KR100379286B1 (ko) | 보호 회로를 구비한 반도체 장치 | |
| US6218881B1 (en) | Semiconductor integrated circuit device | |
| US5892263A (en) | CMOS device connected to at least three power supplies for preventing latch-up | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
| US6229185B1 (en) | CMOS integrated circuit for lessening latch-up susceptibility | |
| JPS5819137B2 (ja) | 相補型ｍｏｓトランジスタ | |
| JPS6135635B2 (ja) | ||
| JPH03106068A (ja) | 半導体装置 | |
| JPH09307000A (ja) | 半導体装置 | |
| JP3795617B2 (ja) | 半導体装置の保護回路 | |
| JPH09116022A (ja) | Ｃｍｏｓ集積回路 | |
| JPH08111506A (ja) | 半導体装置 | |
| JPH0565061B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |