JP5174434B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5174434B2
JP5174434B2 JP2007297735A JP2007297735A JP5174434B2 JP 5174434 B2 JP5174434 B2 JP 5174434B2 JP 2007297735 A JP2007297735 A JP 2007297735A JP 2007297735 A JP2007297735 A JP 2007297735A JP 5174434 B2 JP5174434 B2 JP 5174434B2
Authority
JP
Japan
Prior art keywords
well
semiconductor
potential
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007297735A
Other languages
English (en)
Other versions
JP2009124003A (ja
Inventor
孝 奥田
敏夫 熊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007297735A priority Critical patent/JP5174434B2/ja
Priority to US12/267,166 priority patent/US7868413B2/en
Publication of JP2009124003A publication Critical patent/JP2009124003A/ja
Priority to US12/958,923 priority patent/US8188526B2/en
Application granted granted Critical
Publication of JP5174434B2 publication Critical patent/JP5174434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、アナログ回路とデジタル回路が混在する半導体装置に関し、特にデジタル回路において発生するノイズからアナログ回路を保護する半導体装置に関するものである。
ＬＳＩなどの半導体装置において、近年、高集積化、多機能化に伴って、アナログ回路とデジタル回路が同一の半導体基板上、例えば、同一のチップ上に混在して形成されるようになってきている。このうちデジタル回路で一般的に用いられる電気信号は、大きな信号変化量を有し、かつ、高い周波を有する。その影響が、同一の半導体基板を介してアナログ回路にノイズとして回り込むことにより、アナログ回路の精度劣化を起こしやすいという問題があった。
このようなノイズからアナログ回路を保護するため、アナログ回路を形成する領域において、ディープウェルを形成する半導体装置が提案されている。あるいは、非特許文献１に記載されているように、デジタル回路とアナログ回路との境界に基板電位固定領域を形成する半導体装置が提案されている。こうして、デジタル回路とアナログ回路を分離することにより、ノイズからアナログ回路を保護している。
Ａｌａｎ Ｈａｓｔｉｎｇｓ、"Ｔｈｅ Ａｒｔ ｏｆ ＡＮＡＬＯＧ ＬＡＹＯＵＴ"、Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ、Ｐｅｒｓｏｎ Ｐｒｅｎｔｉｃｅ Ｈａｌｌ、２００６、ｐ．１７３
しかしながら、アナログ回路において、自己が形成されるウェルの電位を固定することができない半導体素子、例えば、Ｎ型ウェルを端子とする寄生バイポーラ、ウェル抵抗、バラクタ等を形成した場合、デジタル回路より発生するノイズから、上記の半導体素子を十分に保護できず、アナログ回路の精度が劣化するという問題があった。
本発明は、上記のような問題点を解決するためになされたものであり、デジタル回路より発生するノイズから、アナログ回路における半導体素子を確実に保護することを目的とする。
本発明に係る請求項１に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板上面に領域を区分して配置され、デジタル回路が形成された領域であるデジタルブロックとアナログ回路が形成された領域であるアナログブロックとを備える。そして、前記アナログブロックは、前記半導体基板に形成され、且つ、前記第１導電型と反対の導電型である第２導電型の第１ウェルと、前記半導体基板に形成され、且つ、前記第１ウェルとは別の領域に形成された前記第２導電型の第２ウェルと、前記第１ウェル内に形成された前記第１導電型の第３ウェル、及び、前記第２導電型の第４ウェルと、前記半導体基板に形成された前記第１導電型の第５ウェルとを備える。前記アナログ回路は、前記第３ウェルに形成された第１半導体素子、及び、前記第２ウェルに形成された第２半導体素子を含む。前記第５ウェルは、平面視において、前記第２半導体素子が形成された前記第２ウェルを囲むように形成されており、前記第３ウェル、及び、前記第５ウェルにはグランド電位が供給されており、前記第１ウェルには、前記第４ウェルを介して前記グランド電位とは別の固定電位が供給されており、前記第２ウェルには、前記グランド電位及び前記固定電位が供給されていない。
本発明の半導体装置によれば、デジタルブロックより発生するノイズから、アナログブロックにおける所定の半導体素子、または、所定の半導体素子群を確実に保護することができる。
＜実施の形態１＞
本実施の形態に係る半導体装置について説明する前に、従来の半導体装置について説明する。図１は、従来の半導体装置の構成を示す上面図であり、各構成が占める領域が示されている。図２は、従来の半導体装置の構成を示す断面図である。図１に示すように、半導体基板２１と、デジタルブロック１と、アナログブロック２と、基板電位固定領域４と、パッド６，８とを備える。
半導体基板２１は、例えば、Ｐ型導電性を有する。図１に示されるデジタルブロック１は、半導体基板２１上面に領域を区分して配置され、デジタル回路が形成された領域である。パッド６の一つは、配線５により、デジタルブロック１のデジタル回路に接続される。このパッド６を介して、外部からのグランド電位がデジタルブロック１のデジタル回路に付与される。
デジタルブロック１では、図２に示すように、例えば、Ｎ＋型導電領域３２がＮ型ウェル３１で囲まれており、また、Ｐ＋型導電領域３４がＰ型ウェル３３で囲まれている。Ｎ型ウェル３１と、Ｐ型ウェル３３は、素子分離４１によって分離されている。
Ｎ型ウェル３１上には、ゲート１１が形成されており、このゲート１１を挟んだＮ型ウェル３１には、Ｐ型の不純物が拡散されたＰ型不純物拡散領域４３が形成されている。図に示されるＰ型不純物拡散領域４３のうち、いずれか一方はソース領域、他方はドレイン領域に相当する。こうして、デジタルブロック１には、ゲート１１とＰ型不純物拡散領域４３とからなるＰＭＯＳトランジスタが形成されている。
Ｐ型ウェル３３上には、ゲート１２が形成されており、このゲート１２を挟んだＰ型ウェル３３には、Ｎ型の不純物が拡散されたＮ型不純物拡散領域４２が形成されている。図に示されるＮ型不純物拡散領域４２のうち、いずれか一方はソース領域、他方はドレイン領域に相当する。こうして、デジタルブロック１には、ゲート１２とＮ型不純物拡散領域４２とからなるＮＭＯＳトランジスタが形成されている。
デジタルブロック１に形成される半導体素子、例えば、上述のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタの電位は、電位１０、および、パッド６からのグランド電位によってそれぞれ固定される。なお、ここでは、電位１０、および、パッド６からのグランド電位によって電位が固定される半導体素子は、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタであるものとして図示しているが、これらに限ったものではなく、他の半導体素子、例えば、ポリシリコン抵抗であってもよい。
図１に示されるアナログブロック２は、半導体基板２１上面に領域を区分して配置され、アナログ回路が形成された領域である。パッド８の一つは、配線７により、アナログブロック２のアナログ回路に接続される。このパッド８を介して、外部からのグランド電位がアナログブロック２のアナログ回路に付与される。
アナログブロック２では、図２に示すように、例えば、Ｎ＋型導電領域３６がＮ型ウェル３５で囲まれており、また、Ｐ＋型導電領域３８がＰ型ウェル３７で囲まれている。Ｎ型ウェル３５と、Ｐ型ウェル３７は、素子分離４１によって分離されている。
Ｎ型ウェル３５上には、ゲート１５が形成されている。このように、アナログブロック２には、ゲート１５とＮ型ウェル３５とからなるポリシリコン抵抗が形成されている。同様に、Ｐ型ウェル３７上には、ゲート１６が形成されており、アナログブロック２上には、ゲート１６とＰ型ウェル３７とからなるポリシリコン抵抗が形成されている。
アナログブロック２に形成される半導体素子、例えば、上述のポリシリコン抵抗は、電位１４、および、パッド８からのグランド電位によってそれぞれ固定される。なお、ここでは、電位１４、および、パッド８からのグランド電位によって電位が固定される半導体素子は、ポリシリコン抵抗であるものとして図示している。しかし、その半導体素子は、ポリシリコン抵抗に限ったものではなく、他の半導体素子、例えば、デジタルブロック１と同様、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタであってもよい。
このアナログブロック２には、図１に示すように所定の半導体素子群３が設けられている。この所定の半導体素子群３は、例えば、所定の複数の半導体素子を機能ごとにグループ化してなる。所定の半導体素子は、例えば、自己が形成されるウェルの電位を固定することができない半導体素子であり、Ｎ型ウェルを端子とする寄生バイポーラや、ウェル抵抗や、バラクタなどの容量素子が該当する。ここでは、所定の半導体素子は、例えば、図２に示すような、Ｎ型ウェル３９とゲート１８からなり、それぞれが端子１７と接続した容量素子１９である。
基板電位固定領域４は、図１に示すように、平面視した半導体基板２１において、デジタルブロック１とアナログブロック２との間に設けられた導電領域であり、例えば、Ｐ＋型導電領域で形成される。この基板電位固定領域４は、配線５を介してグランド電位が外部より付与されるパッド６と接続されており、デジタルブロック１より発生するノイズから、アナログブロック２における半導体素子、および、所定の半導体素子群３を構成する容量素子１９を保護する。図２に示すように、本実施の形態では、基板電位固定領域４は、自己の下側にＰ型ウェル４４をさらに備える。
図２に示すディープウェル９は、アナログブロック２の半導体素子、および、容量素子１９を形成する領域よりも深い領域に設けられた導電領域である。ディープウェル９は、例えば、Ｎ型導電領域で形成される。このディープウェル９は、デジタルブロック１より発生するノイズから、アナログブロック２における半導体素子、および、容量素子１９を保護する。
電位が固定される半導体素子付近にディープウェル９が形成された場合には、ディープウェル９の電位は、図２に示すように、電位１３によって固定される。しかし、容量素子１９は、自己が形成されるウェルの電位を固定することができない所定の半導体素子であるため、容量素子１９付近では、ディープウェル９の電位を固定することができない。その結果、電位が固定された半導体素子に比べ、容量素子１９をノイズから十分に保護できないという問題があった。
本実施の形態に係る半導体装置は、上記の問題を解決することを目的とする。本実施の形態に係る半導体装置を、図３の上面図と、図４の断面図を用いて説明する。図３に示すように、本実施の形態に係る半導体装置は、半導体基板２１と、デジタルブロック１と、アナログブロック２と、基板電位固定領域４と、パッド６，８に加えて、基板電位固定領域２０を備える。
図３に示すように、基板電位固定領域２０は、アナログブロック２における所定の半導体素子群３を平面視で囲んで半導体基板２１上に設けられる。本実施の形態では、基板電位固定領域２０は、平面視において容量素子１９の４面全体を完全に囲うように設けられている。基板電位固定領域２０は、導電領域であり、例えば、Ｐ＋型導電領域である。図４に示すように、本実施の形態では、基板電位固定領域２０は、自己の下側にＰ型ウェル４５をさらに備える。
所定の半導体素子群３を構成する所定の半導体素子は、例えば、自己が形成されるウェルの電位を固定することができない半導体素子であり、Ｎ型ウェルを端子とする寄生バイポーラや、ウェル抵抗や、バラクタなどの容量素子が該当する。以下の説明は、所定の半導体素子群３に限ったものではなく、所定の半導体素子群３を構成する個々の所定の半導体素子についても、同じ構成にすれば、以下で説明する効果が同様に得られる。以下、所定の半導体素子群３のうちの一の所定の半導体素子は、図４の断面図に示すように、Ｎ型ウェル３９とゲート１８からなり、それぞれが端子１７と接続した容量素子１９であるものとして説明する。
パッド８の一つは、配線７を介して基板電位固定領域２０に接続され、外部から所定の電位が付与される。本実施の形態では、図３、図４に示すように、パッド８の当該一つは、アナログブロック２のアナログ回路のグランド電位を与えるものであり、配線７はアナログ回路のグランド配線である。
アナログ回路では、デジタル回路からの耐ノイズ特性向上策として、ディープウェル９上に半導体素子を配置し、そのディープウェル９を電位固定する。しかし、寄生バイポーラ素子やＮウェル抵抗など、Ｎウェル自身を素子の端子として用いる場合、これらの端子では電位固定できないため、ディープウェル９の電位も固定できない。それに対し、以上の構成からなる本実施の形態に係る半導体装置によれば、容量素子１９の周囲の電位を、基板電位固定領域２０によりアナログ回路のグランド電位で固定することができる。そうすると、デジタルブロック１によるノイズを、パッド８を介してアナログ回路のグランド電位に吸収させることができる。こうして、容量素子１９を、デジタルブロック１によるノイズから確実に保護することができる。特に、バンドギャップレファレンス回路において、ノイズを増幅する傾向がある寄生バイポーラをノイズから保護する場合に適用するとよい。
なお、本実施の形態では、デジタルブロック１にはディープウェル９を設けなかった。しかし、デジタルブロック１にもディープウェル９を設けていてもよく、その場合には、アナログブロック２における半導体素子をノイズからさらに保護することができる。
また、アナログブロック２における容量素子１９を、さらにノイズから保護したい場合には、容量素子１９と、パッド８とを、デジタルブロック１から可及的に離した位置に設けるとよい。
また、本実施の形態では、基板電位固定領域２０は、平面視において容量素子１９の４面全体を完全に囲うものとして説明したが、これに限ったものではなく、基板電位固定領域２０は、配線などの関係から数十μｍ程度開口してもよい。しかし、基板電位固定領域２０は、アナログ回路の基板電位固定用にデジタル回路と独立して配線して、デジタル回路からの影響を低減することを目的としているため、開口せずに平面視において容量素子１９を完全に囲むことが望ましい。
＜実施の形態２＞
実施の形態１では、デジタルブロック１より発生するノイズを、パッド８を介してアナログ回路のグランド電位に吸収させた。この場合、ノイズによりアナログ回路のグランドが多少なりとも変動する。そのため、グランドで電位を固定していたアナログ回路の精度が劣化する要因となりうる。
本実施の形態に係る半導体装置は、図５、図６に示すように、基板電位固定領域２０に接続されたパッドは、基板電位固定領域２０専用のパッド２３である。そして、このパッド２３は、グランド配線７と独立して設けられた配線２２を介して、基板電位固定領域２０と接続される。ここで、パッド２３には、パッド８と独立したグランド電位が外部から付与されているものとする。他の構成については、実施の形態１と同様であるものとする。
以上の構成からなる本実施の形態に係る半導体装置によれば、実施の形態１の効果に加え、アナログブロック２のアナログ回路に、基板電位固定領域２０とは独立したグランド電位を与えることができるため、グランド電位変動によるアナログ回路の精度劣化を防ぐことができる。
＜実施の形態３＞
本実施の形態では、図７に示すように、アナログブロック２に所定の半導体素子群３が設けられている。この半導体素子群３は、複数の所定の半導体素子、例えば、容量素子１９をグループ化してなる。本実施の形態に係る半導体装置では、デジタルブロック１より発生するノイズから、半導体素子群３をさらに保護するため、基板電位固定領域２０は、図７および図８に示すように、半導体素子群３における個々の容量素子１９の各々を平面視で囲む。他の構成については、実施の形態１と同様であるものとする。
以上のように形成された半導体装置によれば、デジタルブロック１より発生するノイズから、容量素子１９の各々をさらに確実に保護することができる。また、近年の微細プロセスにおいて、半導体素子の占有率、つまり、一定領域ごとに半導体素子が占める割合がばらつくことにより、半導体素子の特性がばらくつくという問題がある。しかし、以上のように構成された半導体装置によれば、半導体素子群３の全体エリアが大きくなった場合でも、基板電位固定領域２０を適度に設けることにより、半導体素子の占有率が過剰にばらつくのを防ぐという効果も得ることができる。
従来の半導体装置の構成を示す上面図である。 従来の半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す上面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す上面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態３に係る半導体装置の構成を示す上面図である。 実施の形態３に係る半導体装置の構成を示す断面図である。
符号の説明
１ デジタルブロック、２ アナログブロック、３ 半導体素子群、４，２０ 基板電位固定領域、５，７，２２ 配線、６，８，２３ パッド、９ ディープウェル、１０，１３，１４ 電位、１１，１２，１５，１６，１８ ゲート、１７ 端子、１９ 容量素子、２１ 半導体基板、３１，３５，３９ Ｎ型ウェル、３２，３６ Ｎ＋型導電領域、３３，３７，４４，４５ Ｐ型ウェル、３４，３８ Ｐ＋型導電領域、４１ 素子分離、４２，４３ Ｓ／Ｄ領域。

Claims (6)

  1. 第１導電型の半導体基板と、
    前記半導体基板上面に領域を区分して配置され、デジタル回路が形成された領域であるデジタルブロックとアナログ回路が形成された領域であるアナログブロックと
    を備え、
    前記アナログブロックは、
    前記半導体基板に形成され、且つ、前記第１導電型と反対の導電型である第２導電型の第１ウェルと、
    前記半導体基板に形成され、且つ、前記第１ウェルとは別の領域に形成された前記第２導電型の第２ウェルと、
    前記第１ウェル内に形成された前記第１導電型の第３ウェル、及び、前記第２導電型の第４ウェルと、
    前記半導体基板に形成された前記第１導電型の第５ウェルと
    を備え、
    前記アナログ回路は、前記第３ウェルに形成された第１半導体素子、及び、前記第２ウェルに形成された第２半導体素子を含み、
    前記第５ウェルは、平面視において、前記第２半導体素子が形成された前記第２ウェルを囲むように形成されており、
    前記第３ウェル、及び、前記第５ウェルにはグランド電位が供給されており、
    前記第１ウェルには、前記第４ウェルを介して前記グランド電位とは別の固定電位が供給されており、
    前記第２ウェルには、前記グランド電位及び前記固定電位が供給されていない、
    半導体装置。
  2. 前記第２半導体素子は容量素子である、
    請求項１に記載の半導体装置。
  3. 前記第１半導体素子は抵抗またはＭＯＳトランジスタである、
    請求項１または請求項２に記載の半導体装置。
  4. 前記第１導電型はＰ型であり、
    前記第２導電型はＮ型である、
    請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 個別のグランド電位を供給するための第１パッド及び第２パッドをさらに備え、
    前記第１パッドは、前記第３ウェルと電気的に接続するが、前記第５ウェルとは接続しておらず、
    前記第２パッドは、前記第５ウェルと電気的に接続するが、前記第３ウェルとは接続していない、
    請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 前記第２ウェルは複数個設けられており、
    複数の前記第２ウェルには、前記第２半導体素子がそれぞれ形成されており、
    前記第５ウェルは、平面視において、前記第２半導体素子がそれぞれ形成された前記複数の第２ウェルを個々に囲むように形成されている、
    請求項１乃至請求項５のいずれかに記載の半導体装置。
JP2007297735A 2007-11-16 2007-11-16 半導体装置 Expired - Fee Related JP5174434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007297735A JP5174434B2 (ja) 2007-11-16 2007-11-16 半導体装置
US12/267,166 US7868413B2 (en) 2007-11-16 2008-11-07 Semiconductor device
US12/958,923 US8188526B2 (en) 2007-11-16 2010-12-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297735A JP5174434B2 (ja) 2007-11-16 2007-11-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2009124003A JP2009124003A (ja) 2009-06-04
JP5174434B2 true JP5174434B2 (ja) 2013-04-03

Family

ID=40641032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297735A Expired - Fee Related JP5174434B2 (ja) 2007-11-16 2007-11-16 半導体装置

Country Status (2)

Country Link
US (2) US7868413B2 (ja)
JP (1) JP5174434B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629795B2 (en) * 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US20140032081A1 (en) * 2012-07-27 2014-01-30 Caterpillar Inc. Dual Mode Engine Using Two or More Fuels and Method for Operating Such Engine
JP6465544B2 (ja) * 2013-09-25 2019-02-06 株式会社デンソー 接合分離型半導体集積回路
JP6369191B2 (ja) * 2014-07-18 2018-08-08 セイコーエプソン株式会社 回路装置、電子機器、移動体及び無線通信システム

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor
JPH0353561A (ja) * 1989-07-21 1991-03-07 Fujitsu Ltd 半導体集積回路装置
JP3251735B2 (ja) * 1992-09-25 2002-01-28 株式会社東芝 半導体集積回路装置
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
US5629240A (en) * 1994-12-09 1997-05-13 Sun Microsystems, Inc. Method for direct attachment of an on-chip bypass capacitor in an integrated circuit
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
JP3557510B2 (ja) * 1997-06-30 2004-08-25 沖電気工業株式会社 半導体装置
US6696707B2 (en) * 1999-04-23 2004-02-24 Ccp. Clare Corporation High voltage integrated switching devices on a bonded and trenched silicon substrate
US6534819B2 (en) * 2000-08-30 2003-03-18 Cornell Research Foundation, Inc. Dense backplane cell for configurable logic
JP2002246553A (ja) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd 半導体集積回路のノイズ低減装置
JP3825688B2 (ja) * 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
JP3831277B2 (ja) * 2001-12-28 2006-10-11 株式会社東芝 半導体装置
JP3728260B2 (ja) * 2002-02-27 2005-12-21 キヤノン株式会社 光電変換装置及び撮像装置
US6791146B2 (en) * 2002-06-25 2004-09-14 Macronix International Co., Ltd. Silicon controlled rectifier structure with guard ring controlled circuit
JP2004326952A (ja) * 2003-04-25 2004-11-18 Matsushita Electric Ind Co Ltd 情報記憶再生装置
US6825089B1 (en) * 2003-06-04 2004-11-30 Agere Systems Inc. Increased quality factor of a varactor in an integrated circuit via a high conductive region in a well
US7239005B2 (en) * 2003-07-18 2007-07-03 Yamaha Corporation Semiconductor device with bypass capacitor
US7145211B2 (en) * 2004-07-13 2006-12-05 Micrel, Incorporated Seal ring for mixed circuitry semiconductor devices
US6947830B1 (en) * 2004-08-31 2005-09-20 Walt Froloff Adaptive variable fuel internal combustion engine
JP2006135099A (ja) * 2004-11-05 2006-05-25 Toshiba Corp 半導体装置およびその製造方法
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7272273B2 (en) * 2005-01-21 2007-09-18 Neophotonics Corporation Photodetector coupled to a planar waveguide
JP4763324B2 (ja) * 2005-03-30 2011-08-31 Ｏｋｉセミコンダクタ株式会社 静電保護回路及び該静電保護回路を含む半導体装置
JP4746346B2 (ja) * 2005-04-28 2011-08-10 株式会社東芝 半導体装置
JP2007201236A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体集積回路
DE102007063687B4 (de) * 2006-03-22 2013-03-14 Denso Corporation Schaltkreis mit einem Transistor
JP5090696B2 (ja) * 2006-09-12 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US7868413B2 (en) 2011-01-11
US20090127713A1 (en) 2009-05-21
US20110068383A1 (en) 2011-03-24
JP2009124003A (ja) 2009-06-04
US8188526B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
US10366980B2 (en) Semiconductor integrated circuit device
JP4995455B2 (ja) 半導体装置
US6858885B2 (en) Semiconductor apparatus and protection circuit
US5087955A (en) Input-output circuit of reduced device area for semicustom semiconductor integrated circuit
US7868423B2 (en) Optimized device isolation
JP2008226998A (ja) 半導体集積回路
JP2006074012A (ja) 双方向型静電気放電保護素子
JP5174434B2 (ja) 半導体装置
US11295987B2 (en) Output circuit
CN107112281B (zh) 半导体装置以及其设计方法
US20060157856A1 (en) Semiconductor device including multiple rows of peripheral circuit units
JP2003031669A (ja) 半導体装置
JP2007019413A (ja) 保護回路用半導体装置
JP2008193019A (ja) 半導体集積回路装置
JP2007012694A (ja) スタンダードセル方式の半導体集積回路装置
KR101155703B1 (ko) 반도체 장치
US10396551B2 (en) Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
JP2006253467A (ja) 半導体装置
JP6707917B2 (ja) 半導体装置及びその製造方法
US20120139058A1 (en) Power mos device
JP5401056B2 (ja) 半導体装置
KR100308074B1 (ko) 집적회로
KR101374421B1 (ko) Ｇｇｎｍｏｓ 정전기 보호 소자
JP6355481B2 (ja) 半導体装置
JP2009038100A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

R150 Certificate of patent or registration of utility model

Ref document number: 5174434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees