TW399366B - Protection circuit - Google Patents

Description

1694PIF.DOC/BL/Jeff/002 A7 1694PIF.DOC/BL/Jeff/002 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（I ) 發明之範圍 本發明係有關於一種半導體積體電路元件，且特別是 有關於一種保護電路，其可對積體電路之輸入端或輸出端 提供針對諸如靜電等雜訊的保護。 相關技藝之說明 習知技術針對諸如靜電等的輸入雜訊提供保護的保護 電路之中，一保護N通道M0S電晶體（此後簡稱爲''NM0S電 晶體〃）的源極被電性地連接至一輸入端，其汲極被電性地 連接至一電源端，而其閘極則被電性地連接至一接地端。 習知技術之保護電路係利用M0S電晶體內的崩潰（break down)現象而保護一內部電路免受雜訊的干擾。 當正脈沖波形的電壓雜訊（如1，〇〇〇 V)，由於靜電等 的緣故，經由一外部接線墊（pad)而被施加於輸入端時， 保護NM0S電晶體即崩潰。如此，一電流即會由其電性地連 接至輸入端的源極，流至其電性地連接至電源端的汲極。 亦即，由於雜訊由輸入端被排放進入電源端，內部電路即 可受到保護，免受雜訊的影響。 另一方面，當負電壓雜訊（如-1,000 V)，由於靜電等 的緣故而被施加於輸入端時’保護NM0S電晶體即ON。其 結果，電流便產生出來’並由電性地連接至電源端的保護 NM0S電晶體之汲極，流至其電性地連接至輸入端的源極。 因此，由於雜訊實質上乃是由輸入端被排放進入電源端’ 內部電路即可受到保護，免受雜訊的影響。 當超過保護NM0S電晶體的臨限値的一個負電壓被施 4 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公楚） ^^^1· I nn vm λ^ιν· n.^— i I m 1BB1I ^^^^1 ^t\· I ^ 1 i 矣、1 (請先閲讀背面之注意事項再填寫本頁) 1694PIF.DOC/BL/Jeff/002 A7 B7____ 五、發明説明（》） (請先閲讀背面之注意事項再填寫本頁) 加於習知保護電路的輸入端時’一電流即由對應積體電路 元件的電源端流至其輸入端。此時，保護NM0S電晶體汲極 的鄰近區域即被帶至一高電場中。由於筒電場強度所產生 的熱電子便會造成衝擊離子化（impact ionization)的現 象，因而容許一基體（substrate)電流在其汲極與基體之 間流動。其結果，施加於積體電路元件的基體上的電位便 會增加。這會對穩定動作的積體電路元件造成干擾。因此’ 此一問題即有需要予以改善。 發明之槪要 根據前述，本發明之一目的即在於提供一種保護電 路，其可使一積體電路元件獲得穩定的操作。 依據本發明之一要點，爲達成前述目的，提供一種保 護電路做爲其典型的實例，其包含： 一第一場效電晶體，具有電性地連接至具一第一電位 的一第一電源端的一電極，電性地連接至一接線墊的另一 電極’以及電性地連接至一第一節點的一閘極； 經濟部中央標準局員工消費合作社印製 電性地連接於第一節點與接線墊之間，當比一預定數 値爲低的一負電位被施加於接線墊上時，可構成由第一節 點延伸至接線墊的一電流通路之一元件；與 3又置第一節點與具有一第一電位的一'弟一電源晒之間 的電阻裝置。 本發明各種應用的典型實例已如前面簡單敘述。不 過’本發明之各種應用，以及其特定的構造將在後面進行 詳細說明。 5 本紙張尺度剌中> A4__ (21QX297公羡1 1694PIF.DOC/BL/Jeff/002 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（3 ) 圖式之簡要說明 本發明之說明係以後列之申請專利範圍乙節中之敘述 文字做爲結論，其界定了本發明之主題保護範圍，但本發 明之目的，特徵與優點將在後面配合附圖所進行的詳細說 明文字之中更爲明確地顯現出來。附圖之中： 圖1係爲一電路圖，其中顯示本發明之第一實施例； 圖2係爲一電路圖，其中顯示本發明之第二實施例； 圖3係爲一電路圖，其中顯示本發明之第四實施例； 與 圖4係爲一電路圖，其中顯示本發明之第五實施例。 較佳實施例之詳細說明 本發明之較佳實施例將在後面配合附圖進行詳細說 明。 圖1係爲一電路圖，其中顯示本發明之第一實施例。 如圖1中所顯示的，一丽0S電晶體5的源極係被電性地連 接至一輸入端3,而其汲極則被電性地連接至一電源端1。 電源端1係被供以5 V的電位。一丽〇S電晶體6的源極被 電性地連接至一接地端2，而其汲極則被電性地連接至輸 入端3。接地端2係被供以〇 V的電位。此外’輸入端3 係被電性地連接至圖中未顯示的一個外部接線墊。此些 NMOS電晶體5與6係做爲保護性的NM0S電晶體，以保護內 部電路4免受諸如靜電等雜訊的影響。丽os電晶體5的閘 極係被電性地連接至一節點8。一二極體7被設置於節點8 與輸入端3之間。此外，一電阻9亦被設置於節點8與接 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 線 1694PIF.D0C/BL/Jeff/002 A7 1694PIF.D0C/BL/Jeff/002 A7 經濟部中央標隼局員工消費合作社印製 B7 _ 五、發明説明（★) 地端2之間。 當一個高位準的信號（如5 V)，在正常操作的期間被 輸入至本發明電路的輸入端3時，NM0S電晶體5與6即不 崩潰。因此’此高位準的信號即被傳輸至內部電路4。另 —方面，當輸入端3被供以一低位準信號（如0 V)時NM0S 電晶體5與6即未被切換至0N。因此，此低位準的信號即 被傳輸至內部電路4。 如此，若供應至輸入端3的信號係爲大約0至5 V， 以便致動內部電路4時，丽0S電晶體5與6即對正常動作 沒有影響。. 當具有脈沖波形的正電壓雜訊（如1，000 V)，由於靜 電等的緣故而被施加於輸入端3時，本發明之電路即執行 其保護動作。亦即，當高過可將NM0S電晶體5與6帶入至 電性崩潰之電壓的一個電壓被施加於輸入端3時，丽0S 電晶體5與6即崩潰，以使一電流由其源極流至其汲極。 因此’電流即分別由輸入端3流至電源端1，以及由輸入 端3流至接地端2。由於該些電流之故，正電壓雜訊即被 排放進入電源端1以及接地端2中，以使內部電路4能受 到保護，免受該些電流的影響。 接著，當具脈沖波形的負電壓雜訊（如-1，000 V)被施 加於輸入端3時，丽0S電晶體5與6即切換至0N。此時， 電流即由電源端1經由NM0S電晶體5而流至輸入端3，由 接地端2經由匪0S電晶體6而流至輸入端3，並由接地端 2經由電阻9與二極體7而流至輸入端3。 7 ----^-----r-------L.訂 l·-----~線\7 (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度適用中國國家榡準（CNS〉A4規格（210X297公釐） 1694PXF.DOC/BL/Jeff/O〇2 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（J) 由於電流由電源端1與接地端2各流至輸入端3，雜 訊實質上即被排放進入電源端1與接地端2中。其結果， 內部電路4即可受到保護，免受雜訊的影響。 此時，由接地端2流至節點8的電流，即因電阻9的 緣故而較減小或受到限制而較低。由於施加於NMOS電晶體 閘極的電位係與節點8上的電位相同，其施加於閘電極上 的電位，即由於在電阻9兩端出現了電壓降的緣故而變 低。在丽0S電晶體5的源極與汲極之間流動的電流，亦由 於閘電位的減低而亦被限制得較低。因此，電阻9適當數 値的選擇，即可以在丽0S電晶體5的閘極電位提供縮減， 並減小由於衝擊離子化現象的緣故而由NMOS電晶體5所產 生的基體電流。如此積體電路元件便可以獲得穩定的操作 狀態。 圖2係爲一電路圖，其中顯示依據本發明第二實施例 的一半導體積體電路元件。附帶指出，與第一實施例中所 採用者共通的部件亦係以相同的參考標號加以標示。 此實施例之特徵係爲，其有一第三NMOS電晶體21被 設置於一第一節點8與一輸入端3之間，而第三NMOS電晶 體21的閘極則被電性地連接至第一節點8上。 本發明電路之操作情形，以及由於靜電等之故而被施 加於一輸入端3的正脈沖波形電壓雜訊（如1，〇〇〇 V)的情 形，係與第一實施例者相似。 接著，當脈沖波形的負電壓雜訊（如-1，〇〇〇 V) ’由於 靜電等的緣故而被施加於本發明電路的輸入端3時，NMOS $ ----_---_------------訂一^------線 ΙΛ)^1 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（ CNS ) Α4規格（210X 297公嫠） L694PIF.DOC/BL/Jeff/002 A7 B7 經濟部中央糅準扃員工消費合作社印製 j、發明説明（) 憊晶體5與6即被切換至ON。此時，一電流即由電源端1 經由NM0S電晶體5而流至輸入端3。此外，一電流亦由接 地端2經由NM0S電晶體6而流至輸入端3。另外，一電流 竑由另一接地端2經由電阻9與第三圈〇S電晶體21而流 妾輸入端3。 由於電流由電源端1與接地端2各流至輸入端3，負 電壓雜訊實質上即被排放進入電源端1與接地端2中。因 此，內部電路4即受到保護，免受負電壓雜訊的影響。 附帶指出，依據前述動作而將施加於NM0S電晶體5的 閘極上的電位限制得較低的功能，亦係與第一實施例者相 似。 二極體與匪0S電晶體必須於製造一 1C的不同製程之 中正常地製作出來。不過，利用前述的方式而以NM0S電晶 體21替代二極體則可以在製程之中免除掉製造二極體的 製程步驟。亦即，三個丽0S電晶體可以利用相同的製程製 作。其結果，製程即得以簡化，且依據本發明的保護電路 即可以利用低成本進行製造。 做爲本發明之第三種實施例，第二實施例中所採用的 NM0S電晶體21之臨限値被設定爲比NM0S電晶體5者爲低 的一個臨限値。 本發明電路之正常操作情形，以及由於靜電等之故而 被施加於一輸入端3的正脈沖波形電壓雜訊（如1,000 V) 的情形，係與第一實施例者相似。 接著’當負電壓雜訊（如- 1,000 V)，由於靜電等的緣 9 ---.-----^---------訂------^.ol (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 1694PIF.DOC/BL·/Jeff/002 ΑΊ A / __；_____B7_ 五、發明説明（) 故而被施加於本發明電路的輸入端3時，匪〇S電晶體5， 6與21即被切換至on。此時，一電流即由電源端丨經由 NM0S電晶體5而流至輸入端3。此外，一電流亦由接地端 2經由NM0S電晶體6而流至輸入端3。另外，一電流並由. 另一接地端2經由電阻9與第三丽0S電晶體21而流至輸 入端3。 由於電流由電源端1與接地端2各流至輸入端3，負 電壓雜訊實質上即被排放進入電源端1與接地端2中。其 結果’內部電路4即受到保護，免受負電壓雜訊的影響。 若節點8與輸入端3之間的電位差變成等於此時丽〇S 電晶體21的臨限値，則_〇S電晶體21即被帶入0N的狀 態。如此，節點8的電位，亦即施加於匪0S電晶體5的閘 電極的電位到達接近於丽0S電晶體21之臨限値的一個數 値。其結果，施加在保護性NM0S電晶體5的閘電極上的電 位即被固定於接近NM0S電晶體21之臨限値的一個電位 上。因此，NM0S電晶體5的閘電極即可以被限定在比第二 實施例中所採用NM0S電晶體5的閘電極電位的一個電位 上。亦即，在NM0S電晶體5的源極與汲極之間流動的電流 即可以減低，或限定在比第二實施例者爲低的程度。如此， 因衝擊離子化的緣故，而由NM0S電晶體5所產生的一基體 電流，便可以進一步獲得控制，因而可以製造出一種更爲 優良的保護電路。 圖3係爲一電路圖，其中顯示本發明之第四實施例。 與第一及第二實施例中所採用者共通的部件亦係以相同 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ：297公釐） -----：---.--------—訂-------線 - (請先閲讀背面之注意事項再填寫本頁) 1694PIF.DOC/BL/Jeff/002 A7 1694PIF.DOC/BL/Jeff/002 A7 經濟部中央標準局員工消費合作社印製 ____B7 五、發明説明（S ) 的參考標號加以標示。此實施例之特徵係在於第~實施例 中所採用的·電阻9係以一第四NMOS電晶體31替代。第四 匪0S電晶體31的閘電極係被電性地連接至一電源端1。 因此’ NMOS電晶體31即在所有時間中被保持爲⑽。丽0S 電晶體31的ON電阻係被利用做爲一電阻裝置。 本發明電路之正常操作情形，以及由於靜電等之故而 被施加於一輸入端3的正脈沖波形電壓雜訊（如1,〇〇〇 V) 的情形，係與第一實施例者相似。 接著，當負電壓雜訊（如- 1,000 V)被施加於本發明電 路的輸入端3時，丽03電晶體5，6與21即各被切換至 ON。此時即產生出由接地端2經由丽0S電晶體6而流至輸 入端3的一電流。此外，一電流亦由另一接地端2經由丽0S 電晶體31與丽0S電晶體21而流至輸入端3。另外，一電 流並由電源端1經由NM0S電晶體5而流至輸入端3。 由於電流由電源端1與接地端2各流至輸入端3，負 電壓雜訊實質上即被排放進入電源端1與接地端2中。其 結果，內部電路4即受到保護，免受負電壓雜訊的影響。 由於場效NM0S電晶體當處於其ON狀態時，正常會具 有大約數千歐姆的電阻値，NM0S電晶體31即可做爲一電 阻裝置，因此由接地端2流至節點8的電流，即可被丽0S 電晶體31限制在低電流的程度。此外，由於施加在丽〇S 電晶體的閘電極上的電位，由於丽0S電晶體31上所出現 的電壓降的緣故而被降低，因此在NM0S電晶體5的源極與 汲極之間流動的電流，亦可被限定在低電流的程度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----^--------Γ--5'-----—ΐτ—-----01)^. (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 16 94PIF.DOC/BL/Jeff/002 . A7 --------___ B7 五、發明説明（巧） 、~ 由於電阻元件係利用與NM〇s電晶體不同的製程製造 的，利用歷0S電晶體來取代電阻，便可以在製造積體電路 兀件時，免除掉電阻元件製造的程序。其結果便造成了一 些優點，製程即得以簡化’且依據本發明的保護電路即可 以利用低成本進行製造。 利用複晶砂內連線等來製造數千歐姆的電阻性元件會 需要使用到數mm的內連線。不過，由於丽邸電晶體係做 爲ON電阻，且其在正常情況下具有數千歐姆程度的電阻 値’因此使用一個較小的區域便可以獲得較大的電阻値。 因此，便可以獲得一種優良的效果，即電阻性元件的面積 可以縮小。 圖4係爲一電路圖，其中顯示本發第五實施例。與第 —及第二實施例中所採用者共通的部件亦係以相同的參 考標號加以標示。此賓施例之特徵係在於一 _os電晶體6 的閘極係被電性地連接至一節點8。 本發明電路之正常操作情形，以及由於靜電等之故而 被施加於一輸入端3的正脈沖波形電壓雜訊（如ι，〇〇〇 的情形，係與第一實施例者相似。 接著’當負電壓雜訊（如-1，〇〇〇 V)被施加於本發明電 路的輸入端3時，匪0S電晶體5與6各被切換至〇N。此 時’一電流即由一電源端1經由丽0S電晶體5而流至輸入 端3。此外，一電流亦由一接地端2經由NM0S電晶體6而 流至輸入端3。另外，一電流並由另一接地端2經由電阻9 與NM0S電晶體21而流至輸入端3。 12 本紙張尺度適用中國國@準（CNS ) A4規格（210Χ29ϋ1 ' ----^------Γ--^)r--：----訂------線 Γ . ' · (請先聞讀背面之注意事項再填寫本頁) 1S94PIF.DOC/BL/Jeff/002 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（θ) 由於電流由電源端1與接地端2各流至輸入端3 ’負 電壓雜訊實質上即被排放進入電源端1與接地端2中。其 結果，內部電路4即受到保護，免受負電壓雜訊的影響。 此時，由接地端2流至節點8的電流即被電阻9限制 在低電流的程度。由於施加在_〇S電晶體5與6之閘電極 上的電位係與節點8上的電位相同’ NMOS電晶體5與6之 閘電極即被電阻9上所出現的電壓降限定在低電位上。其 結果，在丽0S電晶體5與6之各自源極與汲極之間流動的 電流亦被限定在低電流的程度。 此種連結方式可以限制由電性地連接於接地端2與輸 入端3之間的NMOS電晶體6，以及由匪os電晶體5所產 生的基體電流之流動。由於可以獲得限制由兩保護性電晶 體在接地與電源兩側所產生的基體儷流大小的效果，因而 便可以達成積體電路元件穩定操作的目的° 雖然本發明已利用實施例中相對於輸入端的保護電路 的方式進行說明，但本發明並不必然限定於在輸入端上的 使用情形。本發明亦同樣可以應用做爲輸出端的保護電路 之用途。 根據本發明的半導體積體電路元件的一種典型實例’ 如同前面已有描述者’由第—節點延伸至一接線墊之間的 一電流路徑係被設置於第一節點與接線墊之間’而一電阻 性裝置則被設置於第一節點與一第二電源之間。由於提供 了此些元件的緣故’對保護性電晶體的閘電極上所施加的 電壓，以及流入保護性電晶體內的電流便皆可以得到限 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I—^---^---^---------訂------^ 1)1 、 · .\ (請先閲讀背面之注意事項再填寫本頁) 1694PIF.DOC/BL/Jeff/〇〇2 五、發明説明（i| ) 制。亦即，由於電晶體所產生的基體電流之流動可以得到 限制，因此便可以提供一種半導體積體電路元件，其可以 獲得一種穩定的操作狀態，.並可利用與習知技術一樣的方 式’保留其對內部電路提供保護的功能。 雖然本發明已利用較佳實施例的形式而揭示如上，然 該些實施例並非用以限定本發明之範圍。任何熟習此技藝 者’在不脫出本發明之精神範疇的情況下，當可對該些實 施例作某些更動與變化，其皆應包含於本發明列明於後列 申請專利範圍乙節中所界定之保護範圍內。 1.1— - I - I l·—--i 1 (請先閲讀背面之注意事項再填寫本頁) 訂-------線 1, 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐）

Claims (1)

1694PIF.DOC/BL/Jeff/OO2g^gg0g 諮 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 1. 一種保護電路，其包括： 一第一場效電晶體，具有電性地連接至具一第一電位 的一第一電源端的一電極，電性地連接至一接線墊的另一 電極，以及電性地連接至一第一節點的一閛極； 電性地連接於第一節點與接線墊之間，當比一預定數 値爲低的一負電位被施加於接線墊上時，可構成由第一節 點延伸至接線墊的一電流通路之一元件；與 設置第一節點與具有一第二電位的一第二電源端之間 的電阻裝置。· 2. 如申請專利範圍第1項之保護電路，其中該元件係 爲_一二極體。 3. 如申請專利範圍第1項之保護電路，其中該元件係 爲一第二場效電晶體。 4. 如申請專利範.圍第2項之保護電路，其中第二場效 電晶體的的一個臨限値被設定爲比第一場效電晶體的臨 限値爲低的一個數値。 5. 如申請專利範圍第1項之保護電路，其中該電阻裝 置係爲一第三場效電晶體。 6. —種保護電路，其包括： 一第一場效電晶體，具有電性地連接至具一第一電位 的一第一電源端的一電極，電性地連接至一接線墊的另一 電極係，以及電性地連接至一第一節點的一閘極； 電性地連接於第一節點與接線墊之間的一元件，可構 成由第一節點延伸至接線墊的一電流通路； I 5 (請先閲讀背面之注意事項再填寫本頁) l· I-- —線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠）

經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 一第四場效電晶體，具有電性地連接至接線墊的一電 極，電性地連接至具一第二電位的一第二電源端的另一電 極，以及電性地連接至一第一節點的一閘極；與 設置第一節點與第二電源端之間的電阻裝置。 7. 如申請專利範圍第6項之保護電路，其中該元件係 爲一二極體。 8. 如申請專利範圍第6項之保護電路，其中該元件係 爲一第二場效電晶體。 9. 如申請專利範圍第8項之保護電路，其中第二場效 電晶體的的一個臨限値被設定爲比第一場效電晶體的臨 限値爲低的一個數値。 10. 如申請專利範圍第6項之保護電路，其中該電阻裝 置係爲一第三場效電晶體。 11. 一種保護電路，其包括： 至少一場效電晶體，具有電性地連接至具一第一電位 的一第一電源端的一電極，電性地連接至一接線墊的另一 電極，以及電性地連接至一第一節點的一閘極；與 電位調整裝置，當比一第一預定數値爲爲低的一個負 電位被施加於接線墊上時，可將第一節點的電位調整至比 一第二預定數値爲低的一個電位。 ---^---·.-------KJ I,----—訂------線- (請先閣讀背面之注意事項再填寫本頁) 16 本紙張尺度逋用中國國家榇準（CNS ) ΑΊ規格（210X297公釐）