KR0135499B1 - 집적 회로 - Google Patents

집적 회로

Info

Publication number
KR0135499B1
KR0135499B1 KR1019930008622A KR930008622A KR0135499B1 KR 0135499 B1 KR0135499 B1 KR 0135499B1 KR 1019930008622 A KR1019930008622 A KR 1019930008622A KR 930008622 A KR930008622 A KR 930008622A KR 0135499 B1 KR0135499 B1 KR 0135499B1
Authority
KR
South Korea
Prior art keywords
transistor
output
voltage
channel
protection
Prior art date
Application number
KR1019930008622A
Other languages
English (en)
Other versions
KR940001389A (ko
Inventor
피앙카 유에르겐
Original Assignee
존 제이 키세인
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 제이 키세인, 에이 티 앤드 티 코포레이션 filed Critical 존 제이 키세인
Publication of KR940001389A publication Critical patent/KR940001389A/ko
Application granted granted Critical
Publication of KR0135499B1 publication Critical patent/KR0135499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

n-채널 출력 트랜지스터(201,202)만을 사용할 경우, 특정 정전 방전(ESD) 보호 문제에 직면하게 되는데, 이것은 포지티브 ESD 전압(positive ESD voltagss)을 클램핑할 수 있는 p-n 접합이 없기 때문이며 p-채널 출력 트랜지스터가 사용되어도 똑같은 상황이 될 것이다.
본 기술에서는 커패시터(205)가 보호 트랜지스터(203,204) 게이트와 본드패드를 결합시키는데, 보호 트랜지스터는 n-채널 출력 트랜지스터의 게이트에 턴-온 전압을 인가한다. 이러한 방법으로 출력 트랜지스터 자체는 ESD 전류를 전원도선(VDD, VSS)에 전도시키는데 사용된다. 한 실시예에서는 n-채널 출력 트랜지스터의 턴-온을 보조하기 위해 트랜지스터(208)가 본드 패드를 n-터브(213)에 결합시키는데 상기 n-터브에는 p-채널 프리-드라이버 트랜지스터(210)가 구성되어 있다. 이 트랜지스터(208)를 통한 전도는 ESD 현상이 일어났을 때 n-터브 전압을 상승시켜 그로인해 p-채널 트라이버 트랜지스터의 p-n 접합이 턴-온 전압을 클램핑하는 것을 방지하는데 턴-온 전압 클램핑은 본 기술에 의해 얻어지는 보호를 한정한다. 이 기술은 n-채널 출력 트랜지스터만이 사용되는 SCSI(Small Computer System Interface)에 매우 유용하며 역시 n-채널 풀-업 및 풀-다운 장치를 사용하는 TTL-출력 버퍼에도 사용된다. p-채널 출력 장치도 상당히 보호될 수 있다.

Description

집적 회로
제1도는 종래의 출력 보호 기술을 도시한 도면.
제2도는 본 발명의 실시예를 도시한 도면.
제3도는 본 발명의 한 실시예에서 사용된 저항기를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
200 : 본드 패드 201,202 : 출력 트랜지스터
203,204 : 보호 트랜지스터 205 : 커패시터
213 : n-터브
[발명의 배경]
[발명의 분야]
본 발명은 정전 방전(electrostatic dichatge : ESD) 보호 장치를 가진 집적 회로에 관한 것이다.
[종래기술의 설명]
집적 회로의 정전 보호는 설계상 중요한 문제로 여겨져 왔는데, 특히 트랜지스터 전극의 용량이 1.5 마이크론 레벨 이하일 때 더욱 그러하였다. 보호 기술이 채택되지 않은 상태에서 패키지 단자로부터 직접 회로 본드 패드로 과도하게 높은 ESD 전압이 걸리면 입력 또는 출력 회로가 쉽게 손상될 수 있다. 가볍게 도핑된 드레인(Lightly-doped drain : LDD) 구조와 규화물(silicided) 소스/드레인영역의 사용으로 인해 특히 n-채널 전계 효과 트랜지스터를 사용하는 출력 버퍼에서 ESD 자화율(susceptibility)이 증가되었다. IRPS 회보에 실린 씨. 더버리(C. Duvvury)와 씨. 다아아즈(C. Diaz)에 의한 최근 연구 논문 효과적인 출력 ESD보호를 위한 NMOS의 다이나믹 게이트 결합(Dynamic gate coupling of NMOS for Efficient output ESD protection)에 의하면, 전계 산화 커패시터(field oxide capacitor)로 출력 트랜지스터의 게이트와 본드 패드를 결합시키면 개선된 ESD 실행이 얻어 질 수 있다(상기 문헌의 제6도 참조). 상기 기술에서, 출력 트랜지스터는 ESD 전류를 운반한다. 그러나 전계 산화 커패시터는 본드 패드상의 용량성 부하를 바람직하지 않게 증가시키며 더 큰 출력 트랜지스터를 요구하게 된다.
종래 기술과 다소 유사한 기술이 제1도에 도시되는데, 여기서 출력 버퍼(10)는 본드 패드(11)에 접속된다. 보호용 n-채널 트랜지스터(13)은 본드 패드에 접속되어 전원 도선(Vss)으로 ESD 전류(1)를 전도시킨다. ESD 전압은, 통상 약 10㎊인 커패시터(12)에 의해 트랜지스터(13)의 게이트로 전도된다. 상기 전도는 ESD 현상 동안 양극성 항복 작용(bipolar break-down action)으로 트랜지스터(13)를 도통시켜 전류(I)가 흐르도록 한다. 통상 약 2㏀인 저항기(14)는 트랜지스터(13)의 게이트상의 포지트브 전하(positive charge)를 Vss로 전도시켜, ESD 현상이 사라진 후에 트랜지스터(13)를 턴 오프시킨다. 상기 방식에서, 출력 버퍼의 정상 동작 동안에는 트랜지스터(13)가 도통되지 않는다. 그러나 제1도의 회로에서 보호용 트랜지스터는 상대적으로 큰 ESD 전류가 흐를 수 있을만큼 충분히 커야 할 필요가 있고, 그에 따라, 출력 버퍼 조건을 충족시키기 위해 필요한 영역이 증가된다. 또한, 트랜지스터(13)는 버퍼(10)에 용량성 부하를 추가시키고, 이는 다시 바람직스럽지 못하게 버퍼가 추가 구동 능력을 필요로 하게 되며, 따라서 크기를 증가시킨다.
몇몇 경우에서 포지티브 ESD 전압(positive ESD voltage)에 대한 보호는 p-채널 출력 트랜지스터의 존재에 의해 개선된다. 이 경우, 본드 패드에 접속된 드레인 전극의 p-n 접합이 전원 도선에 포지티브 클램핑 ESD 전압을 공급한다. 그러나 일부 설계는 오직 n-채널 출력 트랜지스터만을 사용한다. 예로 TTL 출력 버퍼는 풀-업 및 풀-다운 장치 모두에 전형적으로 n-채널 트랜지스터를 사용한다.
최근의 표준 컴퓨터 시스템 인터페이스(Standard Computer System Interface : SCSI)칩은 통상 n-채널 트랜지스터만을 사용하는 출력 버퍼를 갖는다. 그러므로, 출력 버퍼에 효과적인, 개선된 ESD 보호 기술이 요구되며, 이 기술은 종래 기술과 관련된 몇몇 문제들을 줄일 수 있다.
[발명의 요약]
본 발명은, 본드 패드에 결합된 추가 장치가 ESD 현상 발생동안 출력 트랜지스터를 도통시키는, 출력 트랜지스터 보호 기술에 관한 것이다. 예시한 경우에서, n-채널 출력 트랜지스터의 게이트는 추가 트랜지스터를 통해 출력 본드 패드에 결합되는데 상기 추가 트랜지스터의 게이트는 커패시터를 통해 본드 패드에 결합된다. 상기 배열은 출력 트랜지스터를 ESD 현상동안 턴-온시켜 ESD 전류를 전원 도선으로 도통시킨다. 상기 방식으로 풀-업 및 풀-다운 양 트랜지스터가 보호될 수 있다. 본 발명의 한 실시예에 있어서, 프리 드라이버(pre-driver) 트랜지스터(예를 들어, p-채널)가 형성된 도핑된 반도체 영역(예를 들어, n-tub) 또한 보드 패드에 결합되어 있는 ESD 현상이 일어나면 전압이 상승된다.
[상세한 설명]
상세한 설명은 개선된 직접 회로 정전 방전 보호 기술에 관한 것이다. 이 기술에서는 단일 전도형(single conductivity type) 풀-업 및 풀-다운 트랜지스터를 가진 출력 버퍼를 유용하게 사용할 수 있다. 예시한 경우에서, n-채널 트랜지스터가 도시되었다. 이에 비해, p-채널 출력 장치를 사용하는 보호 회로는 n-채널 트랜지스터 대신 p-채널 트랜지스터가 사용되고 전원이 도시된 바와 반대로 접속되었다는 점을 제외하고는 도시된 바와 같다.
제2도의 실시예를 참조하면, 출력 도선(본드 패드 200)은 n-채널 풀-업 트랜지스터(201)와 n-채널 풀-다운 트랜지스터(202)에 접속되어 있다. 본 발명의 제1특징에서, 트랜지스터(201 및 202)의 게이트는 도시된 바와 같이 보호 트랜지스터(203 및 204)에 접속되어 있고, 또한 본드 패드(200)에 접속되어 있다. 또한, 보호 트랜지스터(203 및 204)의 게이트와 커패시터(205)는 공통 노드(207)에서 저항기(206)에 접속된다. 포지티브 전압 ESD 현상(positive-voltage ESD event)동안, 고전압이 커패시터(205)를 통해 트랜지스터(203 및 204)의 게이트상의 전압을 상승시킨다. 상기 게이트 상승 현상은 트랜지스터(203 및 204) 양단의 항복 전압을 감소시켜 상태적으로 낮은 전압에서 양전극(16)극성 작용에 의해 상기 트랜지스터(203 및 204)를 도통시킨다(종래 기술에서 공지된 바와같이, 각 트랜지스터는 병렬로 접속되고 MOS장치의 소스, 게이트 및 드레인 영역에 대응하는 에미터, 베이스 및 콜렉터를 포함하는 양극성 트랜지스터를 가진다고 고려될 수 있다.). 보호 트랜지스터(203 및 204)를 통한 상기 전도는, 또한 출력 트랜지스터(201 및 202) 각각의 게이트상의 전압을 상승시킨다. 상기 전도는 출력 트랜지스터의 항복 임계값을 낮추어 상기 트랜지스터를 통한 양극성 전도(bipolar conduction)가 ESD 전류를 그들 각각의 전원 도선(VDD와 Vss)으로 전도시킨다.
ESD 현상이 시작되고 나서 일정한 시간이 경과한 후 저항기(206)를 통해 Vss 도선으로 전류가 흐르면 노드(207)상의 전압 및 보호 트랜지스터(203 및 204)의 게이트상의 전압은 보다 낮아진다. 낮아진 게이트 전압은 상기 트랜지스터의 항복 임계값의 상승시켜서 일정 포인트에서 상기 트랜지스터를 턴 오프시킨다. 그러므로, 출력 트랜지스터(201 및 202)의 게이트는 더 이상 고전압으로 높이지 않으며, 상기 트랜지스터 또한 일정 포인트에서 양극성 항복 작용에 의한 전도를 멈춘다. 그러나 일반적인 회로 작동에서 노드(207)는 저항기(206)를 통해 낮게 유지되어, 보호 트랜지스터(203 및 204)를 통한 전도는 일어나지 않는다. 그러므로, 정상 회로 작동은 손상되지 않는다. 상기 커패시터(205)는 0.2 내지 50㎊의 값을 갖고, 상기 저항기(206)는 200Ω 내지 50㏀의 값을 갖는 것이 바람직하다. 또한, 상기 장치의 RC 시정수는 1 내지 50ns의 값을 갖는 것이 바람직하다. 상기 실시예에서 커패시터(205)는 3.3㎊의 공칭 값을 갖는 반면, 저항기(206)는 3㏀의 공칭값을 가진다. 상기 값들은 약 10ns의 공칭 RC 시정수를 제공한다.
본드 패드상의 전압이 100V/ns(volts per nanosecond)보다 더 빠르게 상승하는 ESD 현상에 대해서만 출력 트랜지스터가 도통되도록 회로를 설계하는 것이 바람직하다. 상기 방식에서, 정규 정보 신호(normal information signal)는 보호 회로를 통해 전도되지 않는다. 커패시터(205)는 예시적으로 MOS형이며, 여기에서 전도성 폴리실리콘층이 제1 커패시터 플레이트를 형성하고, 도핑된 반도체 기판(또는 터브) 영역이 제2 커패시터 플레이트를 게이트-레벨 실리콘 이산화물층이 커패시터 유전체를 형성한다. 대안으로, 커패시터가 두개의 폴리실리콘층 플레이트와 두 플레이트 사이에 놓여진 퇴적된 유전체를 포함할 수 있다. 다른 유형의 커패시터도 당업자에게 알려져 있으며 또한 사용할 수 있다. 예를들어, 저항기(206)는 이하에 논의될 저항기(209)과 유사한 방식으로 n-터브(n-tub)내에 형성되나, 상기 저항기(206)는 대안으로 p-터브에 형성될 수 있으며 또한 폴리실리콘(polysilicon) 또는 규화물(silicide) 유형이나 당업자에 공지된 다른 유형의 퇴적된 저항기일 수 있다.
본 발명의 실시예에서는 또한, ESD 현상동안 p-채널 프리-드라이버(pre=driver) 트랜지스터가 형성되어 있는 n-터브 영역상의 전압을 상승시키는 수단이 제공된다. 상기 승압은 ESD 현상동안 p-채널 프리-드라이버 드레인으로부터 점선으로 네모쳐진 n-터브로의 전도에 관련된 출력 트랜지스터의 게이트상의 전압을 제한하는 것을 방지한다. 즉, 제2도에 도시된 바와같이, 프리-드라이버 트랜지스터(210)의 p-형 드레인은 드레인이 형성되어 있는 n-형 터브 영역(213)으로 다이오드(212)를 형성한다. 종래기술의 CMOS 직접 회로 설계에서는, 터브(213)는 VDD도선에 직접 접속된다. 그러므로, ESD 현상동안 다이오드(212)를 통한 전도가 출력 트랜지스터(202)의 게이트상에 포지티브 전압을 VDD도선상의 전압 위의 한 접합 전압강하로만 한전하였다. 그리하여 다이오드(212)의 상기 클램핑 효과는 상술된 보호 트랜지스터(204)의 작용의효율성에 바람직하지 못한 제한을 두었다. 그래서, 본 발명의 실시예에서는 트랜지스터(208)가 본드 패드(200)와 n-터브(213) 사이에 접속하였다. 상기 트랜지스터(208)는 ESD 현상이 일어날 때 양극성 항복(bipolar breakdown) 현상을 나타내며, 따라서 n-터브(213)로 전하를 전도시키며 그 전압을 상승시킨다.
n-터브(213)상의 전압을 상승시키기 위해, n-터브(213)는 VDD도선에 직접 접속되지 않고 저항기(209)를 통해 접속된다. 상기 저항기는 다이오드(212)에서 VDD도선으로의 전도를 제한하여 ESD 현상동안 출력 트랜지스터(202)의 게이트상의 전압을 더 높은 레벨로 상승시킨다. 상기 저항기(209)는 양호한 실시예에서 약 600Ω 값을 가지며 통상 약 50 내지 5000Ω의 범위내에 있다. 또 상기 저항기는 퇴적된(예를 들어, 폴리실리콘)저항기 또는 반도체 기판내의 확산 영역이거나 다른 유형일 수 있다. 예를들어, 제3도에서 도시된 바와같이, n-터브(31)는 저항기를 형성하는데 사용될 수 있는데, n-터브(31)는 n+접촉 영역(37)을 통해 VDD에 접속된다. 상기 저항기는 n+접촉 영역(36)과 도선(49)과 n+접촉 영역(35)을 통해 제2도의 영역(213)에 대응하는 n-터브(30)에 접속된다. 소스/드레인 영역(32 및 34)과 게이트 전극(33)을 포함하는 p-채널 프리-드라이버 트랜지스터(제2도의(210))는 n-터브(30)내에 형성된다. 프리-드라이버 상보 인버터(214)내 p-채널 트랜지스터는 VDD에 접속된 n-터브내에 위치하거나, 또한 대안으로 트랜지스터(210)와 같은 n-터브내에 위치할 수 있다.
그러나 본 설계에서는 터브-승압 트랜지스터(208)와 저항기(209)를 사용하는 것이 유리하지만 모든 경우에 반드시 필요한 것은 아니다. 즉, 출력 트랜지스터에 논리 신호를 발생하는 프리-드라이버 단은 도시된 것과 다르게 설계될 수 있고, 다이오드(212)는 없어도 좋다. 예로, 프리-드라이버 풀-업 장치는 p-채널 트랜지스터대신에 n-채널 트랜지스터일 수 있으므로 소스-대-기판 다이오드(source-to-substrate diode)는 도시된 다이오드(212)와 반대 방향으로 접속되고, 포지티브 전압 클램핑을 유발하지 않는다.
제1도의 종래기술과 대비하여, 상기 보호 트랜지스터(203 및 204)는 실질적인 ESD 전류 자체를 전달하지는 않는다. 따라서, 트랜지스터(203 및 204)의 크기가 상대적으로 작아서 어떤 종래기술과 비교할 때, 보다 공간을 절약할 수 있다. 본 기술에서는 출력 트랜지스터(201 및 202)가 ESD 전류를 전원 도선(Vss 및 VDD)의 하나 또는 양쪽으로 전달한다. 그러나, 출력 트랜지스터는 충분한 구동 능력을 제공하도록 대개 크기가 상대적으로 크기 때문에 본 기술의 전형적인 구현에서 ESD보호를 제공하기 위해 크기를 더 크게 할 필요가 없다. 또한, 보호 트랜지스터(203 및 204)가 상대적으로 작아서 종래 기술과 비교시 출력 회로에 최소의 용량성 부하를 가한다.
상기 실시예는 ESD 현상동안 출력 트랜지스터(201 및 202)를 본드 패드상의 고전압에 응답하여 도통되도록 하는 보호 수단으로 트랜지스터(즉 203 및 204)와 RD 회로망(커패시터(205) 및 저항기(206))를 도시하였다. 그러나, 다른 유형의 장치가 보호 수단을 구형하는데 사용될 수 있다. 예로, 다이리스터(thyristor)를 본드 패드와 출력 트랜지스터의 게이트 사이에 결합시켜 본드 패드상의 전압이 소정의 한계치를 초과할 때 출력 트랜지스터를 도통시킨다. 상기 경우에, 커패시터(205)는 본드 패드에 다이리스터의 제어 전극을 결합하기 위해 존재하지 않을 수도 있다. 또한, 풀-다운 저항기(206)는 존재할 필요가 없을 수도 있다. 이외에도 ESD 현상동안 출력 트랜지스터를 도통시키는 다른 유형의 장치가 가능하다. ESD 전압이 멈출 때, 보호 수단은 더이상 출력 트랜지스터를 도통시키지 않으며 프리-드라이버 회로에서 나오는 논리 신호에 의해 제어되도록 귀환된다. 정상적으로, ESD 현상은 직접 회로 기판이나 다중-칩 모듈내에 접속되지 않을 때 발생하므로, 논리 신호는 나타나지 않는다. 역으로, 집적 회로가 회로 기판이나 모듈에 접속될 때, 정상동작 논리 회로가 존재할 수 있지만, ESD 현상이 일어날 확률은 낮아진다. 비록, 여기서 디지털 논리 회로가 논의되었지만, 보호 회로는 아날로그일 수도 있다. 그러므로, 소정의 조작 신호(Vin)는 일반적으로 '정보 신호(information signal)'라고 언급될 수 있다.
상술된 바와같이, 본 기술은 단지 단일 전도형 출력 트랜지스터를 가진 출력 버퍼와 더불어 사용될 수 있다. 그러나, p-채널 트랜지스터가 풀-업 장치 역할을 하고 n-채널 트랜지스터가 풀-다운 장치 역할을 하는 CMOS 출력 버퍼와 함께 대안으로 사용될 수 있다. 상기 경우에, n-채널 풀-다운 장치는 제2도에 도시된 회로에 의해 보호될 수 있다. 필요하다면, p-채널 장치는 유사한 회로로 보호될 수 있는데, 트렌지스터 도통 방향과 전원 접속은 제2도에 도시된 것과 반대이다. 이 경우, 저항기(209)에 해당하는 저항기는 n-채널 프리-드라이버 트랜지스터가 형성된 p-터브와 Vss 전원 도선 사이에 접속될 수 있다. 비록 본 실시예에서는 MOS형 트랜지스터가 도시되었을지라도 본 발명은 대안으로 BICMOS 기술에서처럼 양극성 장치 또는 혼합형 장치로 구현될 수 있다. 다른 ESD 보호 기술이 본 발명 기술로 보호되는 출력 버퍼로 사용될 수도 있다. 예로, 출력 트랜지스터의 소스/트레인 전극과 출력 도선(즉, 본드 패드) 사이의 접속부는 미국 특허 제4,990,802호에서 예로 도시된 바와같은 저항기를 포함할 수도 있다. 본 발명의 다른 작은 변화에 대해서는 당업자라면 이해할 수 있음이 명백할 것이다.

Claims (5)

  1. 전원 도선(VDD, Vss)에 연결된 제1제어 전극과, 출력 도선(200)에 연결된 제2제어 전극과, 정보 신호(Vin)를 수신하기 위해 연결된 제어 전극을 갖는 출력 트랜지스터(201,202)를 포함하는 직접회로에 있어서, 상기 집적 회로는 상기 출력 도선에 연결된 제1제어 전극과, 상기 출력 트랜지스터의 제어 전극에 연결된 제2제어 전극과, 상기 출력 트랜지스터가 정전 방전동안 도통하도록 상기 출력 도선에 연결된 제어 전극을 갖는 보호 장치(203,204)를 더 포함하고, 여기서, 상기 보호 장치는, 전계 효과 트랜지스터이고, 상기 출력 도선과 상기 보호 트랜지스터의 게이트 사이에 접속된 커패시터(205)를 더 포함하고, 또한 상기 보호 트랜지스터의 게이트와 전원 도선(Vss) 사이에 접속된 저항기(206)를 더 포함하여, 상기 보호 트랜지스터가 정전 방전 현상이 일어나지 않을 때 도통하지 않는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 출력 트랜지스터는 n-채널 전계 효과 트랜지스터이고, 상기 정보 신호는 n-형 터브 영역(213)에 위치한 p-채널 풀-업 트랜지스터(210)를 포함하는 프리-드라이버 스테이지에 의해 제공되며, 여기서 상기 집적 회로는 정전 방전 현상동안 상기 n-형 터브 영역의 전압을 상승시키는 수단을 더 포함하는 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기 n-형 터브 영역의 전압을 상승시키는 수단은, 상기 출력 도선에 접속된 제1소스/드레인 영역과, 상기 터브에 접속된 제2소스/드레인 영역을 갖는 트랜지스터(208)를 포함하는 것을 특징으로 하는 직접 회로.
  4. 제2항에 있어서, 상기 n-형 터브 영역의 전압을 상승시키는 수단은, 상기 n-형 터브와 상기 포지티브 전원 전압 도선(positive power supply voltage conductor)간에 접속된 저항기(209)를 포함하는 것을 특징으로 하는 집적 회로.
  5. 제2항에 있어서, 보호 장치는, 정전 방전 현상이 상기 출력 도선 상에 100V/ns보다 급격히 상승하는 전압을 생성할 때, 상기 출력 트랜지스터가 도통하도록 하는 것을 특징으로 하는 집적 회로.
KR1019930008622A 1992-06-05 1993-05-20 집적 회로 KR0135499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US894405 1992-06-05
US07/894,405 US5345357A (en) 1992-06-05 1992-06-05 ESD protection of output buffers

Publications (2)

Publication Number Publication Date
KR940001389A KR940001389A (ko) 1994-01-11
KR0135499B1 true KR0135499B1 (ko) 1998-04-22

Family

ID=25403031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008622A KR0135499B1 (ko) 1992-06-05 1993-05-20 집적 회로

Country Status (6)

Country Link
US (1) US5345357A (ko)
EP (1) EP0575062B1 (ko)
JP (1) JP2777047B2 (ko)
KR (1) KR0135499B1 (ko)
DE (1) DE69319968T2 (ko)
HK (1) HK1003461A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058770B2 (en) 2013-01-28 2015-06-16 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611053A (en) * 1994-01-21 1997-03-11 Advanced Micro Devices, Inc. Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US6295572B1 (en) * 1994-01-24 2001-09-25 Advanced Micro Devices, Inc. Integrated SCSI and ethernet controller on a PCI local bus
US5528188A (en) * 1995-03-13 1996-06-18 International Business Machines Corporation Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier
FR2734674B1 (fr) * 1995-05-24 1997-08-14 Sgs Thomson Microelectronics Dispositif d'ecretage
US5615073A (en) * 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
US5675469A (en) * 1995-07-12 1997-10-07 Motorola, Inc. Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US5631793A (en) * 1995-09-05 1997-05-20 Winbond Electronics Corporation Capacitor-couple electrostatic discharge protection circuit
US5625280A (en) * 1995-10-30 1997-04-29 International Business Machines Corp. Voltage regulator bypass circuit
FR2741756B1 (fr) * 1995-11-28 1998-01-02 Sgs Thomson Microelectronics Circuit de protection contre les surtensions
GB2308731A (en) * 1995-12-22 1997-07-02 Motorola Gmbh Semiconductor device with electrostatic discharge protection
US5771389A (en) * 1996-02-28 1998-06-23 Intel Corporation Low slew rate output buffer with staged biasing voltage
US6125021A (en) * 1996-04-30 2000-09-26 Texas Instruments Incorporated Semiconductor ESD protection circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5919253A (en) * 1997-06-25 1999-07-06 Adaptec, Inc. Hot-switchable SCSI controller having output drivers with quick turn-on
JPH1154711A (ja) * 1997-08-04 1999-02-26 Nippon Precision Circuits Kk 半導体装置の静電保護回路
US6034552A (en) * 1998-04-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Output ESD protection using dynamic-floating-gate arrangement
JP2001024496A (ja) * 1999-07-02 2001-01-26 Nec Corp 入出力回路
US6529359B1 (en) * 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
DE10022366A1 (de) * 2000-05-08 2001-11-29 Micronas Gmbh ESD-Schutzstruktur
US6529059B1 (en) 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
US6400204B1 (en) 2000-07-26 2002-06-04 Agere Systems Guardian Corp. Input stage ESD protection for an integrated circuit
FR2813461B1 (fr) * 2000-08-22 2003-01-31 St Microelectronics Sa Dispositif de protection d'un transistor integre contre des decharges electrostatiques
US6643109B1 (en) * 2000-09-27 2003-11-04 Conexant Systems, Inc. Fully synthesisable and highly area efficient very large scale integration (VLSI) electrostatic discharge (ESD) protection circuit
US6545520B2 (en) * 2001-03-28 2003-04-08 Intel Corporation Method and apparatus for electro-static discharge protection
US20030214342A1 (en) * 2002-05-14 2003-11-20 Darrin Benzer IO clamping circuit method utilizing output driver transistors
US6879476B2 (en) * 2003-01-22 2005-04-12 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6900970B2 (en) * 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6984029B2 (en) 2003-07-11 2006-01-10 Hewlett-Packard Development Company, Lp. Print cartridge temperature control
JP2005235947A (ja) * 2004-02-18 2005-09-02 Fujitsu Ltd 静電気放電保護回路
US7573691B2 (en) * 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
US7170324B2 (en) * 2004-07-15 2007-01-30 Agere Systems Inc. Output buffer with selectable slew rate
JP2006080160A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 静電保護回路
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
US7529070B2 (en) * 2005-03-11 2009-05-05 Agere Systems Inc. Power pin to power pin electro-static discharge (ESD) clamp
US7692905B2 (en) * 2006-11-28 2010-04-06 Smartech Worldwide Limited Electrostatic discharge protection circuit for output buffer
US7619862B2 (en) * 2007-02-22 2009-11-17 Smartech Worldwide Limited Electrostatic discharge protection circuit for high voltage input pad
TW200929768A (en) * 2007-12-26 2009-07-01 Princeton Technology Corp ESD protecting circuit with gate voltage raising circuit
TW200929783A (en) * 2007-12-26 2009-07-01 Princeton Technology Corp ESD protecting leading circuit
US9013842B2 (en) 2011-01-10 2015-04-21 Infineon Technologies Ag Semiconductor ESD circuit and method
JP5565336B2 (ja) * 2011-02-14 2014-08-06 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
FR3001085A1 (fr) * 2013-01-15 2014-07-18 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855620A (en) * 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
DE69225026T2 (de) * 1991-07-19 1998-10-15 Koninkl Philips Electronics Nv Überspannungsgeschützter Halbleiterschalter
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058770B2 (en) 2013-01-28 2015-06-16 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same
US10026798B2 (en) 2013-01-28 2018-07-17 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same
US10199450B2 (en) 2013-01-28 2019-02-05 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same
US10461144B2 (en) 2013-01-28 2019-10-29 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same
US10886357B2 (en) 2013-01-28 2021-01-05 Samsung Display Co., Ltd. Circuit for preventing static electricity and display device having the same

Also Published As

Publication number Publication date
EP0575062B1 (en) 1998-07-29
JP2777047B2 (ja) 1998-07-16
JPH06163824A (ja) 1994-06-10
EP0575062A1 (en) 1993-12-22
US5345357A (en) 1994-09-06
KR940001389A (ko) 1994-01-11
DE69319968T2 (de) 1998-12-24
HK1003461A1 (en) 1998-10-30
DE69319968D1 (de) 1998-09-03

Similar Documents

Publication Publication Date Title
KR0135499B1 (ko) 집적 회로
US5345356A (en) ESD protection of output buffers
JP3174636B2 (ja) Ｃｍｏｓ集積回路用静電放電保護
US9209620B2 (en) Combination ESD protection circuits and methods
EP0740344B1 (en) Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
US6040968A (en) EOS/ESD protection for high density integrated circuits
US6765771B2 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US5907462A (en) Gate coupled SCR for ESD protection circuits
US6249410B1 (en) ESD protection circuit without overstress gate-driven effect
US5946175A (en) Secondary ESD/EOS protection circuit
US5905288A (en) Output ESD protection with high-current-triggered lateral SCR
US6011420A (en) ESD protection apparatus having floating ESD bus and semiconductor structure
US7242561B2 (en) ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US8143700B2 (en) Electrostatic discharge protection circuit
US5502328A (en) Bipolar ESD protection for integrated circuits
US6867957B1 (en) Stacked-NMOS-triggered SCR device for ESD-protection
JPH08288404A (ja) ラッチアップのない完全に保護されたｃｍｏｓオンチップｅｓｄ保護回路
US20060189189A1 (en) Electrostatic discharge circuit
JP3061260B2 (ja) 静電気保護回路
US5663678A (en) ESD protection device
US6650165B1 (en) Localized electrostatic discharge protection for integrated circuit input/output pads
US6323523B1 (en) N-type structure for n-type pull-up and down I/O protection circuit
US6809915B2 (en) Gate-equivalent-potential circuit and method for I/O ESD protection
US6414360B1 (en) Method of programmability and an architecture for cold sparing of CMOS arrays
US20180182749A1 (en) Dynamically triggered electrostatic discharge cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 16

EXPY Expiration of term