KR940001389A - 집적 회로 - Google Patents

집적 회로 Download PDF

Info

Publication number
KR940001389A
KR940001389A KR1019930008622A KR930008622A KR940001389A KR 940001389 A KR940001389 A KR 940001389A KR 1019930008622 A KR1019930008622 A KR 1019930008622A KR 930008622 A KR930008622 A KR 930008622A KR 940001389 A KR940001389 A KR 940001389A
Authority
KR
South Korea
Prior art keywords
transistor
output
voltage
integrated circuit
channel
Prior art date
Application number
KR1019930008622A
Other languages
English (en)
Other versions
KR0135499B1 (ko
Inventor
피앙카 유에르겐
Original Assignee
제이. 에이취 폭스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 에이취 폭스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 제이. 에이취 폭스
Publication of KR940001389A publication Critical patent/KR940001389A/ko
Application granted granted Critical
Publication of KR0135499B1 publication Critical patent/KR0135499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

n-채널 출력 트랜지스터(201,202)만을 사용할 경우, 특정 정전 방전(ESD) 보호 문제에 직면하게 되는데, 이것은 포지티브 ESD 전압(positive ESD voltagss)을 클램핑할 수 있는 p-n 접합이 없기 때문이며 p-채널 출력 트랜지스터가 사용되어도 똑같은 상황이 될 것이다.
본 기술에서는 커패시터(205)가 보호 트랜지스터(203,204) 게이트와 본드패드를 결합시키는데, 보호 트랜지스터는 n-채널 출력 트랜지스터의 게이트에 턴-온 전압을 인가한다. 이러한 방법으로 출력 트랜지스터 자체는 ESD 전류를 전원도선(VDD, VSS)에 전도시키는데 사용된다. 한 실시예에서는 n-채널 출력 트랜지스터의 턴-온을 보조하기 위해 트랜지스터(208)가 본드 패드를 n-터브(213)에 결합시키는데 상기 n-터브에는 p-채널 프리-드라이버 트랜지스터(210)가 구성되어 있다. 이 트랜지스터(208)를 통한 전도는 ESD 현상이 일어났을 때 n-터브 전압을 상승시켜 그로인해 p-채널 트라이버 트랜지스터의 p-n 접합이 턴-온 전압을 클램핑하는 것을 방지하는데 턴-온 전압 클램핑은 본 기술에 의해 얻어지는 보호를 한정한다. 이 기술은 n-채널 출력 트랜지스터만이 사용되는 SCSI(Small Computer System Interface)에 매우 유용하며 역시 n-채널 풀-업 및 풀-다운 장치를 사용하는 TTL-출력 버퍼에도 사용된다. p-채널 출력 장치도 상당히 보호될 수 있다.

Description

집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예를 도시한 도면.
제3도는 본 발명의 한 실시예에서 사용된 저항기를 도시한 도면.

Claims (5)

  1. 전원 도선(VDD, Vss)에 연결된 제1제어 전극과, 출력 도선(200)에 연결된 제2제어 전극과, 정보 신호(Vin)를 수신하기 위해 연결된 제어 전극을 갖는 출력 트랜지스터(201,202)를 포함하는 직접회로에 있어서, 상기 집적 회로는 상기 출력 도선에 연결된 제1제어 전극과, 상기 출력 트랜지스터의 제어 전극에 연결된 제2제어 전극과, 상기 출력 트랜지스터가 정전 방전동안 도통하도록 상기 출력 도선에 연결된 제어 전극을 갖는 보호 장치(203,204)를 더 포함하고, 여기서, 상기 보호 장치는, 전계 효과 트랜지스터이고, 상기 출력 도선과 상기 보호 트랜지스터의 게이트 사이에 접속된 커패시터(205)를 더 포함하고, 또한 상기 보호 트랜지스터의 게이트와 전원 도선(Vss) 사이에 접속된 저항기(206)를 더 포함하여, 상기 보호 트랜지스터가 정전 방전 현상이 일어나지 않을 때 도통하지 않는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 출력 트랜지스터는 n-채널 전계 효과 트랜지스터이고, 상기 정보 신호는 n-형 터브 영역(213)에 위치한 p-채널 풀-업 트랜지스터(210)를 포함하는 프리-드라이버 스테이지에 의해 제공되며, 여기서 상기 집적 회로는 정전 방전 현상동안 상기 n-형 터브 영역의 전압을 상승시키는 수단을 더 포함하는 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기 n-형 터브 영역의 전압을 상승시키는 수단은, 상기 출력 도선에 접속된 제1소스/드레인 영역과, 상기 터브에 접속된 제2소스/드레인 영역을 갖는 트랜지스터(208)를 포함하는 것을 특징으로 하는 직접 회로.
  4. 제2항에 있어서, 상기 n-형 터브 영역의 전압을 상승시키는 수단은, 상기 n-형 터브와 상기 포지티브 전원 전압 도선(positive power supply voltage conductor)간에 접속된 저항기(209)를 포함하는 것을 특징으로 하는 집적 회로.
  5. 제2항에 있어서, 보호 장치는, 정전 방전 현상이 상기 출력 도선 상에 100V/ns보다 급격히 상승하는 전압을 생성할 때, 상기 출력 트랜지스터가 도통하도록 하는 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008622A 1992-06-05 1993-05-20 집적 회로 KR0135499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/894,405 US5345357A (en) 1992-06-05 1992-06-05 ESD protection of output buffers
US894405 1992-06-05

Publications (2)

Publication Number Publication Date
KR940001389A true KR940001389A (ko) 1994-01-11
KR0135499B1 KR0135499B1 (ko) 1998-04-22

Family

ID=25403031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008622A KR0135499B1 (ko) 1992-06-05 1993-05-20 집적 회로

Country Status (6)

Country Link
US (1) US5345357A (ko)
EP (1) EP0575062B1 (ko)
JP (1) JP2777047B2 (ko)
KR (1) KR0135499B1 (ko)
DE (1) DE69319968T2 (ko)
HK (1) HK1003461A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611053A (en) * 1994-01-21 1997-03-11 Advanced Micro Devices, Inc. Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US6295572B1 (en) * 1994-01-24 2001-09-25 Advanced Micro Devices, Inc. Integrated SCSI and ethernet controller on a PCI local bus
US5528188A (en) * 1995-03-13 1996-06-18 International Business Machines Corporation Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier
FR2734674B1 (fr) * 1995-05-24 1997-08-14 Sgs Thomson Microelectronics Dispositif d'ecretage
US5615073A (en) * 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
US5675469A (en) * 1995-07-12 1997-10-07 Motorola, Inc. Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US5631793A (en) * 1995-09-05 1997-05-20 Winbond Electronics Corporation Capacitor-couple electrostatic discharge protection circuit
US5625280A (en) * 1995-10-30 1997-04-29 International Business Machines Corp. Voltage regulator bypass circuit
FR2741756B1 (fr) * 1995-11-28 1998-01-02 Sgs Thomson Microelectronics Circuit de protection contre les surtensions
GB2308731A (en) * 1995-12-22 1997-07-02 Motorola Gmbh Semiconductor device with electrostatic discharge protection
US5771389A (en) * 1996-02-28 1998-06-23 Intel Corporation Low slew rate output buffer with staged biasing voltage
US6125021A (en) * 1996-04-30 2000-09-26 Texas Instruments Incorporated Semiconductor ESD protection circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5919253A (en) * 1997-06-25 1999-07-06 Adaptec, Inc. Hot-switchable SCSI controller having output drivers with quick turn-on
JPH1154711A (ja) * 1997-08-04 1999-02-26 Nippon Precision Circuits Kk 半導体装置の静電保護回路
US6034552A (en) * 1998-04-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Output ESD protection using dynamic-floating-gate arrangement
JP2001024496A (ja) * 1999-07-02 2001-01-26 Nec Corp 入出力回路
JP2003510827A (ja) * 1999-08-06 2003-03-18 サーノフ コーポレイション Ｅｏｓ／ｅｓｄストレスの中のｎｍｏｓ出力ドライバの動的なターンオフのための回路
DE10022366A1 (de) * 2000-05-08 2001-11-29 Micronas Gmbh ESD-Schutzstruktur
US6529059B1 (en) 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
US6400204B1 (en) 2000-07-26 2002-06-04 Agere Systems Guardian Corp. Input stage ESD protection for an integrated circuit
FR2813461B1 (fr) * 2000-08-22 2003-01-31 St Microelectronics Sa Dispositif de protection d'un transistor integre contre des decharges electrostatiques
US6643109B1 (en) * 2000-09-27 2003-11-04 Conexant Systems, Inc. Fully synthesisable and highly area efficient very large scale integration (VLSI) electrostatic discharge (ESD) protection circuit
US6545520B2 (en) * 2001-03-28 2003-04-08 Intel Corporation Method and apparatus for electro-static discharge protection
US20030214342A1 (en) * 2002-05-14 2003-11-20 Darrin Benzer IO clamping circuit method utilizing output driver transistors
US6879476B2 (en) * 2003-01-22 2005-04-12 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6900970B2 (en) * 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6984029B2 (en) 2003-07-11 2006-01-10 Hewlett-Packard Development Company, Lp. Print cartridge temperature control
JP2005235947A (ja) * 2004-02-18 2005-09-02 Fujitsu Ltd 静電気放電保護回路
US7573691B2 (en) * 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
US7170324B2 (en) * 2004-07-15 2007-01-30 Agere Systems Inc. Output buffer with selectable slew rate
JP2006080160A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 静電保護回路
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
US7529070B2 (en) * 2005-03-11 2009-05-05 Agere Systems Inc. Power pin to power pin electro-static discharge (ESD) clamp
US7692905B2 (en) * 2006-11-28 2010-04-06 Smartech Worldwide Limited Electrostatic discharge protection circuit for output buffer
US7619862B2 (en) * 2007-02-22 2009-11-17 Smartech Worldwide Limited Electrostatic discharge protection circuit for high voltage input pad
TW200929768A (en) * 2007-12-26 2009-07-01 Princeton Technology Corp ESD protecting circuit with gate voltage raising circuit
TW200929783A (en) * 2007-12-26 2009-07-01 Princeton Technology Corp ESD protecting leading circuit
US9013842B2 (en) * 2011-01-10 2015-04-21 Infineon Technologies Ag Semiconductor ESD circuit and method
JP5565336B2 (ja) * 2011-02-14 2014-08-06 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
FR3001085A1 (fr) * 2013-01-15 2014-07-18 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855620A (en) * 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
DE69225026T2 (de) * 1991-07-19 1998-10-15 Koninkl Philips Electronics Nv Überspannungsgeschützter Halbleiterschalter
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices

Also Published As

Publication number Publication date
EP0575062A1 (en) 1993-12-22
JP2777047B2 (ja) 1998-07-16
US5345357A (en) 1994-09-06
JPH06163824A (ja) 1994-06-10
HK1003461A1 (en) 1998-10-30
KR0135499B1 (ko) 1998-04-22
EP0575062B1 (en) 1998-07-29
DE69319968D1 (de) 1998-09-03
DE69319968T2 (de) 1998-12-24

Similar Documents

Publication Publication Date Title
KR940001389A (ko) 집적 회로
US5057715A (en) CMOS output circuit using a low threshold device
US5719737A (en) Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies
KR940001383A (ko) 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로
US6970336B2 (en) Electrostatic discharge protection circuit and method of operation
JP3731914B2 (ja) 静電放電保護回路
US6078487A (en) Electro-static discharge protection device having a modulated control input terminal
KR930020852A (ko) 반도체 집적 회로 장치
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR970072397A (ko) 반도체 장치
KR890012398A (ko) Mos형 반도체장치의 입력보호회로
KR960039341A (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
US5910873A (en) Field oxide transistor based feedback circuit for electrical overstress protection
KR100313154B1 (ko) 정전기방전 보호회로
KR970072376A (ko) 절연기판상의 반도체 장치 및 그 보호 회로
JPH07106455A (ja) 半導体集積回路装置の静電破壊保護回路
JP2959449B2 (ja) 出力回路
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR970072377A (ko) 보호 회로
JP2884946B2 (ja) 半導体集積回路装置
KR100313155B1 (ko) 정전기방전 보호회로
KR19990061127A (ko) 반도체 소자의 esd 보호회로
KR940020548A (ko) 출력버퍼의 정전기 보호회로
KR0118552Y1 (ko) 바이씨모오스 디바이스의 데이타출력버퍼 회로
KR930017034A (ko) 비휘발성메모리 장치의 고전압 방전 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 16

EXPY Expiration of term