KR940020548A - 출력버퍼의 정전기 보호회로 - Google Patents
출력버퍼의 정전기 보호회로 Download PDFInfo
- Publication number
- KR940020548A KR940020548A KR1019930001843A KR930001843A KR940020548A KR 940020548 A KR940020548 A KR 940020548A KR 1019930001843 A KR1019930001843 A KR 1019930001843A KR 930001843 A KR930001843 A KR 930001843A KR 940020548 A KR940020548 A KR 940020548A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- channel transistor
- terminal
- static electricity
- Prior art date
Links
- 230000005611 electricity Effects 0.000 title claims abstract description 24
- 230000003068 static effect Effects 0.000 title claims abstract description 24
- 238000000605 extraction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 집적회로에 있어서, 정전기 보호회로에 관한 것이다.
본 발명은 출력패드와, 출력패드와 제1전원공급전압단에 접속된 p-채널 트랜지스터와, 출려패드와 제2전원공급전압단에 접속된 n-채널 트랜지스터로 되어 있는 출력버퍼를 구비한 집적회로에 있어서, 출력패드에 제1 및 제2전원공급전압의 부전압의 정전기가 인가되면 n-채널 트랜지스터를 도통시켜 제2전원전압공급단으로 바이패스시키고, 제1 및 제2전원공급전압의 정전압의 정전기가 인가되면 p-채널 트랜지스터를 도통시켜 제1전원전압공급단으로 바이패스시키는 정전기 보호수단을 포함하여 출려버퍼를 정전기로 인한 파괴를 줄일수 있어서, 반도체 칩의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 출력패드 정전기 보호회로의 일 실시예에 따른 회로도.
제3도는 본 발명에 의한 출력패드 정전기 보호회로의 다른 실시예에 따른 회로도.
Claims (8)
- 출력패드와, 출력패드와 제1전원공급전압단에 접속된 p-채널 트랜지스터와, 출려패드와 제2전원공급전압단에 접속된 n-채널 트랜지스터로 되어 있는 출력버퍼를 구비한 집적회로에 있어서; 상기 출력패드에 제1전원공급전압 및 제2전원공급전압의 부전압형태의 정전기가 인가되면 상기 n-채널 트랜지스터를 도통시켜 제2전원전압공급단으로 바이패스시키고, 제1전원공급전압 및 제2전원공급전압의 정전압형태의 정전기가 인가되면 상기 p-채널 트랜지스터를 도통시켜 제1전원전압공급단으로 바이패스시키는 정전기 보호수단을 포함함을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 출력버퍼는 제1전원공급전압단에 접속된 p-채널 트랜지스터, 상기 제2 p-채널 트랜지스터의 소오스단과 제2전원공급전압단에 접속된 제2 n-채널 트랜지스터로 구성되며, 그 출력단은 상기 p-채널 및 n-채널 트랜지스터의 게이트단에 공통접속되는 입력드라이버를 더 포함함을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 출력버퍼는 제1전원공급전압단에 접속된 제3p-채널 트랜지스터, 상기 제3p-채널트랜지스터의 소오스단과 제2전원공급전압단에 접속된 제3 n-채널 트랜지스터로 구성되어 그 출력단은 상기 p-채널 트랜지스터의 게이트단에 접속되는 제1입력드라이버, 제1전원공급단에 접속된 상기 제4p-채널 트랜지스터, 상기 제4p-채널 트랜지스터의 소오스단과 제2전원공급전압단에 접속된 제4n-채널 트랜지스터로 구성되어 그 출력단은 상기 n-채널 트랜지스터의 게이트단에 접속되는 제2입력드라이버를 더 포함함을 특징으로 하는 정전기 보호회로.
- 제2항 또는 제3항에 있어서, 상기 정전기 보호수단은 상기 출력패드에 제1 및 제2전원공급전압의 부전압형태로 정전기가 인가되면 턴온되어 상기 n-채널 트랜지스터를 턴온시키는 제5p-채널 트랜지스터; 상기 출력패드에 제1 및 제2전원공급전압의 정전압형태로 정전기가 인가되면 턴온되어 상기 p-채널 트랜지스터를 턴온시키는 제5n-채널 트랜지스터; 및 상기 출력패드에 접속되어 상기 출력패드로부터 유입되는 정전기의 과전압에 의한 입력전류가 상기 제5p-채널 및 제5n-채널 트랜지스터에 출력되지 않도록 상기 입력전류를 억제하는 안정저항을 포함함을 특징으로 하는 정전기 보호회로.
- 제4항에 있어서, 상기 정전기 보호수단은 캐소드단이 제1전원공급전압단에 접속되고 애노드단이 출력패드에 접속되어 상기 제5p-채널 트랜지스터의 게이트르 보호하는 제1다이오드; 캐소드단이 출력패드에 접속되고 애노드단이 제2전원공급전압단에 접속되어 상기 제5n-채널 트랜지스터의 게이트를 보호하는 제2다이오드를 포함함을 특징으로 하는 정전기 보호회로.
- 제5항에 있어서, 상기 정전기 보호수단의 트랜지스터의 사이즈는 상기 입력드라이버들의 트랜지스터의 사이즈보다 작은 것을 특징으로 하는 출력버퍼의 정전기 보호회로.
- 제1항에 있어서, 상기 정전기 보호수단은 상기 출력패드에 제1전원공급전압의 정전압형태의 정전기가 인가되면 제1전원공급전압단으로 바이패스시켜 상기p-채널 트랜지스터를 보호하기 위한 제1보호수단; 상기 출력패드에 제2전원공급전압의 부전압형태의 정전기가 인가되면 제2전원공급전압단으로 바이패스시켜 상기n-채널 트랜지스터를 보호하기 위한 제2보호수단을 포함함을 특징으로 하는 출력버퍼의 정전기 보호회로.
- 출력패드와, 출력패드와 제1전원공급전압단에 접속된 풀-업수단과, 출려패드와 제2전원공급전압단에 접속된 풀-다운수단과, 출력패드에 제1전원공급전압의 정전압의 정전기가 인가되면 풀-업수단을 보호하기 위한 제1보호수단, 출력패드에 제2전원공급전압의 부전압의 정전기가 인가되면 풀-업다운수단을 보호하기 위한 제2보호수단을 구비한 집적회로에 있어서; 상기 출력패드에 제1 및 제2전원공급전압의 부전압형태로 정전기가 발생되면 상기 풀-다운수단을 온시켜 제2전원공급전압단으로 바이패스시키고, 제1 및 제2전원공급전압의 정전압형태로 정전기가 발생되면 상기 풀-업수단을 온시켜 제1전원공급전압단으로 바이패스시키는 정전기 보호수단을 포함함을 특징으로 하는 정전기 보호회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001843A KR960000517B1 (ko) | 1993-02-11 | 1993-02-11 | 출력버퍼의 정전기 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001843A KR960000517B1 (ko) | 1993-02-11 | 1993-02-11 | 출력버퍼의 정전기 보호회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020548A true KR940020548A (ko) | 1994-09-16 |
| KR960000517B1 KR960000517B1 (ko) | 1996-01-08 |
Family
ID=19350661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930001843A KR960000517B1 (ko) | 1993-02-11 | 1993-02-11 | 출력버퍼의 정전기 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000517B1 (ko) |
-
1993
- 1993-02-11 KR KR1019930001843A patent/KR960000517B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000517B1 (ko) | 1996-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001389A (ko) | 집적 회로 | |
| KR940017215A (ko) | 과전압 보호기능을 지니는 저(low)전압 입력 및 출력회로 | |
| EP0168552A2 (en) | MOS transistor ciruit with breakdown protection | |
| US5512844A (en) | Output circuit with high output voltage protection means | |
| KR890015407A (ko) | 바이폴라 트랜지스터와 전계효과 트랜지스터를 가지는 반도체 집적회로장치 | |
| KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
| KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
| KR930020852A (ko) | 반도체 집적 회로 장치 | |
| KR970067335A (ko) | 반도체 출력 회로 | |
| KR960039341A (ko) | 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치 | |
| JPH09205727A (ja) | 短絡保護を有するパワートランジスタ | |
| KR880012008A (ko) | 전원절환회로 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
| KR850006902A (ko) | 전압레벨 검출회로 | |
| KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| KR940020548A (ko) | 출력버퍼의 정전기 보호회로 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPS6010767A (ja) | 半導体装置 | |
| JP3301278B2 (ja) | サージ保護回路 | |
| KR950034763A (ko) | 반도체 집적회로 장치 | |
| EP0590088B1 (en) | Ac voltage clipper in mos-technology | |
| JP3455001B2 (ja) | 半導体装置 | |
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |