JPH04213869A - 集積回路の端子保護用回路装置 - Google Patents
集積回路の端子保護用回路装置Info
- Publication number
- JPH04213869A JPH04213869A JP3035407A JP3540791A JPH04213869A JP H04213869 A JPH04213869 A JP H04213869A JP 3035407 A JP3035407 A JP 3035407A JP 3540791 A JP3540791 A JP 3540791A JP H04213869 A JPH04213869 A JP H04213869A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- integrated circuit
- transistor
- circuit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 238000011835 investigation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の端子保護のた
めの回路装置に関する。
めの回路装置に関する。
【０００２】
【従来の技術】集積回路の端子を保護するための回路装
置は種々のものが知られている。本発明における用語“
端子”は入力端、出力端、組み合わされた入力／出力端
、および供給電位端子を含んでいる。その原理的構成は
図２ないし図４に示されている。これらの図はそれぞれ
、通常のように符号ＶｓｓおよびＶｄｄを付されている
供給電位端子を有する集積回路１０、特にＣＭＯＳ回路
の概要を示す。集積回路１０の出力端は１１で示されて
いる。
置は種々のものが知られている。本発明における用語“
端子”は入力端、出力端、組み合わされた入力／出力端
、および供給電位端子を含んでいる。その原理的構成は
図２ないし図４に示されている。これらの図はそれぞれ
、通常のように符号ＶｓｓおよびＶｄｄを付されている
供給電位端子を有する集積回路１０、特にＣＭＯＳ回路
の概要を示す。集積回路１０の出力端は１１で示されて
いる。
【０００３】出力端１１における静電圧に対する保護の
ために図２ないし４にはそれぞれ分流路が示されており
、分流路は図２ではダイオード１２ないし１４により、
図３ではＭＯＳトランジスタ２０および２１により、ま
た図４では厚酸化物トランジスタ３０、３１およびダイ
オード３２の組み合わせにより形成されている。 図２による実施例はたとえばＴａｒａｋ Ｎ．Ｂｈａｒ
およびＥｄｗａｒｄ Ｊ．ＭｃＭａｈｏｎの“静電的放
電制御”、ニュージャージ、１９８３年、第８２および
８３頁から公知である。
ために図２ないし４にはそれぞれ分流路が示されており
、分流路は図２ではダイオード１２ないし１４により、
図３ではＭＯＳトランジスタ２０および２１により、ま
た図４では厚酸化物トランジスタ３０、３１およびダイ
オード３２の組み合わせにより形成されている。 図２による実施例はたとえばＴａｒａｋ Ｎ．Ｂｈａｒ
およびＥｄｗａｒｄ Ｊ．ＭｃＭａｈｏｎの“静電的放
電制御”、ニュージャージ、１９８３年、第８２および
８３頁から公知である。
【０００４】従来、図３によるＣＭＯＳ回路に対するＭ
ＯＣバイパストランジスタ２０および２１は、たとえば
Ｒｏｂｅｒｔ Ａｎｔｉｎｏｎｅ の“電子デバイスに
対する電気的オーバーストレス保護”（ニュージャーシ
、１９８６年）、部ＩＩ、付録Ｈから公知のように、相
異なるチャネル形式を有するトランジスタとして構成さ
れた。
ＯＣバイパストランジスタ２０および２１は、たとえば
Ｒｏｂｅｒｔ Ａｎｔｉｎｏｎｅ の“電子デバイスに
対する電気的オーバーストレス保護”（ニュージャーシ
、１９８６年）、部ＩＩ、付録Ｈから公知のように、相
異なるチャネル形式を有するトランジスタとして構成さ
れた。
【０００５】本発明者による調査によれば、相異なるチ
ャネル形式のＭＯＳトランジスタを使用した際にトラン
ジスタの相異なる応答挙動が生じ、またそれによって静
電圧に対する保護（ＥＳＤ保護）挙動が劣ることが判明
した。
ャネル形式のＭＯＳトランジスタを使用した際にトラン
ジスタの相異なる応答挙動が生じ、またそれによって静
電圧に対する保護（ＥＳＤ保護）挙動が劣ることが判明
した。
【０００６】
【発明が解決しようとする課題】本発明の目的は、集積
回路、特にＣＭＯＳ回路に対する一層良好なＥＳＤ保護
挙動を有する回路装置を提供することである。
回路、特にＣＭＯＳ回路に対する一層良好なＥＳＤ保護
挙動を有する回路装置を提供することである。
【０００７】
【課題を解決するための手段】上述の目的を達成するた
め、本発明においては、集積回路の端子と供給電位端子
との間に同じ形式のバイパストランジスタを接続するも
のである。
め、本発明においては、集積回路の端子と供給電位端子
との間に同じ形式のバイパストランジスタを接続するも
のである。
【０００８】本発明による回路装置の構成は請求項２以
下にあげられている。
下にあげられている。
【０００９】次に図面について本発明の実施例を説明す
る。
る。
【００１０】図１は本発明の実施例を示し、図２ないし
図４中の要素と等しい要素には等しい符号が付されてい
る。出力端１１と供給電位端子ＶｓｓおよびＶｄｄとの
間の分流路内のトランジスタ２０および２１は等しいチ
ャネル形式を有し、図の例では、特にｎチャネル形式を
有する。ｎチャネルトランジスタの使用は特に、出力端
１１における静電圧による集積回路１０の過負荷の際の
これらのトランジスタの応答がアバランシ効果に基づい
て生じ、従ってｐチャネルトランジスタにくらべてｎチ
ャネルトランジスタに対してはより速い応答が生ずるの
で、有利である。
図４中の要素と等しい要素には等しい符号が付されてい
る。出力端１１と供給電位端子ＶｓｓおよびＶｄｄとの
間の分流路内のトランジスタ２０および２１は等しいチ
ャネル形式を有し、図の例では、特にｎチャネル形式を
有する。ｎチャネルトランジスタの使用は特に、出力端
１１における静電圧による集積回路１０の過負荷の際の
これらのトランジスタの応答がアバランシ効果に基づい
て生じ、従ってｐチャネルトランジスタにくらべてｎチ
ャネルトランジスタに対してはより速い応答が生ずるの
で、有利である。
【００１１】またバイパストランジスタはｎｐｎ構造を
有し、必ずしもＭＯＳトランジスタでなくてもよい。そ
れはバイポーラトランジスタであってもよい。
有し、必ずしもＭＯＳトランジスタでなくてもよい。そ
れはバイポーラトランジスタであってもよい。
【００１２】図１による回路装置にはさらに、通常のよ
うに集積回路１０に存在するトランジスタ４０、４１を
有する出力ドライバが特に示されている１つの実施例が
示されている。この出力ドライバにより、トランジスタ
４０、４１が等しい形式のトランジスタ、特に再びｎチ
ャネルＭＯＳトランジスタまたはｎｐｎバイポーラトラ
ンジスタであれば、ＥＳＤ保護作用がさらに改善され得
る。従来の出力ドライバにおいてｐチャネルトランジス
タを実現するため、１つのトランジスタ、たとえばトラ
ンジスタ４０の前にインバータ４２が接続されていてよ
い。
うに集積回路１０に存在するトランジスタ４０、４１を
有する出力ドライバが特に示されている１つの実施例が
示されている。この出力ドライバにより、トランジスタ
４０、４１が等しい形式のトランジスタ、特に再びｎチ
ャネルＭＯＳトランジスタまたはｎｐｎバイポーラトラ
ンジスタであれば、ＥＳＤ保護作用がさらに改善され得
る。従来の出力ドライバにおいてｐチャネルトランジス
タを実現するため、１つのトランジスタ、たとえばトラ
ンジスタ４０の前にインバータ４２が接続されていてよ
い。
【００１３】最後に説明した実施例は単独で、またはト
ランジスタ２０、２１と一緒に実現することができる。
ランジスタ２０、２１と一緒に実現することができる。
【図１】本発明の実施例の接続図である。
【図２】従来の回路装置の接続図である。
【図３】従来の回路装置の接続図である。
【図４】従来の回路装置の接続図である。
１０ 集積回路
１１ 出力端
２０ バイパストランジスタ
２１ バイパストランジスタ
４０ ＭＯＳトランジスタ
４１ ＭＯＳトランジスタ
４２ インバータ
Ｖｓｓ、Ｖｄｄ 供給電位端子
Claims (6)
- 【請求項１】 集積回路（１０）の端子（１１）と供
給電位端子（Ｖｓｓ、Ｖｄｄ）との間に同じ形式のバイ
パストランジスタ（２０、２１）を接続したことを特徴
とする集積回路の端子保護用回路装置。 - 【請求項２】 バイパストランジスタがバイポーラト
ランジスタであることを特徴とする請求項１記載の回路
装置。 - 【請求項３】 バイパストランジスタがｎｐｎトラン
ジスタであることを特徴とする請求項２記載の回路装置
。 - 【請求項４】 バイパストランジスタがＭＯＳトラン
ジスタであることを特徴とする請求項１記載の回路装置
。 - 【請求項５】 バイパストランジスタがｎチャネルト
ランジスタであることを特徴とする請求項４記載の回路
装置。 - 【請求項６】 集積回路（１０）の出力ドライバが等
しいチャネル形式のＭＯＳトランジスタ（４０、４１）
を含んでおり、また１つのトランジスタ（４０）の前に
インバータ（４２）が接続されていることを特徴とする
請求項１または２記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4003560.3 | 1990-02-06 | ||
| DE19904003560 DE4003560A1 (de) | 1990-02-06 | 1990-02-06 | Schaltungsanordnung zum schutz von anschluessen integrierter schaltkreise |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213869A true JPH04213869A (ja) | 1992-08-04 |
Family
ID=6399570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3035407A Withdrawn JPH04213869A (ja) | 1990-02-06 | 1991-02-04 | 集積回路の端子保護用回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0441126A3 (ja) |
| JP (1) | JPH04213869A (ja) |
| DE (1) | DE4003560A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135522C2 (de) * | 1991-10-28 | 1996-11-21 | Siemens Ag | Schaltungsanordnung zum Schutz integrierter Schaltkreise |
| KR970009101B1 (ko) * | 1993-08-18 | 1997-06-05 | 엘지반도체 주식회사 | 정전기(esd) 보호회로의 제조 방법 |
| SE509849C2 (sv) * | 1996-03-08 | 1999-03-15 | Ericsson Telefon Ab L M | Skyddskrets |
| US6587320B1 (en) | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
| JP2573574B2 (ja) * | 1986-06-03 | 1997-01-22 | ソニー株式会社 | 出力バッファ回路 |
-
1990
- 1990-02-06 DE DE19904003560 patent/DE4003560A1/de not_active Withdrawn
-
1991
- 1991-01-10 EP EP19910100273 patent/EP0441126A3/de not_active Ceased
- 1991-02-04 JP JP3035407A patent/JPH04213869A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0441126A3 (en) | 1991-12-11 |
| EP0441126A2 (de) | 1991-08-14 |
| DE4003560A1 (de) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06163824A (ja) | 半導体集積回路 | |
| KR0166509B1 (ko) | 정전기 보호 회로 | |
| JPH1070450A (ja) | 入力または出力のバッファ回路における静電気保護回路 | |
| EP0802604B1 (en) | Protection circuit | |
| US5335134A (en) | Circuit configuration for protecting terminals of integrated circuits | |
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JP3420967B2 (ja) | 半導体集積回路 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPH0722617A (ja) | 半導体集積回路装置の静電気破壊保護回路 | |
| JPH09321225A (ja) | 半導体集積回路装置 | |
| JP3327060B2 (ja) | 半導体回路装置 | |
| JPS6010767A (ja) | 半導体装置 | |
| JPH06244371A (ja) | 半導体装置 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JPS5842659B2 (ja) | トランジスタカイロ | |
| JPH1168038A (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JP3455001B2 (ja) | 半導体装置 | |
| JPS61119073A (ja) | 集積回路 | |
| JPS6395667A (ja) | 入力保護装置 | |
| KR100205099B1 (ko) | 반도체 메모리 장치의 데이타 출력회로 및 그 출력방법 | |
| JPS63301558A (ja) | 半導体集積回路装置 | |
| JPH07147381A (ja) | 静電破壊保護回路 | |
| JP2606879B2 (ja) | 半導体装置 | |
| KR960000517B1 (ko) | 출력버퍼의 정전기 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |