KR0166509B1 - 정전기 보호 회로 - Google Patents

정전기 보호 회로 Download PDF

Info

Publication number
KR0166509B1
KR0166509B1 KR1019950066021A KR19950066021A KR0166509B1 KR 0166509 B1 KR0166509 B1 KR 0166509B1 KR 1019950066021 A KR1019950066021 A KR 1019950066021A KR 19950066021 A KR19950066021 A KR 19950066021A KR 0166509 B1 KR0166509 B1 KR 0166509B1
Authority
KR
South Korea
Prior art keywords
power supply
voltage
supply
protection circuit
metal gate
Prior art date
Application number
KR1019950066021A
Other languages
English (en)
Other versions
KR970053845A (ko
Inventor
정재관
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066021A priority Critical patent/KR0166509B1/ko
Priority to US08/780,180 priority patent/US5793588A/en
Priority to GB9627063A priority patent/GB2308741B/en
Priority to JP9010085A priority patent/JP3061260B2/ja
Publication of KR970053845A publication Critical patent/KR970053845A/ko
Application granted granted Critical
Publication of KR0166509B1 publication Critical patent/KR0166509B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

본 발명은 정전기 보호회로에 관한 것으로서, 특히 주파워라인과 티티엘 파워라인의 전위차를 최소화할 수 있는 정전기 보호회로에 관한 것이다.
본 발명의 정전기 보호회로는 컨트롤/데이타패드와, 상기 컨트롤/데이타패드로 부터의 양의 과도전압을 제1기저전원 쪽으로 바이패스하기 위한 제1바이패스수단과, 상기 컨트롤/데이타패드로 부터의 음의 과도전압을 제1공급전원 쪽으로 바이패스하기 위한 제2바이패스수단과, 상기 제1공급전원과 제2공급전원 사이의 전압을 등화하기 위한 제1전압 등화수단과, 상기 제1기저전원과 제2기저전원 사이의 전압을 등화하기 위한 제2전압 등화수단을 포함한다.

Description

정전기 보호회로
제1도는 종래의 컨트롤패드에 대한 정전기 보호회로도.
제2도는 종래의 데이터패드에 대한 정전기 보호회로도.
제3도 내지 제9도는 본 발명의 실시예에 따른 컨트롤패드에 대한 정전기 보호회로도.
제10도 내지 제13도는 본 발명의 실시예에 따른 데이터패드에 대한 정전기 보호회로도.
제14도는 제10도에 도시된 바와 같이 바이폴라 트랜지스터의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,12,21,22101,102 : 내부회로 13,23,103 : 주 전원전압라인
14,24,104 : 주 접지전압라인 15,25,105 : 정전기 보호부
16,26,106 : 티티엘 전원전압라인 17,27,107 : 티티엘 접지전압라인
본 발명은 정전기 보호회로에 관한 것으로서, 특히 주파워라인과 티티엘 파워라인의 전위차를 최소화할 수 있는 정전기 보호회로에 관한 것이다.
일반적으로 모스(Metal Oxide Semiconductor, 이하 MOS라 함) 트랜지스터를 사용하여 제조한 반도체 칩은 트랜지스터의 게이트 산화막의 두께가 매우 얇기 때문에 외부로 부터 짧은 시간에 고전위의 (+)정전기나 (-)정전기가 유입되면 게이트 산화막이 파괴되어 반도체 칩이 오동작하게 되는 경우가 발생하게 된다. 그러므로 내부회로에 영향을 미칠 수 있는 적정전위보다 높은 전위의 (+)정전기나 적정전위보다 낮은 전위의 (-)정전기가 외부로 부터 반도체 칩 내부로 유입될 경우에는 다시 다른 핀으로 방전되는 회로를 핀의 입력 부분에 구현하게 되는데 이러한 회로를 정전기 방전(Electrostatic Discharge, 이하 ESD라 함)회로라고 한다.
이와 같이 반도체 소자의 신뢰성 관련 항목중에서 ESD에 대한 신뢰성은 현재 필수적인 요건으로 되어 있고, 반도체 소자의 컨트롤/데이터 패드에서 ESD 보호회로는 상당히 중요한 부분을 차지하고 있다. 한편으로는 반도체 소자의 여러 가지 특성을 만족시키기 위하여 VCC또는 VSS파워라인을 분리시켜 어느 특정 부위에서 파워라인의 노이즈를 감소시켜 상당히 양호한 반도체소자의 특성을 얻는데 많이 이용되고 있다.
파워라인의 분리로 인하여, 즉 메인 전원전압 라인(VCC)과 티티엘 전원전압라인(TTL VCC)(또는 콰이어트 전원전압라인VCC) 그리고 메인 접지전원라인(VSS)과 TTL Vss(또는 콰이어트VSS)분리로 인하여 컨트롤/데이타 패드의 ESD 보호회로에 연결되어 있는 메인 VCC와 메인 VSS는 충분한 보호회로가 있기 때문에 어느 정도 ESD 신뢰성을 확보할 수 있다. 하지만 주 VSS라인과 TTL VSS(또는 콰이어트VSS)메인 VCC와 TTL VCC(또는 콰이어트 VCC), 메인 VCC와 TTL VSS(또는 콰이어트 VCC)사이의 내부회로에서 ESD 전압 인가시 접합부에서 접합이 파괴되는 문제점을 가지고 있다..
이하 종래의 컨트롤패드에 대한 정전기 보호회로를 제1도를 참조하여 설명한다.
종래의 정전기 방전 보호회로는 제1내부회로(11)에 전원전압을 공급하기 위한 주 전원 전압라인(13)과, 제1내부회로(11)에 접지 전압을 공급하기 위한 주 접지 전압라인(14)로 이루어진 주 파워라인과; 컨트롤패드(151)에서 상기 제1내부회로(11)로 들어가기 직전에 상기 주 전원전압라인(13)에 접속되는 제1금속 게이트 엔 채널 필드트랜지스터(152)와, 상기 주 접지전압라인(14)과 접속되는 제2금속 게이트 엔 채널 필드트랜지스터(153)와, 상기 컨트롤패드(151)에 직렬 접속되는 N+확산 레지스터(Rs)와, 상기 N+확산 레지스터(Rs)와 주 접지전압라인(14)사이에 접속되는 제1게이트 다이오드 엔모스형 액티브 트랜지스터(154)와, 상기 주 전원전압라인(13)가 주 접지전압라인(14)사이에 접속되는 제2게이트 다이오트 엔모스형 액티브 트랜지스터(155)로 이루어진 정전압 방전 보호부(15)와; 제2내부회로(12)에 각각 전원전압 및 접지전압을 공급하는 노이즈 감소용 TTL 전원전압라인(16)과 노이즈 감소용 TTL 접지전압라인(17)로 구성되는 TTL 파워라인을 구비한다.
상기한 종래의 정전기 방전 보호회로에서 TTL 파워라인(16,17)이 주 파워라인(13,14)과의 사이에 ESD 보호회로가 존재하지 않아서 주 파워라인(13,14)과 인접한 제2내부회로(12)의 바이폴라 트랜지스터(121)가 형성되어 있으므로 ESD 전압인가시 전위차가 존재하여 이 부위의 N+소스/드레인 접합부가 손상되는 문제점이 있다.
제2도는 종래의 데이터패드에 대한 정전기 방전보호회로이다.
종래의 데이터패드에 대한 정전기 방전보호회로는 정전압 방전 보호부(25)에 풀-업용 엔모스형 트랜지스터(252)와 풀-다운용 엔모스형 트랜지스터(253)가 구성되어 있는 것 이외에는 제1도의 회로와 동일하고 ESD 특성이 취약한 부위도 동일하다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 주파워라인과 티티엘 파워라인사이의 전위차를 최소화할 수 있는 정전기 보호회로를 공급하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은 컨트롤패드와, 상기 컨트롤패드로 부터의 양의 과도전압을 제1기저전원 쪽으로 바이패스하기 위한 제1바이패스수단과, 상기 컨트롤패드로 부터의 음의 과도전압을 제1공급전원 쪽으로 바이패스하기 위한 제2바이패스 수단과, 상기 제1공급전원과 제2공급전원 사이의 전압을 등화하기 위한 제1전압 등화수단과, 상기 제1기저전원과 제2기저전원 사이의 전압을 등화하기 위한 제2전압 등화수단을 포함하는 것을 특징으로 하는 정전기 보호회로를 제공한다.
본 발명은 또한 데이터패드와, 상기 데이터패드로 부터의 양의 과도전압을 제1기저전원 쪽으로 바이패스하기 위한 제1바이패스수단과, 상기 데이터패드로 부터의 음의 과도전압을 제1공급전원 쪽으로 바이패스하기 위한 제2바이패스수단과, 상기 제1공급전원과 제2공급전원 사이의 전압을 등화하기 위한 제1전압 등화수단과, 상기 제1기저전원과 제2기저전원 사이의 전압을 등화하기 위한 제2전압 등화수단을 포함하는 것을 특징으로 하는 정전기 보호회로를 제공한다.
이하 본 발명을 첨부도면을 참조하여 상세히 설명한다.
제3도에 있어서, 본 발명의 컨트롤패드에 대한 정전기 보호회로는 제1내부회로(11)에 주 전원전압을 공급하기 위한 주 전원전압라인(13)과, 상기 제1내부회로(11)에 주 접지전압을 공급하기 위한 주 접지전압라인(14)과, 상기 주 전원전압라인(13)에 연결되는 제1금속 게이트 엔 채널 필드트랜지스터(152)와, 상기 주 접지전압라인(14)에 연결되는 제2금속 게이트 엔 채널 필드트랜지스터(153)와, 컨트롤패드(151)에 직렬 접속되는 N+확산 레지스터(Rs)와, 상기 N+확산 레지스터(RS)와 주 접지전압라인(14)사이에 접속되는 제1게이트 다이오드 엔모스형 액티브 트랜지스터(154)와, 상기 주 전원전압라인(13)과 주 접지전압라인(14)사이에 접속되는 제2게이트 다이오드 엔모스형 액티브 트랜지스터(155)로 이루어진 정전압 방전 보호부(15)와; 제2내부회로(12)에 티티엘 전원전압을 공급하기 위한 노이즈 감소용 TTL 전원전압라인(16)과, 제2내부회로(12)에 티티엘 전원을 공급하기 위한 노이즈 감소용 TTL 접지전압라인(17)과, 상기 주 전원전압라인(13)과 TTL 전원전압라인(16) 사이에 접속되며 상기 주 전원전압라인(13)과 TTL 전원전압라인(16) 사이의 전위차를 원하는 레벨로 제어하기 위한 제3금속 게이트 엔채널 필드트랜지스터(31) 및 제3게이트 다이오드 엔모스형 액티브 트랜지스터(32)와, 상기 주 전원전압라인(13)과 TTL 접지전압라인(17) 사이에 접속되며 상기 주 전원전압라인(13)과 TTL 접지전압라인(17) 사이의 전위차를 원하는 레벨로 제어하기 위한 제4금속 게이트 엔채널 필드트랜지스터(33)와 상기 주 접지전압라인(14)과 TTL 전원전압라인(16) 사이에 접속되며 상기 주 접지전압라인(14)과 TTL 전원전압라인(16) 사이의 전위차를 원하는 레벨로 제어하기 위한 제5금속 게이트 엔채널 필드트랜지스터(34)와, 상기 주 접지전압라인(14)과 TTL 접지전압라인(17) 사이에 접속되며 상기 주 접지전압라인(14)과 TTL 접지전압라인(17) 사이의 전위차를 원하는 레벨로 제어하기 위한 제6 및 제7금속 게이트 엔채널 필드트랜지스터(35,36)와, 상기 TTL 전원전압라인(16)과 TTL 접지전압라인(17) 사이에 접속되며 상기 TTL 전원전압라인(16)과 TTL 접지전압라인(17) 사이의 전위차를 원하는 전위로 제어하기 위한 제8금속 게이트 엔채널 필드트랜지스터(37)를 구비한다.
이하 상기와 같이 구비된 본 발명의 정전기 보호회로의 동작을 설명한다.
ESD 전압이 컨트롤패드(151)를 통하여 인가되면 제3금속 게이트 엔채널 필드트랜지스터(31) 및 제3게이트 다이오드 엔모스형 액티브 트랜지스터(32)와, 제4금속 게이트 엔채널 필드트랜지스터(33)와, 제5금속 게이트 엔채널 필드트랜지스터(34)와, 제6 및 제7금속 게이트 엔채널 필드트랜지스터(35,36)와, 제8금속 게이트 엔채널 필드트랜지스터(37)가 턴 온되어 제2내부회로(12)에 대해 각각 상기 주 전원전압라인(13)과 TTL 전원전압라인(16) 사이와, 상기 주 전원전압라인(13)과 TTL 접지전압라인(17) 사이와, 상기 주 접지전압라인(14)과 TTL 전원전압라인(16) 사이와, 상기 주 접지전압라인(14)과 TTL 접지전압라인(17) 사이와, 상기 TTL 전원전압라인(16)과 TTL 접지전압라인(17) 사이의 전위차를 원하는 레벨로 제어하므로 저위차를 줄이고 전류를 분산시킴으로써 제1내부회로(11) 뿐만 아니라 제2내부회로(12)의 손상을 극복하여 ESD 특성을 향상시킨다.
제4도에 있어서, 본 발명의 정전기 보호회로는 제3도의 정전기 보호회로에 상기 주 전원전압라인(13)과 TTL 전원전압라인(16) 사이에 접속되는 제3금속 게이트 엔채널 필드트랜지스터(31) 및 제3게이트 다이오드 엔모스형 액티브 트랜지스터(32) 대신에 두개가 각각 직렬로 연결된 제9및 제10금속 게이트 엔채널 필드트랜지스터(411,412)와 제4 및 제5게이트 다이오드 엔모스형 액티브 트랜지스터(421,422)와, 상기 주 접지전압라인(14)과 TTL 접지전압라인(17) 사이에 접속되는 제6금속 게이트 엔채널 필드트랜지스터(35) 대신에 직렬로 접속되는 제11 및 제12금속 게이트 엔채널 필드트랜지스터(451,452)와, 제7금속 게이트 엔채널 필드트랜지스터(36)대신에 직렬로 접속되는 제13 및 제14금속 게이트 엔채널 필드트랜지스터(461,462)이외는 제3도의 정전기 보호회로와 그 구성이 동일하며, 주 파워라인(13,14)과 TTL 파워라인(16,17) 사이의 노이즈를 2개의 문턱전압만큼 차이를 두게하여 파워라인의 노이즈 문제 및 ESD 보호를 동시에 만족시킨다.
제5도에 있어서, 본 발명의 정전기 보호회로는 제3도의 정전기 보호회로에서 상기 주 전원전압라인(13)과 TTL 전원전압라인(16) 사이에 접속되는 제3금속 게이트 엔채널 필드트랜지스터(31) 및 제3게이트 다이오드 엔모스형 액티브 트랜지스터(32) 대신에 세개가 각각 직렬로 연결된 제15, 제16 및 제17금속 게이트 엔채널 필드트랜지스터(511,512,513)와 제6, 제7, 제8게이트 다이오드 엔모스형 액티브 트랜지스터(521, 522, 523)와, 상기 주 접지전압라인(14)과 TTL 접지전압라인(17) 사이에 접속되는 제6금속 게이트 엔채널 필드트랜지스터(35) 대신에 직렬로 접속되는 제18, 제19 및 제20금속 게이트 엔채널 필드트랜지스터(551,552,553)와, 제7금속 게이트 엔채널 필드트랜지스터(36)대신에 직렬로 접속되는 제21, 제22 및 제23금속 게이트 엔채널 필드트랜지스터(561,562,563)이외는 제3도의 정전기 보호회로와그 구성이 동일하며, 주 파워라인(13,14)과 TTL 파워라인(16,17)사이의 노이즈를 3개의 문턱전압만큼 차이를 두게하여 파워라인의 노이즈 문제 및 ESD 보호를 동시에 만족시킨다.
제6도에 있어서, 본 발명의 정전기 보호회로는 제3도의 정전기 보호회로에서 상기 주 전원전압라인(13)에 연결되는 제1금속 게이트 엔 채널 필드트랜지스터(152)가 없는 것을 특징으로 한다.
제7도에 있어서, 본 발명의 정전기 보호회로는 제3도의 정전기 보호회로에서 상기 주 전원전압라인(13)에 연결되는 제1금속 게이트 엔 채널 필드트랜지스터(152)대신에 제1엔피엔형 바이폴라 트랜지스터(752)를, 상기 주 접지전압라인(13)에 연결되는 제2금속 게이트 엔 채널 필드트랜지스터(153)대신에 제1엔피엔형 바이폴라 트랜지스터(753)를 사용하는 것을 특징으로 한다.
제8도에 있어서, 본 발명의 정전기 보호회로는 제7도의 정전기 보호회로에서 상기 주 전원전압라인(13)에 연결되는 제1엔피엔형 바이폴라 트랜지스터(752)가 없는 것을 특징으로 한다.
제9도에 있어서, 본 발명의 정전기 보호회로는 제8도의 정전기 보호회로에서 상기 주 접지전압라인(14)에 연결되는 제2엔피엔형 바이폴라 트랜지스터(753)대신에 베이스가 상기 주 접지전압라인(14)에 연결된 제3엔피엔형 바이폴라 트랜지스터(953)을 사용하는 것을 특징으로 한다.
제10도에 있어서, 본 발명의 데이터패드에 대한 정전기 보호회로는 제1내부회로(101)에 주 전원전압을 공급하기 위한 주 전원전압라인(103)과, 상기 제1내부회로(101)에 주 접지전압을 공급하기 위한 주 접지전압라인(104)과, 상기 주 전원전압라인(103)에 연결되는 풀-업용 엔모스형 트랜지스터(1052)와, 상기 주 접지전압라인(104)에 연결되는 풀-다운용 엔모스형 트랜지스터(1053)와, 상기 주 전원전압라인(103)과 주 접지전압라인(104)사이에 접속되는 제1게이트 다이오드 엔모스형 액티브 트랜지스터(1055)로 이루어진 정전압 방전 보호부(105)와; 제2내부회로(102)에 티티엘 전원전압을 공급하기 위한 노이즈 감소용 TTL 전원전압라인(106)과, 제2내부회로(102)에 티티엘 전원을 공급하기 위한 노이즈 감소용 TTL 접지전압라인(107)과, 상기 주 전원전압라인(103)과 TTL 전원전압라인(106) 사이에 접속되며 상기 주 전원전압라인(103)과 TTL 전원전압라인(106) 사이의 전위차를 원하는 레벨로 제어하기 위한 제1금속 게이트 엔채널 필드트랜지스터(1001) 및 제2게이트 다이오드 엔모스형 액티브 트랜지스터(1002)와, 상기 주 전원전압라인(103)과 TTL 접지전압라인(107) 사이에 접속되며 상기 주 전원전압라인(103)과 TTL 접지전압라인(107) 사이에 접속되며 상기 주 전원전압라인(103)과 TTL 접지전압라인(107) 사이의 전위차를 원하는 레벨로 제어하기 위한 제2금속 게이트 엔채널 필드트랜지스터(1003)와, 상기 주 접지전압라인(104)과 TTL 전원전압라인(106) 사이에 접속되며 상기 주 접지전압라인(104)과 TTL 접지전압라인(107) 사이의 전위차를 원하는 레벨로 제어하기 위한 제3금속 게이트 엔채널 필드트랜지스터(1004)와, 상기 주 접지전압라인(104)과 TTL 접지전압라인(107) 사이에 접속되며 상기 주 접지전압라인(104)과 TTL 접지전압라인(107) 사이의 전위차를 원하는 레벨로 제어하기 위한 제4 및 제5금속 게이트 엔채널 필드트랜지스터(1005,1006)와, 상기 TTL 전원전압라인(106)과 TTL 접지전압라인(107) 사이에 접속되며 상기 TTL 전원전압라인(106)과 TTL 접지전압라인(107) 사이의 전위차를 원하는 전위로 제어하기 위한 제6금속 게이트 엔채널 필드트랜지스터(1007)를 구비한다.
제11도에 있어서, 본 발명의 데이터패드에 대한 정전기 보호회로는 제10도의 정전기 보호회로에서 상기 주 전원전압라인(103)과 TTL 전원전압라인(106) 사이에 접속되는 제1금속 게이트 엔채널 필드트랜지스터(1001) 및 제2게이트 다이오드 엔모스형 액티브 트랜지스터(1002) 대신에 두개가 각각 직렬로 연결된 제7 및 제8금속 게이트 엔채널 필드트랜지스터(10011,10012)와 제3 및 제4게이트 다이오드 엔모스형 액티브 트랜지스터(10021,10022)와, 상기 주 접지전압라인(104)과 TTL 접지전압라인(107) 사이에 접속되는 제4금속 게이트 엔채널 필드트랜지스터(1005) 대신에 직렬로 접속되는 제9 및 제10금속 게이트 엔채널 필드트랜지스터(10051,10052)와, 제5금속 게이트 엔채널 필드트랜지스터(1006)대신에 직렬로 접속되는 제11 및 제12금속 게이트 엔채널 필드트랜지스터(10061,10062)이외는 제10도의 정전기 보호회로와 그 구성이 동일하며, 주 파워라인(103,104)과 TTL 파워라인(106,107) 사이의 노이즈를 2개의 문턱전압만큼 차이를 두게하여 파워라인의 노이즈 문제 및 ESD 번호를 동시에 만족시킨다.
제12도에 있어서, 본 발명의 정전기 보호회로는 제10도의 정전기 보호회로에서 상기 주 전원전압라인(103)과 TTL 전원전압라인(106) 사이에 접속되는 제1금속 게이트 엔채널 필드트랜지스터(1001) 및 제2게이트 다이오드 엔모스형 액티브 트랜지스터(1002) 대신에 3개가 각각 직렬로 연결된 제13, 제14 및 제15금속 게이트 엔채널 필드트랜지스터(1211,1212,1213)와 제5, 제6 및 제7게이트 다이오드 엔모스형 액티브 트랜지스터(1221,1222,1223)와, 상기 주 접지전압라인(104)과 TTL 접지전압라인(107) 사이에 접속되는 제4금속 게이트 엔채널 필드트랜지스터(1005) 대신에 직렬로 접속되는 제16, 제17 및 제18금속 게이트 엔채널 필드트랜지스터(1251,1252,1253)와, 제5금속 게이트 엔채널 필드트랜지스터(1006)대신에 직렬로 접속되는 제19, 제20 및 제21금속 게이트 엔채널 필드트랜지스터(1261,1262,1263)이외는 제10도의 정전기 보호회로와 그 구성이 동일하며, 주 파워라인(103,104)과 TTL 파워라인(106,107) 사이의 노이즈를 3개의 문턱전압만큼 차이를 두게하여 파워라인의 노이즈 문제 및 ESD 보호를 동시에 만족시킨다.
제13도에 있어서, 본 발명의 정전기 보호회로는 제10도의 정전기 보호회로에서 상기 주 전원전압라인(103)에 연결되는 풀-업용 엔모스형 트랜지스터(1052)대신에 풀-업용 피모스형 트랜지스터(1352)을 특징으로 한다.
제14도는 제10도에 도시된 제2내부회로인 바이폴라 트랜지스터(1021)의 단면도로서, 부재번호 141은 실리콘 기판상의 웰이고 142는 소자 분리절연막이고,143은 게이트 전극이고, 144는 소스/드레인 동작영역이다.
상기한 바에 따르면 본 발명은 ESD 전압 인가시 발생되는 주 파워라인과 TTL 파워라인 사이의 전위차를 줄이고 전류를 분산시킴으로써 ESD 특성을 향상시키고 내부회로의 손상을 방지할 수 있는 효과가 있다.

Claims (22)

  1. 컨트롤패드와, 상기 컨트롤패드로 부터의 양의 과도전압을 제1기저전원 쪽으로 바이패스하기 위한 제1바이패스수단과, 상기 컨트롤패드로 부터의 음의 과도전압을 제1공급전원 쪽으로 바이패스하기 위한 제2바이패스수단과, 상기 제1공급전원과 제2공급전원 사이의 전압을 등화하기 위한 제1전압 등화수단과, 상기 제1기저전원과 제2기저전원 사이의 전압을 등화하기 위한 제2전압 등화수단을 포함하는 것을 특징으로 하는 정전기 보호회로.
  2. 제1항에 있어서, 상기 제1전압 등화수단은 상기 제1공급전원과 제2공급전원 사이에 병렬 접속되는 하나의 금속 게이트 엔채널 트랜지스터와, 하나의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  3. 제1항에 있어서, 상기 제1전압 등화수단은 상기 제1공급전원과 제2공급전원 사이에 병렬 접속되는 2개의 금속 게이트 엔채널 트랜지스터와, 2개의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  4. 제1항에 있어서, 상기 제1전압 등화수단은 상기 제1공급전원과 제2공급전원 사이에 병렬 접속되는 3개의 금속 게이트 엔채널 필드트랜지스터와, 3개의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는정전기 보호회로.
  5. 제1항에 있어서, 상기 제2전압 등화수단은 상기 제1기저전원과 제2기저전원 사이에 병렬 접속되는 한쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  6. 제1항에 있어서, 상기 제2전압 등화수단은 상기 제1기저전원과 제2기저전원 사이에 병렬 접속되는 2쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  7. 제1항에 있어서, 상기 제2전압 등화수단은 상기 제1기저전원과 제2기저전원 사이에 병렬 접속되는 3쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  8. 제1항에 있어서, 상기 제1공급전원과 제2기저전원사이에 전압을 등화하기 위한 제3전압 등화수단과, 상기 제1기저전원과 제2공급전원사이의 전압을 등화하기 위한 제4전압 등화수단과, 상기 제2공급전원과 제2기저전원사이의 전압을 등화하기 위한 제5전압 등화수단을 더 포함하는 것을 특징으로 하는 정전기 보호회로.
  9. 제8항에 있어서, 상기 제3전압 등화수단은 제1공급전원과 제2기저전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  10. 제8항에 있어서, 상기 제4전압 등화수단은 제1기저전원과 제2공급전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  11. 제8항에 있어서, 상기 제5전압 등화수단은 제2공급전원과 제2기저전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  12. 데이터패드와, 상기 데이터패드로 부터의 양의 과도전압을 제1기저전원 쪽으로 바이패스하기 위한 제1바이패스수단과, 상기 데이터로 부터의 음의 과도전압을 제1공급전원 쪽으로 바이패스하기 위한 제2바이패스수단과, 상기 제1공급전원과 제2공급전원 사이에 전압을 등화하기 위한 제1전압 등화수단과, 상기 제1기저전원과 제2기저전원 사이의 전압을 동화하기 위한 제2전압 등화수단을 포함하는 것을 특징으로 하는 정전기 보호회로.
  13. 제12항에 있어서, 상기 제1전압 등화수단은 상기 제1공급전원과 제2공급전원 사이에 병렬 접속되는 하나의 금속 게이트 엔채널 트랜지스터와, 하나의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  14. 제12항에 있어서, 상기 제1전압 등화수단은 상기 제1공급전원과 제2공급전원 사이에 병렬 접속되는 2개의 금속 게이트 엔채널 트랜지스터와, 2개의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  15. 제12항에 있어서, 상기 제1전압 등화수단은 제1공급전원과 제2공급전원 사이에 병렬 접속되는 3개의 금속 게이트 엔채널 트랜지스터와, 3개의 게이트 다이오드 엔모스형 액티브 트랜지터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  16. 제12항에 있어서, 상기 제2전압 등화수단은 제1기저전원과 제2기저전원 사이에 병렬 접속되는 한쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  17. 제12항에 있어서, 상기 제2전압 등화수단은 제1기저전원과 제2기저전원 사이에 병렬 접속되는 2쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  18. 제12항에 있어서, 상기 제2전압 등화수단은 제1기저전원과 제2기저전원 사이에 병렬 접속되는 3쌍의 금속 게이트 엔채널 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  19. 제12항에 있어서, 상기 제1공급전원과 제2기저전원사이의 전압을 등화하기 위한 제3전압 등화수단과, 상기 제1기저전원과 제2공급전원사이의 전압을 등화하기 위한 제4전압 등화수단과, 상기 제2공급전원과 제2기저전원사이의 전압을 등화하기 위한 제5전압 등화수단을 더 포함하는 것을 특징으로 하는 정전기 보호회로.
  20. 제19항에 있어서, 상기 제3전압 등화수단은 상기 제1공급전원과 제2기저전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호회로.
  21. 제19항에 있어서, 상기 제4전압 등화수단은 상기 제1기저전원과 제2공급전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는정전기 보호회로.
  22. 제19항에 있어서, 상기 제5전압 등화수단은 상기 제2공급전원과 제2기저전원 사이에 접속되는 금속 게이트 엔채널 필드트랜지스터를 포함하는 것을 특징으로 하는정전기 보호회로.
KR1019950066021A 1995-12-29 1995-12-29 정전기 보호 회로 KR0166509B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950066021A KR0166509B1 (ko) 1995-12-29 1995-12-29 정전기 보호 회로
US08/780,180 US5793588A (en) 1995-12-29 1996-12-26 Electrostatic discharge protection circuit
GB9627063A GB2308741B (en) 1995-12-29 1996-12-30 Electrostatic discharge protection circuit
JP9010085A JP3061260B2 (ja) 1995-12-29 1997-01-06 静電気保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066021A KR0166509B1 (ko) 1995-12-29 1995-12-29 정전기 보호 회로

Publications (2)

Publication Number Publication Date
KR970053845A KR970053845A (ko) 1997-07-31
KR0166509B1 true KR0166509B1 (ko) 1999-01-15

Family

ID=19447198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066021A KR0166509B1 (ko) 1995-12-29 1995-12-29 정전기 보호 회로

Country Status (4)

Country Link
US (1) US5793588A (ko)
JP (1) JP3061260B2 (ko)
KR (1) KR0166509B1 (ko)
GB (1) GB2308741B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408535B2 (en) 2003-07-29 2008-08-05 Seiko Epson Corporation Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025746A (en) * 1996-12-23 2000-02-15 Stmicroelectronics, Inc. ESD protection circuits
US6552594B2 (en) * 1997-03-27 2003-04-22 Winbond Electronics, Corp. Output buffer with improved ESD protection
KR100470183B1 (ko) * 1997-08-30 2005-06-08 주식회사 하이닉스반도체 반도체소자의정전기보호회로
KR20000002089A (ko) * 1998-06-17 2000-01-15 김영환 정전기 방전 보호 회로
US6380570B1 (en) 2000-04-21 2002-04-30 International Business Machines Corporation Gate overvoltage control networks
DE10344872A1 (de) * 2003-09-26 2005-05-19 Infineon Technologies Ag Integrierte Schaltung mit Schutz vor elektrostatischer Entladung
WO2005076354A1 (en) 2004-02-07 2005-08-18 Samsung Electronics Co., Ltd. Buffer circuit having electrostatic discharge protection
KR100781537B1 (ko) * 2004-02-07 2007-12-03 삼성전자주식회사 정전기 방전 보호 반도체 소자 및 이를 포함하는 반도체집적 회로
JP4590888B2 (ja) * 2004-03-15 2010-12-01 株式会社デンソー 半導体出力回路
US7876302B2 (en) * 2004-07-26 2011-01-25 Seiko Epson Corporation Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device
US8213141B2 (en) * 2006-01-17 2012-07-03 Broadcom Corporation Power over Ethernet electrostatic discharge protection circuit
US8947839B2 (en) * 2009-07-30 2015-02-03 Xilinx, Inc. Enhanced immunity from electrostatic discharge
JP5162723B1 (ja) * 2012-02-20 2013-03-13 ランズバーグ・インダストリー株式会社 静電塗装ケーブル保全装置
US11475940B2 (en) * 2020-12-11 2022-10-18 Micron Technology, Inc. Semiconductor device layout for a plurality of pads and a plurality of data queue circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228362A (ja) * 1988-06-10 1990-01-30 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH02113623A (ja) * 1988-10-21 1990-04-25 Sharp Corp 集積回路の静電気保護回路
US5343352A (en) * 1989-01-20 1994-08-30 Nec Corporation Integrated circuit having two circuit blocks energized through different power supply systems
JP3499578B2 (ja) * 1992-09-18 2004-02-23 株式会社東芝 半導体集積回路
JP2589938B2 (ja) * 1993-10-04 1997-03-12 日本モトローラ株式会社 半導体集積回路装置の静電破壊保護回路
US5311083A (en) * 1993-01-25 1994-05-10 Standard Microsystems Corporation Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads
US5450267A (en) * 1993-03-31 1995-09-12 Texas Instruments Incorporated ESD/EOS protection circuits for integrated circuits
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
US5561577A (en) * 1994-02-02 1996-10-01 Hewlett-Packard Company ESD protection for IC's

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408535B2 (en) 2003-07-29 2008-08-05 Seiko Epson Corporation Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus

Also Published As

Publication number Publication date
JP3061260B2 (ja) 2000-07-10
JPH09191081A (ja) 1997-07-22
US5793588A (en) 1998-08-11
KR970053845A (ko) 1997-07-31
GB9627063D0 (en) 1997-02-19
GB2308741A (en) 1997-07-02
GB2308741B (en) 2000-08-09

Similar Documents

Publication Publication Date Title
EP0575062B1 (en) ESD protection of output buffers
US5956219A (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US4876584A (en) Electrostatic discharge protection circuit
JP3275095B2 (ja) 集積回路の過渡防護開路
KR0166509B1 (ko) 정전기 보호 회로
JP3992855B2 (ja) 静電気放電保護のための回路
US20010036050A1 (en) ESD protection circuit for different power supplies
KR20000035771A (ko) 정전 방전동안에 기생 바이폴라 트랜지스터의 영향을감소시키는 회로 및 방법
EP0782192A1 (en) Electrostatic discharge structure of semiconductor device
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
KR20020057056A (ko) Ｅｓｄ 보호회로
US6414360B1 (en) Method of programmability and an architecture for cold sparing of CMOS arrays
US5515232A (en) Static protection circuit for a semiconductor integrated circuit device
US7023676B2 (en) Low-voltage triggered PNP for ESD protection in mixed voltage I/O interface
JP3270364B2 (ja) 静電保護回路
JPH1050932A (ja) 半導体装置
US6833590B2 (en) Semiconductor device
JP3499578B2 (ja) 半導体集積回路
KR0142001B1 (ko) 반도체 집적회로 장치
US20020089018A1 (en) Semiconductor device
KR100554328B1 (ko) 반도체 장치
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
KR19980071185A (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로
KR100610451B1 (ko) 정전기 보호회로
KR0158626B1 (ko) 전원단자의 정전기 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee