JP6213136B2 - 半導体装置 - Google Patents

Description

本発明は、電源の正極と負荷との間にスイッチング素子を介在させた構成を有する負荷駆動回路に適用する半導体装置に関し、特に、電源が逆向きに接続された状態でスイッチング素子を保護する半導体装置に関する。

この種の半導体装置として、例えば特許文献１に記載された車両用電源回路装置が提案されている。
この従来例では、図７及び図８に示すように、車載電源１０３から負荷１０４への電流供給をＯＮ状態とＯＦＦ状態とに切替えるパワーチップ１０１を備えている。パワーチップ１０１のＯＮ／ＯＦＦ切替を制御する内部回路１０５を有し、パワーチップ１０１とは別体に構成された制御チップ１０２を備えている。車載電源１０３に対してパワーチップ１０１及び制御チップ１０２を並列に接続した状態で、内部回路１０５によりパワーチップ１０１を制御することによって負荷１０４への電源供給を制御可能な車両用電源制御装置１１０を構成している。そして、制御チップ１０２は、デプレッション型ＭＯＳＦＥＴ１０７を備え、ソース端子１７１を制御チップ１０２の電源端子１２１又はグランド端子１２２に接続され、ドレイン端子１７２は内部回路１０５に接続されている。

特開２００５−１９５３２号公報

ところで、上記特許文献１に記載の従来例にあっては、制御チップ１０２の車載電源１０３の正極側にデプレッションＭＯＳＦＥＴ１０７を接続しており、このデプレッションＭＯＳＦＥＴ１０７は車載電源１０３の逆接続時に定電流素子として機能し、内部回路１０５は、デプレッションＭＯＳＦＥＴ１０７に流れる定電流と同じ値の電流を流すのに必要な電圧だけが印加され、残りの電圧はデプレッションＭＯＳＦＥＴ１０７に印加される。
車載電源１０３の順接続時には、デプレッションＭＯＳＦＥＴ１０７の特性における抵抗領域を使用することで電圧ドロップは小さい。
しかしながら、上記従来例にあっては、制御チップ１０２にデプレッションＭＯＳＦＥＴを接続することは不可欠であり、デプレッション型ではない通常のＭＯＳＦＥＴとデプレッションＭＯＳＦＥＴとを一緒に集積するには追加の製造工程が必要となり、工数アップと歩留り低下によるコストアップが問題となるという未解決の課題がある。

また、内部回路１０５におけるパワーチップのゲートに与える信号を生成する回路が示されていなので、車載電源１０３の逆接続時に内部回路１０５中の本来オンすべきトランジスタがオフしてＯＵＴ端子１２５の出力が高インピーダンスになってしまう等の不具合が起こりうるという未解決の課題もある。このため、車載電源の逆接続時にも問題なく作用することを補償する回路を明示する必要があるという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、デプレッションＭＯＳＦＥＴを使用することなく電源の逆接続時に制御チップに流れる電流を抑制するとともに、パワーチップのスイッチング素子を確実にオン状態として発熱を抑制することができる半導体装置を提供することを目的としている。

上記目的を達成するために、本発明に係る半導体装置の一態様は、電源から負荷への電力供給をオン状態とオフ状態とに切換えるスイッチング素子を備えたパワーチップと、該パワーチップのスイッチング素子を制御する制御回路を内蔵した制御チップと、前記制御チップに設けた前記電源の逆接続時に前記パワーチップのスイッチング素子をオン状態に制御する逆接続保護回路とを備え、前記逆接続保護回路は、前記制御回路及び前記電源の正極側間に介挿された第１の抵抗及び第２の抵抗を有する保護用抵抗と、前記電源の逆接続時に前記第１の抵抗及び前記第２の抵抗の接続点における電圧が入力されて前記パワーチップのスイッチング素子をオン状態に制御する制御電圧を形成する制御電圧形成回路とを有している。

また、本発明に係る半導体装置の一態様は、前記保護用抵抗が、前記制御回路側が制御チップの基板に接続されて基板電位を付与する構成とされている。
また、本発明に係る半導体装置の一態様は、前記制御電圧形成回路が、前記第１の抵抗及び前記第２の抵抗の接続点における電圧がゲート端子に供給されるとともに、前記保護用抵抗で形成される前記基板電位が入力側端子に入力される電圧制御型半導体素子を備えている。
また、本発明に係る半導体装置の一態様は、前記制御電圧形成回路が、前記電圧制御型半導体素子と直列に逆流防止用ダイオードが接続された構成とされている。
また、本発明に係る半導体装置の一態様は、前記制御電圧形成回路が、前記電圧制御型半導体素子と直列に当該電圧制御型半導体素子と異なるチャネルの第２の電圧制御型半導体素子を接続した構成とされている。

また、本発明に係る半導体装置の一態様は、前記第２の電圧制御型半導体素子が、ゲート端子と入力側端子とが短絡され、バックゲート端子が制御信号によってスイッチング制御される第３の電圧制御型半導体素子の出力端子側に接続された構成とされている。
また、本発明に係る半導体装置の一態様は、前記逆接続保護回路は、前記制御電圧形成回路の電圧制御型半導体素子から出力される制御電圧が入力されるチャージポンプ回路を有し、該チャージポンプ回路の出力が前記パワーチップに供給された構成とされている。

本発明によれば、制御チップにデプレッションＭＯＳＦＥＴを接続することなく、電源が逆接続されたときに制御チップを流れる電流を抑制して制御チップの発熱を抑制しながらパワーチップのスイッチング素子をオン状態とする十分な制御電圧を供給することができ、パワーチップのスイッチング素子を確実にオン状態としてパワーチップの発熱を抑制することができる。

本発明の第１の実施形態を示す半導体装置の具体的構成を示す回路図である。 図１の半導体装置の素子構造を示す断面図である。 第１の実施形態における電源逆接続時のパワーチップに掛かる電圧例を示す特性線図である。 本発明の第２の実施形態を示す半導体装置の具体的構成を示す回路図である。 本発明の第３の実施形態を示す半導体装置の具体的構成を示す回路図である。 本発明の第４の実施形態を示す半導体装置の素子構造を示す断面図である。 従来例を示す回路図である。 図７の半導体装置の素子構造を示す断面図である。

以下、本発明の実施の形態について図面を伴って説明する。
図１は本発明の第１の実施形態を示す半導体装置の構成を示す回路図、図２は図１の半導体装置の素子構造を示す断面図である。
図１において、１はモータ駆動回路であって、このモータ駆動回路１は車載バッテリー等の直流電源２を有する。この直流電源２の負極側が接地され、正極側がパワーチップ１０及び制御チップ２０に接続されている。
パワーチップ１０は、スイッチング素子としてのＮチャネルのＭＯＳＦＥＴ１１を備えており、このＭＯＳＦＥＴ１１のドレインが直流電源２の正極側に接続される入力端子ｔｉ１に接続されている。また、ＭＯＳＦＥＴ１１のソースが負荷としての一端が接地された電動モータ３１の他端に接続される出力端子ｔｏ１に接続されている。さらに、ＭＯＳＦＥＴ１１のゲートがゲート信号入力端子ｔｇ１に接続されている。なお、１２は寄生ダイオードである。

制御チップ２０は、直流電源２の正極側に接続される入力端子ｔｉ２と、接地に接続される出力端子ｔｏ２と、駆動制御信号が入力される駆動制御信号入力端子ｔｓ２と、パワーチップ１０にゲート信号を出力するゲート信号出力端子ｔｇ２と、パワーチップ１０及び電動モータ３１の接続点に接続された出力端子ｔｏ３とを備えている。
また、制御チップ２０は、パワーチップ１０のＭＯＳＦＥＴ１１のオン状態及びオフ状態を制御するゲート電圧ＶＧを形成する制御回路２１と、直流電源２の逆接続時にパワーチップ１０及び制御チップ２０を保護する逆接続保護回路２２と、パワーチップ１０のＭＯＳＦＥＴ１１に供給するゲート信号を形成するゲート信号形成回路２３とを備えている。

制御回路２１には、図２に示すように、ｎ型基板４１の上面側に形成されたｐチャネル領域で構成されるＥＳＤ（Electrostatic Discharge：静電気放電）保護用の縦型拡散ダイオード２４を備えており、この縦型拡散ダイオード２４のアノードが出力端子ｔｏ２に接続され、カソードがｎ型基板４１内で逆接続保護回路２２に接続されている。また、図２に示されるＰ−ＭＯＳおよびＮ−ＭＯＳは、制御回路２１をＣＭＯＳで形成するときに用いられるＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴの一般的なペアを一つ、制御回路２１を代表して示している。

逆接続保護回路２２は、入力端子ｔｉ２と縦型拡散ダイオード２４のカソードとの間に接続された保護用抵抗としての分圧抵抗Ｒ１及びＲ２と、制御電圧形成回路２５とを備えている。なお、図２では、逆接続保護回路２２のうちの抵抗Ｒ１及びＲ２の直列回路を表す抵抗のみ表示し、逆接続保護回路２２の他の部分（制御電圧形成回路２５に相当する部分）の図示は省略している。
制御電圧形成回路２５は、分圧抵抗Ｒ１及びＲ２の中間接続点から出力される中間電圧Ｖｄｉｖがゲート端子に入力されるＰＭＯＳＦＥＴ２６と、このＰＭＯＳＦＥＴ２６のドレインと制御回路２１の出力端子に接続されているゲート電圧ライン２１ａの抵抗Ｒ３及び抵抗Ｒ５の接続点との間に介挿された２つの逆流防止用ダイオード２７ａ及び２７ｂとを備えている。ＰＭＯＳＦＥＴ２６のソースは分圧抵抗Ｒ２と縦型拡散ダイオード２４のカソードとの接続点に接続されている。

ゲート信号形成回路２３は、制御回路２１の出力端子に接続されているゲート電圧ライン２１ａの抵抗Ｒ３及びＲ５の接続点に一端が接続された抵抗Ｒ４と、この抵抗Ｒ４の他端にドレインが接続されたＮＭＯＳＦＥＴ２８と、このＮＭＯＳＦＥＴ２８のソースにアノードが接続されカソードが出力端子ｔｏ３に接続された逆流防止用ダイオード２９とを備えている。
このゲート信号形成回路２３では、ＮＭＯＳＦＥＴ２８のゲートに供給される制御信号Ｓ１がローレベルであるときにＮＭＯＳＦＥＴ２８がオフ状態となって、ゲート電圧ライン２１ａのゲート電圧が抵抗Ｒ５を介してパワーチップ１０のＮＭＯＳＦＥＴ１１のゲートに印加されることにより、ＮＭＯＳＦＥＴ１１がオン状態に制御される。

逆に、ＮＭＯＳＦＥＴ２８のゲートに、ハイレベルの制御信号Ｓ１を供給することにより、ＮＭＯＳＦＥＴ２８がオン状態となって、ゲート電圧ライン２１ａのゲート電圧をプルダウンし、パワーチップ１０のＮＭＯＳＦＥＴ１１がオフ状態に制御される。また、このとき、制御回路２１内のチャージポンプ回路を非動作とすることで、パワーチップ１０のＮＭＯＳＦＥＴ１１を確実にオフ状態に制御できる。
モータ駆動回路１は、上記構成の他、図示しないが過熱検出回路、過電流検出回路、負荷短絡検出回路等を備えていてもよく、また図示しないが、ハイサイドの回路に供給する電圧を生成するチャージポンプ回路等を有している。

次に、上記第１の実施形態の動作を説明する。
今、直流電源２が図１に示すように順方向に接続されている場合には、制御チップ２０のゲート信号形成回路２３のＮＭＯＳＦＥＴ２８に供給する制御信号Ｓ１をローレベルとすることにより、制御回路２１から出力されるゲート電圧ＶＧがパワーチップ１０のＮＭＯＳＦＥＴ１１のゲートに印加されてこのＮＭＯＳＦＥＴ１１が適宜オン状態となり、直流電源２の電源電圧ＶＢがＮＭＯＳＦＥＴ１１を介して電動モータ３１に供給されて電動モータ３１が回転駆動される。なお、この場合、ＰＭＯＳＦＥＴ２６の反転ゲート端子（ＰＭＯＳＦＥＴ２６のゲート端子への入力電圧がＬｏｗレベルのときＰＭＯＳＦＥＴ２６がオンするので、当該ゲート端子を反転ゲート端子と呼ぶ）がプルアップされているので、ＰＭＯＳＦＥＴ２６はオフしている。
この電動モータ３１の回転駆動状態で、ゲート信号形成回路２３のＮＭＯＳＦＥＴ２８に供給する制御信号Ｓ１をハイレベルとすることにより、ゲート電圧ライン２１ａのゲート電圧ＶＧがプルダウンされてパワーチップ１０のＮＭＯＳＦＥＴ１１がオフ状態となり、電動モータ３１への直流電源の供給が遮断される。

次に、モータ駆動回路１に直流電源２を接続する際に、直流電源２の負極側をパワーチップ１０の入力端子ｔｉ１及び制御チップ２０の入力端子ｔｉ２に接続し、正極側を接地する逆接続状態とした場合について説明する。
この直流電源２の逆接続状態となると、図１において太線矢印で示すように、制御チップ２０の出力端子ｔｏ２に電源電圧ＶＢ（例えば１６Ｖ）の直流電源が入力されることになるとともに、パワーチップ１０には出力端子ｔｏ１に電動モータ３１を介して直流電源が入力されることになる。
これらパワーチップ１０及び制御チップ２０では、寄生のボディーダイオード１２や縦型拡散ダイオード２４を通じて電流が流れるため、通常はこの電流を制御することはできない。寄生のボディーダイオード１２や縦型拡散ダイオードは常時通電することを想定して設けられたものではなく、寄生のボディーダイオード１２や縦型拡散ダイオードに電流を流し続けると発熱や過熱による熱破壊の問題が起こってくる。

しかしながら、本実施形態では、制御チップ２０の縦型拡散ダイオード２４と入力端子ｔｉ２との間に逆接続保護回路２２が介挿されている。この逆接続保護回路２２では、縦型拡散ダイオード２４のカソードと入力端子ｔｉ２との間に分圧抵抗Ｒ１及びＲ２が接続されている。このため、制御チップ２０の電流経路は、素子構造を示す図２を用いて説明すると、逆接続された直流電源２から供給される電流が縦型拡散ダイオード２４及びＮ−ＭＯＳのバックゲートとｎ型基板４１により構成されるダイオードＢＧを通じてｎ型基板４１に電流が流れ、図中の高濃度ｎ領域４２を通じて分圧抵抗Ｒ１及びＲ２に流れる。したがって、分圧抵抗Ｒ１及びＲ２によって制御チップ２０を流れる電流を抑制することができ、制御チップの電源逆接続時の発熱を抑制することができる。

このときの制御チップ２０の各部の電位は、図１に示すように、出力端子ｔｏ２では直流電源２の電源電圧ＶＢ（＝１６Ｂ）であり、ｎ型基板４１のＰＮ接合の順方向電圧Ｖｆを簡単のため０．６Ｖとすると、縦型拡散ダイオード２４を通過した基板電位（サブ電位）ＶＤＤはＶＤＤ＝ＶＢ−Ｖｆ＝１５．４Ｖとなる。
そして、分圧抵抗Ｒ１及びＲ２の抵抗値を例えば１００Ωとした場合、分圧抵抗Ｒ１及びＲ２の接続点から出力される中間電圧ＶｄｉｖはＶｄｉｖ＝ＶＤＤ×（１／２）＝７．７Ｖとなり、基板電位ＶＤＤの半分となる。この中間電圧ＶｄｉｖがＰＭＯＳＦＥＴ２６の反転ゲート端子に供給されるので、このＰＭＯＳＦＥＴ２６がオン状態となる。このため、ＰＭＯＳＦＥＴ２６及び逆流防止用ダイオード２７ａ及び２７ｂを通じてゲート電圧ライン２１ａに電流が流れる。

このとき、ＰＭＯＳＦＥＴ２６のオン抵抗Ｒｏｎが十分に小さく、またゲート電圧ライン２１ａに介挿された抵抗Ｒ３及びゲート信号形成回路２３の抵抗Ｒ４の抵抗値が十分に大きい場合、ゲート電圧ライン２１ａのゲート電圧ＶＧはＶＧ＝ＶＢ−３Ｖｆ＝１４．２Ｖとなり、このゲート電圧ＶＧがパワーチップ１０のＮＭＯＳＦＥＴ１１のゲートに印加されることにより、このＮＭＯＳＦＥＴ１１が確実にオン状態に制御される。このため、パワーチップ１０での発熱を抑制することができる。
なお、本来の上記電流経路上にはＮＭＯＳＦＥＴ２８や制御回路２１内の様々なインピーダンスが存在するが、ＰＭＯＳＦＥＴ２６及び逆流防止用ダイオード２７ａ，２７ｂを抵抗Ｒ３及びＲ４に対して十分に低インピーダンスとなるように設定することで、設計の簡素化が可能である。

ここで、逆流防止用ダイオード２７ａ，２７ｂは、通常動作時のチャージアップされたゲート電位のＰＭＯＳＦＥＴ２６への逆流防止用である。本実施形態では、ハイサイド構成にて使用しているため、通常動作時にパワーチップ１０のＮＭＯＳＦＥＴ１１を完全にオン状態とするためには、チャージポンプ回路等で電源電圧以上に昇圧された電圧でパワーチップのゲートを制御する。
そのため、逆流防止用ダイオード２７ａ，２７ｂは昇圧された電圧が基板電圧ＶＤＤ等への逆流を防止するために配置している。よって、逆流防止用ダイオード２７ａ，２７ｂの耐圧が昇圧される電圧に対して十分に大きい場合には、逆流防止用ダイオードを１段構成とすることができる。この場合、逆接続時のゲート電圧ＶＧはおおよそＶＧ＝ＶＢ−２Ｖｆとなる。

図３に本実施形態での電源電圧とそれに対応した逆接続時のゲート電圧ＶＧＤのシミュレーション結果を示す。この図３からも明らかなように、ＶＧＤ＝ＶＢ−３×Ｖｆのゲート電圧がパワーチップ１０のＮＭＯＳＦＥＴ１１に印加されていることが分かる。
なお、通常動作時において、制御回路２１の電源電流（消費電流）を１ｍＡとすると、分圧抵抗Ｒ１及びＲ２の抵抗値が２００Ωでの電圧ドロップは０．２Ｖ程度であり、通常動作上問題はない。また、ＰＭＯＳＦＥＴ２６のゲート電圧はこのＰＭＯＳＦＥＴ２６のソース電圧よりも０．１Ｖ高いことになる。よって、通常動作時はＰＭＯＳＦＥＴ２６がオン状態となることはない。また、分圧抵抗Ｒ１及びＲ２に大きな直流的な電圧が掛かるのは電源が逆接続されているときのみであるため、この分圧電圧Ｖｄｉｖによって様々な制御が可能となる。

次に、本発明の第２の実施形態を図４について説明する。
この第２の実施形態では、逆接続保護回路２２の逆流防止用ダイオード２７ａ及び２７ｂを省略し、これに代えてＮＭＯＳＦＥＴ５１を接続したものである。
この第２の実施形態では、ＮＭＯＳＦＥＴ５１のゲート端子とドレイン端子とを短絡するとともに、バックゲート端子をゲート信号形成回路２３のＮＭＯＳＦＥＴ２８と逆流防止用ダイオード２９との接続点に接続することにより、ＮＭＯＳＦＥＴ５１を逆流防止用としている。
この第２の実施形態でも逆接続保護回路２２の逆流防止用ダイオード２７ａ及び２７ｂがＮＭＯＳＦＥＴ５１に置換されただけであるので、前述した第１の実施形態と同様の作用効果を得ることができる。

次に、本発明の第３の実施形態を図５について説明する。
この第５の実施形態では、前述した第１の実施形態において、逆接続保護回路２２のＰＭＯＳＦＥＴ２６と逆流防止用ダイオード２７ａとの接続点をチャージポンプ回路６０に接続し、このチャージポンプ回路６０の出力をゲート電圧ライン２１ａに接続することで、直流電源２の逆接続時にもゲート電圧ＶＧの昇圧が可能になる。これにより、前述した図３に示す低電源電圧でのゲート電圧ＶＧＤの低下を防止することができる。
なお、上記チャージポンプ回路６０は直流電源２の逆接続時のみ動作する回路構成としている。このため、同様な使い方をすることで直流電源２の逆接続時のみ動作する検出回路等を容易に作成することが可能となる。

なお、上記第１〜３の実施形態においては、制御チップ２０をｎ型基板４１で構成する場合について説明したが、これに限定されるものではなく、図６に示すように、ｐ型基板７０を適用することもできる。この場合には、ｐ型基板７０の例えば右側に直流電源２の逆接続時に電流が供給される高濃度ｐ領域７１を形成し、この高濃度ｐ領域７１の左側に制御回路２１（図６は、制御回路２１をＣＭＯＳで形成するときに用いられるＰ−ＭＯＳ（ＰチャネルＭＯＳＦＥＴ）とＮ−ＭＯＳ（ＮチャネルＭＯＳＦＥＴ）の一般的なペアをひとつ代表として示している）及び縦型拡散ダイオード２４を順に形成する。そして、直流電源２の逆接続時に、高濃度ｐ領域７１、ｐ型基板７０、縦型拡散ダイオード２４（ＶＺＤ）という経路で抵抗Ｒ１，Ｒ２に電流を流すようにする。他の構成および動作は上述の実施形態と同様である。

また、分圧抵抗Ｒ１及びＲ２の抵抗値は同じ値に設定する必要はなく、ＰＭＯＳＦＥＴ２６をオン状態とできれば任意の値に設定することができる。
また、上記第１〜第３の実施形態においては、パワーチップ１０のスイッチング素子をＭＯＳＦＥＴで構成する場合について説明したが、ＩＧＢＴ等の他の電圧制御型半導体素子を適用することができる。
また、上記第１〜第３の実施形態においては、負荷として電動モータ３１を適用した場合について説明したが、これに限定されるものではなく、ランプ等の他の任意の構成の負荷を適用することができる。

１…モータ駆動回路、２…直流電源、１０…パワーチップ、１１…ＮＭＯＳＦＥＴ、２０…制御チップ、２１…制御回路、２２…逆接続保護回路、２３…ゲート信号形成回路、２４…縦型拡散ダイオード、Ｒ１，Ｒ２…分圧抵抗、２５…制御電圧形成回路、２６…ＰＭＯＳＦＥＴ、２７ａ，２７ｂ…逆流防止用ダイオード、２８…ＮＭＯＳＦＥＴ、２９…逆流防止用ダイオード、３１…電動モータ、４１…ｎ型基板、４２…高濃度ｎ領域、５１…ＮＭＯＳＦＥＴ、６０…チャージポンプ回路、７０…ｐ型基板、７１…高濃度ｐ領域

Claims (7)

1. 電源から負荷への電力供給をオン状態とオフ状態とに切換えるスイッチング素子を備えたパワーチップと、
   該パワーチップのスイッチング素子を制御する制御回路を内蔵した制御チップと、
   前記制御チップに設けた前記電源の逆接続時に前記パワーチップのスイッチング素子をオン状態に制御する逆接続保護回路とを備え、
   前記逆接続保護回路は、前記制御回路及び前記電源の正極側間に介挿された第１の抵抗及び第２の抵抗を有する保護用抵抗と、前記電源の逆接続時に前記第１の抵抗及び前記第２の抵抗の接続点における電圧が入力されて前記パワーチップのスイッチング素子をオン状態に制御する制御電圧を形成する制御電圧形成回路とを有する
   ことを特徴とする半導体装置。
2. 前記保護用抵抗は前記制御回路側が制御チップの基板に接続されて基板電位を付与する構成とされていることを特徴とする請求項１に記載の半導体装置。
3. 前記制御電圧形成回路は、前記第１の抵抗及び前記第２の抵抗の接続点における電圧がゲート端子に供給されるとともに、前記保護用抵抗で形成される前記基板電位が入力側端子に入力される電圧制御型半導体素子を備えていることを特徴とする請求項２に記載の半導体装置。
4. 前記制御電圧形成回路は、前記電圧制御型半導体素子と直列に逆流防止用ダイオードが接続されていることを特徴とする請求項３に記載の半導体装置。
5. 前記制御電圧形成回路は、前記電圧制御型半導体素子と直列に当該電圧制御型半導体素子と異なるチャネルの第２の電圧制御型半導体素子が接続されていることを特徴とする請求項３に記載の半導体装置。
6. 前記第２の電圧制御型半導体素子は、ゲート端子と入力側端子とが短絡され、バックゲート端子が制御信号によってスイッチング制御される第３の電圧制御型半導体素子の出力端子側に接続されていることを特徴とする請求項５に記載の半導体装置。
7. 前記逆接続保護回路は、前記制御電圧形成回路の電圧制御型半導体素子から出力される制御電圧が入力されるチャージポンプ回路を有し、該チャージポンプ回路の出力が前記パワーチップに供給されていることを特徴とする請求項３から６の何れか１項に記載の半導体装置。

Images