CN110635687A - 降压转换器电路以及降压转换方法 - Google Patents

降压转换器电路以及降压转换方法 Download PDF

Info

Publication number
CN110635687A
CN110635687A CN201910543322.3A CN201910543322A CN110635687A CN 110635687 A CN110635687 A CN 110635687A CN 201910543322 A CN201910543322 A CN 201910543322A CN 110635687 A CN110635687 A CN 110635687A
Authority
CN
China
Prior art keywords
switching device
source
current path
node
buck converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910543322.3A
Other languages
English (en)
Other versions
CN110635687B (zh
Inventor
陈居富
王志华
包佳正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/372,823 external-priority patent/US10644601B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110040743.1A priority Critical patent/CN112865531A/zh
Publication of CN110635687A publication Critical patent/CN110635687A/zh
Application granted granted Critical
Publication of CN110635687B publication Critical patent/CN110635687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本揭露提供一种降压转换器电路以及降压转换方法。在一些实施例中，降压转换器电路包含第一开关装置、第二开关装置、电感器以及控制器。电感器电性耦接到在其处第一开关装置的源极/漏极端与第二开关装置的源极/漏极端电性耦接的节点。控制器配置成使第一开关装置在接通与断开之间交替地改变，且进一步配置成使第二开关装置在接通与断开之间交替地改变。当第二开关装置接通时，第一开关装置断开。紧接在第二开关装置在接通与断开之间转变之前或之后，第一开关装置部分地接通。

Description

降压转换器电路以及降压转换方法
技术领域
本发明涉及一种降压转换器电路以及降压转换方法，尤其是涉及一种降低死区时间传导损耗的降压转换器电路以及降压转换方法。
背景技术
降压转换器是一种使电压从其输入到其输出逐步下降(而使电流逐步上升)的直流到直流功率转换器。降压转换器是开关转换器的一种类型，所述开关转换器包括至少两个半导体装置和至少一个储能元件。举例来说，降压转换器可包括两个晶体管和电感器。尤其与线性调节器相比，开关转换器较高效，以使得开关转换器常用于集成电路内。
发明内容
根据本揭露的实施例，降压转换器电路包括第一开关装置、第二开关装置、电感器以及控制器。电感器电性耦接到在其处第一开关装置的第一源极/漏极与第二开关装置的第一源极/漏极电性耦接的节点。控制器配置成使第一开关装置在接通与断开之间交替地改变，且进一步配置成使第二开关装置在接通与断开之间交替地改变。当第二开关装置接通时，第一开关装置断开。紧接在第二开关装置在接通与断开之间转变之前或之后，第一开关装置部分地接通。
根据本揭露的实施例，降压转换器电路包括第一开关装置、第二开关装置、电感器、损耗防止电路以及控制器。第一开关装置和第二开关装置与电感器在节点处耦接。控制器配置成将第一脉冲串和第二脉冲串分别施加到第一开关装置和第二开关装置的栅极端，以使第一开关装置和第二开关装置在第一状态与第二状态之间交替地改变。损耗防止电路，电性耦接到第一开关装置和第二开关装置的栅极端，且配置成在第一状态与第二状态之间转变时，对第一开关装置的栅极端提供小于第一开关装置的阈值电压的电压偏压。
根据本揭露的实施例，降压转换方法包括：将第一脉冲串施加到第一开关装置，以使第一开关装置在接通与断开之间交替地改变；将第二脉冲串施加到第二开关装置，以使第二开关装置在接通与断开之间交替地改变，其中当第一开关装置接通时，第二开关装置断开，且当第二开关装置接通时，第一开关装置断开；由在其处第一开关装置与第二开关装置各自的源极/漏极区电性耦接的节点对电感器进行充电，其中充电在第二开关装置接通时执行；当第二开关装置断开时，使电感器放电；以及紧接在检测到第一脉冲串为低且第二脉冲串为高之后，使第一开关装置的栅极以小于第一开关装置的阈值电压的电压偏压。
附图说明
在结合附图阅读时根据以下详细描述最好地理解本揭露的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1A示出包括传导损耗降低电路的降压转换器电路的一些实施例的电路图。
图1B示出图1A的电路图的各种替代实施例的电路图。
图2示出包括传导损耗降低电路的降压转换器电路的一些实施例的横截面视图。
图3示出包括来自图1A、图1B或图2的传导损耗降低电路的降压转换器电路的操作的一些实施例的时序图。
图4示出根据本揭露的针对降压转换器电路的第一开关装置内的本征二极管的一些实施例来阐述电流-电压(Current-Voltage；IV)特性的曲线图。
图5到图9使用非限制性实例电压和电流来示出处于各种状态的图2的降压转换器电路的电路图。
图10示出使用包括传导损耗降低电路的降压转换器电路的方法的一些实施例的框图。
附图标号说明
100a、100b、500、600、700、800、900：电路图；
102、Q1：第一开关装置；
102a：第一本征主体二极管；
104：参考节点；
106、VLX：第一节点；
108、Q2：第二开关装置；
108a：第二本征二极管；
110、VDD：电源；
112：电感器；
114、Vout：第二节点；
116：负载；
118：电容器；
120：控制器；
122、VGL、VGL2：第一脉冲波；
124：低侧栅极驱动器电路；
126、VGH：第二脉冲波；
128：高侧栅极驱动器电路；
130：传导损耗降低电路；
132、VGL1：阶梯形脉冲波；
134、VDD5V：第二电源；
136：电阻器；
138：电平移位器；
140、M1：第五晶体管；
141：滤波器；
142：高侧电源；
144：第一晶体管；
146：第二晶体管；
150：第二多个滤波器；
152：低侧电源；
154、M2：第三晶体管；
156：第四晶体管；
160：第六晶体管；
200：横截面视图；
202：栅极电极；
203：抗蚀保护氧化物层；
204：侧壁间隔物；
206：栅极介电质；
208：第二源极/漏极区；
210：轻掺杂N型区；
212：高电压P型植入区；
214：N型漏极漂移；
216：深P阱；
218：N-埋层；
220：衬底；
221：浅P阱；
222：浅N阱；
224：隔离结构；
226：第一接触区；
228：第二接触区；
230：第三接触区；
232：第一源极/漏极区；
242：第三电流路径；
244：第二电流路径；
246：第一电流路径；
250：NPN晶体管；
252：内部二极管；
260、PVDD：第三电源；
300：时序图；
302：第一时间帧；
304：第二时间帧；
306：第三时间帧；
308：第四时间帧；
310：第五时间帧；
312：第一脉冲波曲线图；
314：第二脉冲波曲线图；
316：第三脉冲波曲线图；
318：第一控制信号曲线图；
320：第二控制信号曲线图；
322：第一节点电压曲线图；
322a：第一电压线；
322b：第二电压线；
324：电感器电流曲线图；
400：IV曲线；
502：第一位置；
1000：框图；
1002、1004、1006、1008、1010、1012：动作；
GND：参考电压；
i1：第一平均电流；
i2：第二平均电流；
i3：第三电流；
i4：第四电流；
ib：基极电流；
ic：集极电流；
id：本征二极管电流；
ie：射极电流；
iL：电感器电流；
iQ1：第一开关电流；
iQ2：第二开关电流；
t：时间；
t0：初始时间；
t1：第一时间；
t2：第二时间；
t3：第三时间；
t4：第四时间；
t5：第五时间；
Vcontrol1：第一控制信号；
Vcontrol2：第二控制信号；
Vf1：第一正向偏压；
Vf2：第二正向偏压。
具体实施方式
本揭露提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露。当然，这些只是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含其中第一特征与第二特征直接接触地形成的实施例，且还可包含其中额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复附图标记和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，可在本文中使用如“下方”、“低于”、“下部”、“高于”、“上部”以及类似术语的空间相对术语来描述如图中所示出的一个元件或特征与另一(一些)元件或特征的关系。除图中所描绘的取向以外，空间相对术语意图涵盖装置在使用或操作中的不同取向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
降压转换器可包括在第一节点处与电感器电性耦接的p型金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistors；MOSFET)和n型MOSFET。n型MOSFET利用由控制电路的低侧栅极驱动器供应的第一输入信号来进行门控。p型MOSFET利用由控制电路的低侧栅极驱动器供应的第二输入信号来进行门控。p型MOSFET的源极电性耦接到第一电压域的电源，且n型MOSFET的源极电性耦接到参考节点(例如接地)。控制电路供应第一输入信号和第二输入信号以使p型MOSFET和n型MOSFET在接通与断开之间交替地改变。当n型MOSFET接通时，p型MOSFET断开，由此定义第一状态。当n型MOSFET断开时，p型MOSFET接通，由此定义第二状态。取决于n型MOSFET和p型MOSFET中的哪一个处于接通状态，电感器充电或放电。死区时间(dead-time)段紧接在从第一状态到第二状态的转变之前和之后出现，或反之亦然。控制电路确保n型MOSFET和p型MOSFET在死区时间段期间都断开。死区时间段确保电源在第一状态与第二状态之间转变时不对接地短路。降压转换器的挑战在于死区时间段期间的传导功率损耗。
在死区时间段期间，n型MOSFET中的主体二极管正向偏压，借此电流流经主体二极管。流经主体二极管的电流将触发电源端与N型MOSFET的漏极之间的衬底内的寄生NPN功率损耗。因此，用于克服所述传导功率损耗的方法可以是减少降压转换器保持在死区时间段内的经历时间。减少在死区时间段内的经历时间将导致较少功率损耗，这是因为电流将消耗较少时间流经主体二极管。然而，将经历时间减少过多可能导致无法保护电源以免在第一状态与第二状态之间转变时对参考节点短路。
本揭露的各种实施例针对包括传导损耗防止电路的降压转换器，所述传导损耗防止电路配置成降低n型MOSFET的主体二极管的电压。在一些实施例中，传导损耗防止电路包括晶体管、上拉电阻器以及电平移位器。晶体管的第一源极/漏极区电性耦接到参考节点，且第二源极/漏极区电性耦接到n型MOSFET的栅极端。上拉电阻器从第二电压域的第二电源电性耦接到n型MOSFET的栅极端。电平移位器从p型MOSFET的栅极端电性耦接到晶体管的栅极端。传导损耗防止电路配置成使n型MOSFET的栅极端在死区时间段期间以小于n型MOSFET的阈值电压的电压偏压。弱反转电流流经形成于n型MOSFET内的导电沟道。弱反转电流与流经主体二极管的电流并联，从而有效地降低主体二极管的电压且减少降压转换器内的传导功率损耗。
参考图1A，提供降压转换器电路的一些实施例的电路图100a。第一开关装置102(例如Q1)具有电性耦接到参考节点104(例如接地)的第一源极/漏极端，且进一步具有电性耦接到第一节点106(例如VLX)的第二源极/漏极端。在一些实施例中，第一开关装置102包括电性耦接在第一源极/漏极端与第二源极/漏极端之间的第一本征(intrinsic)主体二极管102a。第二开关装置108(例如Q2)具有电性耦接到第一节点106的第三源极/漏极端，且进一步具有电性耦接到电源110(例如VDD)的第四源极/漏极端。在一些实施例中，第二开关装置108包括电性耦接在第三源极/漏极端与第四源极/漏极端之间的第二本征二极管108a。第一开关装置102和第二开关装置108可例如是金属氧化物半导体场效应晶体管(MOSFET)、一些其它合适的金属氧化物半导体(metal-oxide-semiconductor；MOS)装置，或某一其它合适的绝缘栅极场效应晶体管(insulated-gate field-effect-transistor；IGFET)。在一些实施例中，第一开关装置102是n沟道MOS装置，且第二开关装置108是p沟道MOS装置。在一些实施例中，第一开关装置102是p沟道MOS装置，且第二开关装置108是n沟道MOS装置。电源110可例如是直流电(direct current；DC)电压源，且/或可例如将5伏、6伏、12伏或某一其它合适的电压施加到第二开关装置108的第四源极/漏极端。
电感器112从第一节点106电性耦接到第二节点114(例如Vout)，且负载116从第二节点114电性耦接到参考节点104。在一些实施例中，电容器118也从第二节点114电性耦接到参考节点104。在降压转换器电路的使用期间，电感器112在第二开关装置108处于接通状态时充电，并且在第二开关装置108处于断开状态时放电。类似地，电容器118在第二开关装置108处于接通状态时充电，并且在第二开关装置108处于断开状态时放电。
控制器120(例如死区时间控制)配置成产生提供到第一开关装置102的栅极的第一脉冲波(或串)122(例如VGL)。在一些实施例中，第一脉冲波122经由低侧栅极驱动器电路124提供到第一开关装置102的栅极。第一脉冲波122导致第一开关装置102在接通状态与断开状态之间交替地切换。举例来说，在第一开关装置102是n沟道MOS装置的情况下，第一开关装置102在各脉冲处可处于接通状态，且在脉冲之间可处于断开状态。另外，控制器120配置成产生提供到第二开关装置108的栅极的第二脉冲波(或串)126(例如VGH)。在一些实施例中，第二脉冲波126经由高侧栅极驱动器电路128提供到第二开关装置108的栅极。第二脉冲波126导致第二开关装置108在接通状态与断开状态之间交替地切换。举例来说，在第二开关装置108是p沟道MOS装置的情况下，第二开关装置108在各脉冲处可处于断开状态，且在脉冲之间可处于接通状态。在一些实施例中，第二脉冲波126的占空比大于第一脉冲波122的占空比，第二脉冲波126相对于第一脉冲波122具有相位偏移，第二脉冲波126的频率与第一脉冲波122的频率相同，或前述的任何组合。
高侧栅极驱动器电路128包括多个滤波器141、高侧电源142、第一晶体管144以及第二晶体管146。多个滤波器141电性耦接在控制器120的第一输出与第一晶体管144和第二晶体管146的栅极端之间。第一晶体管144的第一源极/漏极端电性耦接到第二开关装置108的栅极。第二晶体管146的第一源极/漏极端电性耦接到高侧电源142，且第二晶体管146的第二源极/漏极端电性耦接到第二开关装置108的栅极。在一些实施例中，第一晶体管144是n型MOS装置，且第二晶体管146是p型MOS装置，或反之亦然。
低侧栅极驱动器电路124包括第二多个滤波器150、低侧电源152、第三晶体管154(例如M2)以及第四晶体管156。第二多个滤波器150电性耦接在控制器120的第二输出与第三晶体管154和第四晶体管156的栅极端之间。第三晶体管154的第一源极/漏极端电性耦接到第一开关装置102的栅极。第四晶体管156的第一源极/漏极端电性耦接到低侧电源152，且第四晶体管156的第二源极/漏极端电性耦接到第一开关装置102的栅极。在一些实施例中，第三晶体管154是n型MOS装置，且第四晶体管156是p型MOS装置，或反之亦然。
在一些实施例中，相对于低侧电源152，高侧电源142供应高电压。举例来说，在一些实施例中，高侧电源142可供应20伏或大于20伏，而低侧电源152可供应5伏或小于5伏。然而，可采用其它电压。此外，在一些实施例中，高侧电源142与电源110是同一个。高侧电源142和低侧电源152可例如是DC电源或一些其它合适的电源。
第一脉冲波122和第二脉冲波126被产生，使得第一开关装置102与第二开关装置108不同时接通。将第一开关装置102与第二开关装置108同时接通会使电源110对参考节点104电短路，这可能损坏和/或毁坏电源110。因此第一开关装置102与第二开关装置108不同时接通，第一脉冲波122与第二脉冲波126协调，因此紧接在第一脉冲波122的各脉冲之前和紧接在其后存在死区时间(或暂态)段。在死区时间段期间，产生第一脉冲波122和第二脉冲波126，因此第一开关装置102和第二开关装置108断开。
在第一开关装置102是n沟道MOS装置且第二开关装置108是p沟道MOS装置的一些实施例中，死区时间段通过以下操作来产生：1)产生具有相同频率第一脉冲波122和第二脉冲波126；2)产生相比于第一脉冲波122具有更大占空比的第二脉冲波126；以及3)向第一脉冲波122或第二脉冲波126中引入相位偏移，使得第一脉冲波122的各脉冲以第二脉冲波126的相应脉冲为中心或大致以第二脉冲波126的相应脉冲为中心。在这些实施例中，产生死区时间段，其中第二脉冲波126为高且第一脉冲波122为低。举例来说，死区时间段可紧接在第二脉冲波126从高到低转变之前(即，紧接在第二脉冲波126的下降沿之前)出现。作为另一实例，死区时间段可紧接在第二脉冲波126从低到高转变之后(即，紧接在第二脉冲波126的上升沿之后)出现。
如果第一开关装置102和第二开关装置108在死区时间段期间都完全断开，那么便可能由于来自电感器112的电流通过第一开关装置102的第一本征主体二极管102a行进到参考节点104而出现传导功率损耗。流经第一开关装置102的第一本征主体二极管102a的电流通过电源110与第一节点106之间的衬底(未绘示)内的NPN结(未绘示)来触发额外传导功率损耗。传导损耗降低电路130(例如损耗防止电路)电性耦接到第一开关装置102的栅极，以降低或消除传导功率损耗。
传导损耗降低电路130包括第二电源134(例如VDD5V)、电阻器136、电平移位器138以及第五晶体管140(例如M1)。电阻器136电性耦接在第二电源134与第一开关装置102的栅极之间。第五晶体管140具有电耦接到参考节点104的第五源极/漏极端、电性耦接到第一开关装置102的栅极的第六源极/漏极端以及电性耦接到电平移位器138的栅极端。电平移位器138电性耦接在第二开关装置108的栅极与第五晶体管140的栅极之间。第二电源134可例如是直流电(DC)电压源，且/或可例如将5伏、6伏、12伏或一些其它合适的电压施加到电阻器136。第五晶体管140可例如是MOSFET、一些其它合适的MOS装置或一些其它合适的IGFET。在一些实施例中，第五晶体管140是n沟道MOS装置或p沟道MOS装置。在一些实施例中，低侧电源152与第二电源134是同一个，且/或第二电源134供应比电源110的电压更小的电压。
传导损耗降低电路130监测死区时间段，且在死区时间段期间使第一开关装置102的栅极偏压，因此第一开关装置102部分地接通。在一些实施例中，施加到第一开关装置102的栅极的偏压可通过电阻器136的电阻值、在以接通状态操作时的第五晶体管140(例如M1)上的电压值、在以接通状态操作时的第三晶体管154(例如M2)上的电压值或前述内容的任何组合来调整。通过部分地接通，其意味着第一开关装置102的栅极的电压被偏置以小于第一开关装置102的阈值电压的电压偏压。结果，第一开关装置102的栅极由阶梯形脉冲波132(例如VGL)被驱动，所述阶梯形脉冲波是第一脉冲波122与来自传导损耗降低电路130的偏压的组合。通过使第一开关装置102在死区时间段期间变为部分地接通，来自电感器112的电流可通过第一开关装置102的第一本征主体二极管102a和第一开关装置102的选择性导电沟道两者行进到参考节点104。这具有降低传导功率损耗的效果。举例来说，两条并联路径可降低从电感器112到参考节点104的整体电阻值，这可降低第一本征主体二极管102a的正向偏压且从而降低功率损耗。另外，因为第一开关装置102仅部分地接通，所以电源110并不遭受因对参考节点104电短路所致的损坏。
参考图1B，提供图1A的电路图的一些替代实施例的电路图100b，其中省略了电平移位器138，且传导损耗降低电路130包括第六晶体管160以代替电阻器136。第六晶体管160的第一源极/漏极端电性耦接到参考节点104，且第六晶体管160的第二源极/漏极端电性耦接到第一开关装置102的栅极。第五晶体管140的第一源极/漏极端电性耦接到第二电源134，且第五晶体管140的第二源极/漏极端电性耦接到第一开关装置102的栅极。第五晶体管140和第六晶体管160的栅极端电性耦接在多个滤波器141与第一晶体管144和第二晶体管146的栅极端之间。在一些实施例中，第五晶体管140是p型MOS装置，且第六晶体管160是n型MOS装置，或反之亦然。将第一控制信号Vcontrol1定义在多个滤波器141与第一晶体管144和第二晶体管146的栅极端之间。将第二控制信号Vcontrol2定义在第二多个滤波器150与第三晶体管154和第四晶体管156的栅极端之间。
参考图2，提供降压转换器电路的一些实施例的横截面视图200。在一些实施例中，横截面视图200表示根据图1A的电路100a的一额外实施例。连接展现于衬底220与端和/或节点之间。虽然未绘示，但衬底220与端和/或节点之间的连接可例如通过上覆于衬底220的后段工艺(back-end-of-line；BEOL)互连结构来实现。衬底220可以是例如块体衬底(例如块体硅衬底(bulk silicon substrate))、绝缘体上硅(silicon-on-insulator；SOI)衬底或一些其它合适的衬底。在一些实施例中，衬底220是P型或N型。
N埋层(N-buried layer；NBL)218在深P阱(deep P-well；DPW)216、浅N阱(shallowN-well；SHN)222以及浅P阱(shallow P-well；SHP)221正下方的衬底220内形成。N型漏极漂移(N-type drain drift；NDD)214在DPW216正上方形成。隔离结构224延伸到衬底220的上部或顶部表面中，以在衬底220内的源极/漏极与接触区之间提供电隔离。在一些实施例中，隔离结构224包含各自包括介电材料的多个区段，且/或是浅沟槽隔离(shallow trenchisolation；STI)结构、深沟槽隔离结构(deep trench isolation；DTI)或一些其它合适的隔离结构。
第一接触区226包括P型掺杂剂且相对于衬底220具有高掺杂浓度。第一接触区226提供与衬底220的电性耦接，且衬底220包括P型掺杂剂。第二接触区228(例如NBL拾取环)包括N型掺杂剂且相对于SHN 222具有高掺杂浓度。第二接触区228提供与SHN 222和NBL 218的电性耦接。第二接触区228电性耦接到电源110。第三接触区230(例如参考或接地拾取环(pickup ring))包括P型掺杂剂且相对于SHP 221具有高掺杂浓度。第三接触区230提供与SHP221的电性耦接。第三接触区230电性耦接到参考节点104。
第一开关装置102包括栅极电极202、栅极介电质206、第一源极/漏极区232、第二源极/漏极区208、高电压P型植入(high voltage P-type implanted；HVPB)区212、NDD 214以及侧壁间隔物204。栅极电极202上覆于栅极介电质206且电性耦接到低侧栅极驱动器(图1A的124)和传导损耗降低电路(图1A的130)，以使得将第一脉冲串(例如VGL)施加到栅极电极202。侧壁间隔物204包括两个区段，以使得将栅极电极202包夹在两个区段之间。抗蚀保护氧化物层203安置在侧壁间隔物204的两个区段中的一个、栅极电极202的一部分以及栅极介电质206的一部分上方。第二源极/漏极区208安置在栅极电极202的第一侧上且包夹在两个轻掺杂N型区210之间。第二源极/漏极区208包括N型掺杂剂且相对于轻掺杂N型区210具有高掺杂浓度。第二源极/漏极区208邻接HVPB区212。第二源极/漏极区208电性耦接到参考节点104。第一源极/漏极区232安置在栅极电极202的第二侧上且直接接触隔离结构224的一区段。第一源极/漏极区232与栅极电极202的第二侧侧向偏移。第一源极/漏极区232包括N型掺杂剂且具有比NDD 214更高的掺杂浓度。第一源极/漏极区232提供与NDD 214的电性耦接。第一源极/漏极区232电性耦接到第一节点106。
第二开关装置108的第三源极/漏极端电性耦接到第一节点106，且另外第二开关装置108的第四源极/漏极端电性耦接到第三电源260(例如PVDD)。在一些实施例中，电源110与第三电源260是同一个。低侧栅极驱动器电路(图1A的124)和传导损耗降低电路(图1A的130)电性耦接到第二开关装置108的栅极电极，以使得将第一脉冲波(例如VGH)施加到第二开关装置108的栅极电极。
第一内部NPN结存在于SHN 222、SHP 221以及NDD 214之间。在某些操作条件下，第一内部NPN结用作NPN晶体管250，其中第一电流路径246沿NPN晶体管250存在于第二接触区228与第一源极/漏极区232之间。第二接触区228和SHN 222用作NPN晶体管250的集极，第三接触区230和SHP 221用作NPN晶体管250的基极，且第一源极/漏极区232和NDD 214用作NPN晶体管250的射极。NPN晶体管250的内部二极管252存在于SHP 221与NDD214之间，从而朝向NDD 214引导电流。当NPN晶体管250的射极处的电压小于NPN晶体管250的基极处的电压，且NPN晶体管250的集极处的电压大于NPN晶体管250的射极和基极处的电压时，NPN晶体管250接通且电流将传导穿过第一电流路径246。可了解，NPN晶体管250是为方便起见而绘制，实际NPN结用作NPN晶体管250且电流不必遵循所示出的NPN晶体管250的路径。
第一开关装置102的第一本征主体二极管102a定位在第二源极/漏极区208下方的HVPB区212与NDD 214之间。在某些操作条件下，第一本征主体二极管102a被正向偏压且电流沿第二电流路径244从第二源极/漏极区208流动到第一源极/漏极区232。在某些操作条件下，如在三极管模式或亚阈值模式期间，第一开关装置102分别接通或部分接通，电流在第二源极/漏极区208与第一源极/漏极区232之间沿第三电流路径242流动。在一些实施例中，第三电流路径242表示形成于第二源极/漏极区208与第一源极/漏极区232之间的导电沟道。在一些实施例中，当第一开关装置102部分地接通且第二开关装置108断开时，第二电流路径244与第三电流路径242并联。第二电流路径244与第三电流路径242之间的并联路径具有降低传导功率损耗的效果。
在第一开关装置102的操作期间，当将高于第一开关装置102的阈值电压的电压值施加到栅极电极202时，那么第一开关装置102便以三极管模式操作且被视为接通，导电沟道形成于HVPB区212内，以使得多数载子(例如电子)沿第三电流路径242从第二源极/漏极区208流动到第一源极/漏极区232。如果施加到栅极电极202的电压值小于第一开关装置102的阈值电压，那么第一开关装置102以部分接通模式、亚阈值模式或弱反转模式操作，较小导电沟道将形成于HVPB区212内，以使得多数载子(例如电子)沿第三电流路径242从第二源极/漏极区208流动到第一源极/漏极区232。穿过小导电沟道的电流将随电压值增大到阈值电压而增大。然而，当以弱反转模式操作时，相比于在三极管模式中形成的导电沟道，小导电沟道使得电流的流动更小。
参考图3，操作根据图1A、图1B以及图2的降压转换器电路的一些实施例的时序图300。时序图300提供应用于降压转换器电路的操作条件的一个实例。然而，应了解，其它操作条件可适用，时序图300仅为一实例。第一脉冲波曲线图312示出第二脉冲波VGH(图1A的126)。第二脉冲波曲线图314示出阶梯形脉冲波VGL1(图1A的VGL或132)。第三脉冲波曲线图316示出第一脉冲波VGL2(例如图1A的122)的一额外实施例。第三脉冲波曲线图316示出施加到不具有传导损耗降低电路(图1A的130)的降压转换器的第一开关装置(图1A的102)的栅极的第一脉冲波VGL2(图1A的122)，其中第一开关装置(图1A的102)在死区时间段期间保持断开。第一控制信号曲线图318示出第一控制信号Vcontrol1。第二控制信号曲线图320示出第二控制信号Vcontrol2。电感器电流曲线图324示出穿过电感器(图1A的112)的电流iL。
第一节点电压曲线图322示出在降压转换器电路的操作条件期间的第一节点VLX(图1A的106)处的电压值。第一节点电压曲线图322示出对应于第一节点VLX(图1A的106)处的由阶梯形脉冲波VGL1所致的电压的第一电压线322a。第二电压线322b对应于由第一脉冲波VGL2所致的第一节点VLX(图1A的106)处的电压的额外实施例。在与阶梯形脉冲波VGL1相关联的死区时间段期间，将第一正向偏压Vf1施加在第一本征主体二极管(图1A的102a)上。在与第一脉冲波VGL2相关联的死区时间段期间，将第二正向偏压Vf2施加在不具有传导损耗降低电路(图1A的130)的降压转换器的第一本征主体二极管(图1A的102a)上。第一正向偏压Vf1小于第二正向偏压Vf2。在一些实施例中，第一正向偏压Vf1比第二正向偏压Vf2大致小百分之50。第二正向偏压Vf2到第一正向偏压Vf1的降低具有降低传导功率损耗的效果。在一些实施例中，第一正向偏压Vf1在大致-0.3伏到大致-0.9伏的范围内。在一些实施例中，第二正向偏压Vf2在大致-0.7伏到大致-1.9伏的范围内。
在以上所概述的各时间帧期间，传导损耗降低电路(图1A的130)处理第一控制信号Vcontrol1和第二控制信号Vcontrol2，以确定其是否将导致第一开关装置102和第二开关装置108断开，从而产生死区时间段。如果传导损耗降低电路(图1A的130)确定死区时间段将出现，那么传导损耗降低电路(图1A的130)将使第一开关装置102的栅极偏压，从而将第一脉冲波(图1A的122)增强成阶梯形脉冲波VGL1(例如图1A的132)，从而使第一开关装置102部分地接通。
在第一时间帧302期间，即在初始时间t0与紧接在第一时间t1之前之间，第一控制信号Vcontrol1为低(例如断开)且第二控制信号Vcontrol2为低。VGH为高(例如接通)，因此第二开关装置(图1A的108)断开。VGL1为高，因此第一开关装置(图1A的102)接通。第一节点VLX(图1A的106)处的电压处于第一恒定值且电感器(图1A的112)正放电。在一些实施例中，第一恒定值为大致0伏。
在第一时间t1处，第二控制电压Vcontrol2变高。在第二时间帧304期间，即在第一时间t1与紧接在第二时间t2之前之间，第一控制信号Vcontrol1和第二控制信号Vcontrol2分别为低和高，从而产生第一死区时间段。因此，传导损耗降低电路(图1A的130)检测到第一死区时间段并使第一开关装置(图1A的102)的栅极的电压被偏置以小于第一开关装置(图1A的102)的阈值电压的电压偏压。在一些实施例中，第一开关装置(图1A的102)的阈值电压为大致1.2伏。在一些实施例中，第一开关装置(图1A的102)的栅极以大致0.8伏的电压偏压。因此，所述装置部分地接通且第三电源260将不对参考节点104短路。因此，VGL1部分地为高，且第一开关装置(图1A的102)部分地接通。第一节点VLX(图1A的106)处的电压处于第二恒定值，且电感器(图1A的112)正放电。在一些实施例中，第二恒定值是负的，且/或小于第一恒定值。第一平均电流i1在第一死区时间段期间传导穿过电感器(图1A的112)。第一死区时间传导损耗P1等于P1＝Vf1*i1。
在第二时间t2处，第一控制电压Vcontrol1变高。在第二时间t2与紧接在第三时间t3之前之间的第三时间帧306期间，第一控制信号Vcontrol1和第二控制信号Vcontrol2为高。VGH为低，因此第二开关装置(图1A的108)接通。VGL1为低，因此第一开关装置(图1A的102)断开。第一节点VLX(图1A的106)处的电压在第三时间帧306的开始处迅速增加，且在第三时间帧306的剩余时间内稳定到恒定值。电感器(图1A的112)在第三时间帧306内充电。第一节点VLX处的电压在第三时间帧306期间大于第一正向偏压Vf1。
在第三时间t3处，第一控制电压Vcontrol1变低。在第三时间t3与紧接在第四时间t4之前之间的第四时间帧308期间，第一控制信号Vcontrol1和第二控制信号Vcontrol2分别为低和高，从而产生第二死区时间段。因此，传导损耗降低电路(图1A的130)检测到第二死区时间段并使第一开关装置(图1A的102)的栅极以小于第一开关装置(图1A的102)的阈值电压的电压偏压。因此，VGL1部分地为高，且第一开关装置(图1A的102)部分地接通。VGH为高，因此第二开关装置(图1A的108)断开。在第四时间帧308的初始时间期间，第一节点VLX(图1A的106)处的电压减小到第二恒定值，且电感器(图1A的112)正在放电。在一些实施例中，第二恒定值是负的，且/或小于第一恒定值。第二平均电流i2在第二死区时间段期间传导穿过电感器(图1A的112)。第二死区时间传导损耗P2等于P2＝Vf1*i2。
在第四时间t4处，第二控制电压Vcontrol2变低。在第四时间t4与紧接在第五时间t5之前之间的第五时间帧310期间，第一控制信号Vcontrol1和第二控制信号Vcontrol2为低。VGH为高，因此第二开关装置(图1A的108)断开。VGL1为高，因此第一开关装置(图1A的102)接通。第一节点VLX(图1A的106)处的电压处于第一恒定值，且电感器(图1A的112)正在放电。
图4示出在包括传导损耗降低电路(如预先示出且描述于图1A中)的降压转换器电路的第一开关装置内的本征二极管的实施例的IV曲线400。IV曲线400反映第一本征主体二极管(图1A的102a)的操作特性。当施加第一正向偏压Vf1时，穿过第一本征主体二极管(图1A的102a)的第一正向电流小于在施加第二正向偏压Vf2时的第二正向电流。因此，使第二正向偏压Vf2降低到第一正向偏压Vf1降低在具有传导损耗降低电路的降压转换器的死区时间段期间在第一本征主体二极管(图1A的102a)上的功率损耗。
参考图5至图9，使用非限制性实例电压和电流来提供处于各种状态的图2的降压转换器电路的一些实施例的电路图500至电路图900。图5示出根据图3的时序图300的第一时间帧302在处于第一放电状态的降压转换器电路中所流动的电流。图6示出根据图3的时序图300的第二时间帧304的第一死区时间段期间，在降压转换器电路中所流动的电流。图7示出根据图3的时序图300的第三时间帧306中，在处于充电状态的降压转换器电路中所流动的电流。图8示出根据图3的时序图300的第四时间帧308中的第二死区时间段期间，在降压转换器电路中所流动的电流。图9示出根据图3的时序图300的第五时间帧310中，在第二放电状态期间在降压转换器电路中所流动的电流。
通过具体参考图5的电路图500，第二开关装置108断开且因此电流不在第三电源260与第一节点106之间流动，从而实际上导致第一位置502处的断路。电感器电流iL从电感器112流动到第二节点114且通过电容器118和负载116到达参考节点104。电感器112诱发穿过电容器118和负载116到达参考节点104的电流iL，从而使得第三电流i3从参考节点104流动到第二源极/漏极区208。第三电流i3流经第三电流路径242，从而产生将从第一源极/漏极区232流动到电感器112的第四电流i4。
通过具体参考图6的电路图600，第二开关装置108断开且因此电流不在第三电源260与第一节点106之间流动，从而实际上导致第一位置502处断路。第一开关装置102部分地接通。在一些实施例中，电源110被偏置在约20伏，参考节点104被偏置在约0伏，且第一节点106在大致-0.3伏到大致-0.9伏的范围内偏压。电感器电流iL从电感器112流动到第二节点114且通过电容器118和负载116到达参考节点104。电感器112诱发穿过电容器118和负载116到达参考节点104的电流iL，从而使得第三电流i3从参考节点104流动到第二源极/漏极区208。第一开关电流iQ1经由第三电流路径242流经形成于第一开关装置102中的小导电沟道到达第一源极/漏极区232。本征二极管电流id经由第二电流路径244流经第一本征主体二极管102a。基极电流ib流动到第三接触区230中，通过NPN晶体管250沿第一电流路径246到达第一源极/漏极区232。集极电流ic流动到第二接触区228中，通过NPN晶体管250沿第一电流路径246到达第一源极/漏极区232。基极电流ib与集极电流ic组合成射极电流ie，其中ie＝ib+ic。第一开关电流iQ1、本征二极管电流id以及射极电流ie彼此并联，因此第四电流i4等于前述电流之和，其中i4＝iQ1+id+ie。第一死区时间传导损耗P1等于P1＝Vf1*i4。在一些实施例中，第四电流i4在大致1毫安与大致100毫安的范围内。
通过具体参考图7的电路图700，第二开关装置108接通且因此第二开关电流iQ2在第三电源260与第一节点106之间流动，从而对电感器112充电。第一开关装置102断开且因此电流不从第一源极/漏极区232流动到第一节点106，从而实际上导致第二位置702处断路。电感器电流iL从电感器112流动到第二节点114且通过电容器118和负载116到达参考节点104。在一些实施例中，第三电源260是约20伏。
通过具体参考图8的电路图800，第二开关装置108断开且因此电流不在第三电源260与第一节点106之间流动，从而实际上导致第一位置502处断路。第一开关装置102部分地接通。在一些实施例中，电源110是约20伏，参考节点104是约0伏，且第一节点106在大致-0.3伏到大致-0.9伏的范围内。电感器电流iL从电感器112流动到第二节点114且通过电容器118和负载116到达参考节点104。电感器112诱发穿过电容器118和负载116到达参考节点104的电流iL，从而使得第三电流i3从参考节点104流动到第二源极/漏极区208。第一开关电流iQ1经由第三电流路径242流经形成于第一开关装置102中的小导电沟道到达第一源极/漏极区232。本征二极管电流id经由第二电流路径244流经第一本征主体二极管102a。基极电流ib流动到第三接触区230中，通过NPN晶体管250沿第一电流路径246到达第一源极/漏极区232。集极电流ic流动到第二接触区228中，通过NPN晶体管250沿第一电流路径246到达第一源极/漏极区232。基极电流ib与集极电流ic组合成射极电流ie，其中ie＝ib+ic。第一开关电流iQ1、本征二极管电流id以及射极电流ie彼此并联，因此第四电流i4等于前述电流之和，其中i4＝iQ1+id+ie。第二死区时间传导损耗P2等于P2＝Vf1*i4。在一些实施例中，第四电流i4在大致1毫安与大致100毫安的范围内。
通过具体参考图9的电路图900，第二开关装置108断开且因此电流不在第三电源260与第一节点106之间流动，从而实际上导致第一位置502处断路。电感器电流iL从电感器112流动到第二节点114且通过电容器118和负载116到达参考节点104。电感器112诱发穿过电容器118和负载116到达参考节点104的电流iL，从而使得第三电流i3从参考节点104流动到第二源极/漏极区208。第三电流i3流经第三电流路径242，从而产生将从第一源极/漏极区232流动到电感器112的第四电流i4。
参考图10，提供使用图1A的降压转换器的方法的一些实施例的框图1000。
在1002处，提供包括第一开关装置、第二开关装置以及电感器的降压转换器，且将前述组件连接到节点。图1A示出对应于动作1002的一些实施例的电路100a。
在1004处，将第一脉冲串施加到第一开关装置以使第一开关装置在接通与断开之间交替改变。图5到图9示出对应于动作1004的一些实施例的电路500到电路900。
在1006处，将第二脉冲串施加到第二开关装置以使第二开关装置在接通与断开之间交替改变，当第一开关装置接通时，第二开关装置断开，且当第二开关装置接通时，第一开关装置断开。图5到图9示出对应于动作1006的一些实施例的电路500到电路900。
在1008处，电感器由在其处第一开关装置与第二开关装置各自的源极/漏极区电性耦接的节点充电，所述充电在第二开关装置接通时执行。图7示出对应于动作1008的一些实施例的电路700。
在1010处，当第二开关装置断开时，电感器放电。图5、图6、图8以及图9示出对应于动作1010的一些实施例的电路500、电路600、电路800以及电路900。
在1012处，紧接在检测到第一脉冲串为低且第二脉冲串为高之后，第一开关装置的栅极以小于第一开关装置的阈值电压的电压偏压。图6和图8示出对应于动作1012的一些实施例的电路600和电路800。
虽然本文中将框图1000示出和描述为一系列动作或事件，但将了解，这类动作或事件的所示出次序不应被解释成限制性意义。举例来说，除本文中所示出和/或所描述的动作或事件之外，一些动作可与其它动作或事件以不同次序和/或同时出现。此外，并非需要所有所示出的动作来实施本文中的描述的一或多个方面或实施例，且可在一个或大于一个单独动作和/或阶段中进行本文中所描绘的动作中的一个或大于一个。
因此，在一些实施例中，本揭露涉及一种包括损耗防止电路的降压转换器，所述损耗防止电路配置成在死区时间段期间，使降压转换器的开关装置以小于开关装置的阈值的电压偏压。
在一些实施例中，本揭露提供一种降压转换器电路，包含：第一开关装置；第二开关装置；电感器，电性耦接到在其处第一开关装置的源极/漏极与第二开关装置的源极/漏极电性耦接的节点；以及控制器，配置成使第一开关装置在接通与断开之间交替地改变，且进一步配置成使第二开关装置在接通与断开之间交替地改变，其中当第二开关装置接通时，第一开关装置断开，且其中紧接在第二开关装置在接通与断开之间转变之前或之后，第一开关装置部分地接通。
在一些实施例中，在部分地接通时，第一开关装置的栅极的电压被偏置以小于第一开关装置的阈值电压的电压偏压时部分地接通。
在一些实施例中，紧接在第二开关装置从断开转变到接通之前，第一开关装置部分地接通。
在一些实施例中，紧接在第二开关装置从接通转变到断开之后，第一开关装置部分地接通。
在一些实施例中，控制器进一步包括损耗防止电路。损耗防止电路电性耦接到第一开关装置的栅极端和第二开关装置的栅极端。损耗防止电路配置成确定紧接在第二开关装置从断开转变到接通之前的第一时间帧，且确定紧接在第二开关装置从接通转变到断开之后的第二时间帧。损耗防止电路在第一时间帧和第二时间帧的期间将第一开关装置部分地接通。
在一些实施例中，第一时间帧和第二时间帧的持续时间分别由第一开关装置和第二开关装置都断开的时段来定义。第一开关装置在整个持续时间中部分地接通。
在一些实施例中，在第一时间帧和第二时间帧的期间，降压转换器包括第一电流路径以及第二电流路径。第一电流路径位于第一开关装置的第二源极/漏极与节点之间。第一电流路径传导通过第一开关装置的内部二极管。第二电流路径位于第一开关装置的第二源极/漏极与节点之间。第二电流路径传导通过形成于第一开关装置内的导电沟道。第一电流路径与第二电流路径并联。
在一些实施例中，本揭露提供一种降压转换器电路，包含：第一开关装置；第二开关装置；电感器，其中第一开关装置和第二开关装置与电感器在节点处耦接；控制器，配置成将第一脉冲串和第二脉冲串分别施加到第一开关装置和第二开关装置的栅极端，以使第一开关装置和第二开关装置在第一状态与第二状态之间交替地改变；以及损耗防止电路，电性耦接到第一开关装置和第二开关装置的栅极端，且配置成在第一状态与第二状态之间转变时，使第一开关装置的栅极端以小于第一开关装置的阈值电压的电压偏压。
在一些实施例中，在第一状态下，第一开关装置接通且第二开关装置断开。在第二状态下，第一开关装置断开且第二开关装置接通。
在一些实施例中，损耗防止电路进一步配置成：检测第一开关装置和第二开关装置何时处于第三状态，其中第三状态在从第一状态转变到第二状态时或在从第二状态转变到第一状态时发生，且其中第一开关装置和第二开关装置在第三状态中断开；以及在第三状态的期间，增强第一脉冲串以部分地接通第一开关装置。
在一些实施例中，在第三状态的期间，降压转换器包括第一电流路径、第二电流路径以及第三电流路径。第一电流路径位于电源轨与节点之间。第二电流路径位于第一开关装置的源极/漏极与节点之间。第二电流路径传导通过第一开关装置的内部二极管。第三电流路径位于源极/漏极端与节点之间。第三电流路径传导通过形成于第一开关装置内的导电沟道。第三电流路径与第二电流路径并联。
在一些实施例中，第一电流路径和第二电流路径分别沿衬底内的NPN结存在。
在一些实施例中，在第三状态的期间，电流流经第一电流路径、第二电流路径以及第三电流路径。
在一些实施例中，第一开关装置是n沟道金属氧化物半导体装置，且其中第二开关装置是p沟道金属氧化物半导体装置。
在一些实施例中，损耗防止电路包括第三开关装置、上拉电阻器以及电平移位器。第三开关装置电性耦接到接地和第一开关装置的栅极端。上拉电阻器电性耦接到电源轨和第一开关装置的栅极端。电平移位器，从第一开关装置的栅极端电性耦接到第三开关装置的栅极端。
在一些实施例中，本揭露提供一种用于操作降压转换器电路的方法，包含：将第一脉冲串施加到第一开关装置以使第一开关装置在接通与断开之间交替地改变；将第二脉冲串施加到第二开关装置以使第二开关装置在接通与断开之间交替地改变，其中当第一开关装置接通时，第二开关装置断开，且当第二开关装置接通时，第一开关装置断开；由在其处第一开关装置与第二开关装置各自的源极/漏极区电性耦接的节点对电感器进行充电，其中所述充电在第二开关装置接通时执行；当第二开关装置断开时，使电感器放电；以及紧接在检测到第一脉冲串为低且第二脉冲串为高之后，使第一开关装置的栅极以小于第一开关装置的阈值电压的电压偏压。
在一些实施例中，第一脉冲串具有第一占空比且第二脉冲串具有大于第一占空比的第二占空比。第一脉冲串相对于第二脉冲串具有相位偏移。
在一些实施例中，紧接在检测到第一脉冲串和第二脉冲串分别为低和高之后，降压转换方法进一步包括：在第一开关装置内形成导电沟道，其中弱反转电流通过导电沟道流动到节点。
在一些实施例中，弱反转电流与流经第一开关装置的内部二极管的电流并联。
在一些实施例中，第一开关装置是n沟道金属氧化物半导体装置，且其中第二开关装置是p沟道金属氧化物半导体装置。
前文概述若干实施例的特征以使得本领域的技术人员可以更好地理解本揭露的各方面。本领域的技术人员应了解，其可以易于使用本揭露作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优势的其它过程和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本揭露的精神和范围，且其可在不脱离本揭露的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种降压转换器电路，包括：
第一开关装置；
第二开关装置；
电感器，电性耦接到在其处所述第一开关装置的第一源极/漏极与所述第二开关装置的第一源极/漏极电性耦接的节点；以及
控制器，配置成使所述第一开关装置在接通与断开之间交替地改变，且进一步配置成使所述第二开关装置在接通与断开之间交替地改变，其中当所述第二开关装置接通时，所述第一开关装置断开，且其中紧接在所述第二开关装置在接通与断开之间转变之前或之后，所述第一开关装置部分地接通。
2.根据权利要求1所述的降压转换器电路，其中在部分地接通时，所述第一开关装置的栅极的电压被偏置以小于所述第一开关装置的阈值电压的电压偏压时部分地接通。
3.根据权利要求1所述的降压转换器电路，所述控制器进一步包括：
损耗防止电路，电性耦接到所述第一开关装置的栅极端和所述第二开关装置的栅极端，其中所述损耗防止电路配置成确定紧接在所述第二开关装置从断开转变到接通之前的第一时间帧，且确定紧接在所述第二开关装置从接通转变到断开之后的第二时间帧，且其中所述损耗防止电路在所述第一时间帧和所述第二时间帧的期间将所述第一开关装置部分地接通。
4.根据权利要求3所述的降压转换器电路，其中所述第一时间帧和所述第二时间帧的持续时间分别由所述第一开关装置和所述第二开关装置都断开的时段来定义，且其中所述第一开关装置在整个所述持续时间中部分地接通。
5.根据权利要求4所述的降压转换器电路，其中在所述第一时间帧和所述第二时间帧的期间，所述降压转换器包括：
第一电流路径，位于所述第一开关装置的第二源极/漏极与所述节点之间，其中所述第一电流路径传导通过所述第一开关装置的内部二极管；以及
第二电流路径，位于所述第一开关装置的所述第二源极/漏极与所述节点之间，其中所述第二电流路径传导通过形成于所述第一开关装置内的导电沟道，且其中所述第一电流路径与所述第二电流路径并联。
6.一种降压转换器电路，包括：
第一开关装置；
第二开关装置，
电感器，其中所述第一开关装置和所述第二开关装置与所述电感器在节点处耦接；
控制器，配置成将第一脉冲串和第二脉冲串分别施加到所述第一开关装置和所述第二开关装置的栅极端，以使所述第一开关装置和所述第二开关装置在第一状态与第二状态之间交替地改变；以及
损耗防止电路，电性耦接到所述第一开关装置和所述第二开关装置的所述栅极端，且配置成在所述第一状态与所述第二状态之间转变时，对所述第一开关装置的所述栅极端提供小于所述第一开关装置的阈值电压的电压偏压。
7.根据权利要求6所述的降压转换器电路，其中所述损耗防止电路进一步配置成：
检测所述第一开关装置和所述第二开关装置何时处于第三状态，其中所述第三状态在从所述第一状态转变到所述第二状态时或在从所述第二状态转变到所述第一状态时发生，且其中所述第一开关装置和所述第二开关装置在所述第三状态中断开；以及
在所述第三状态的期间，增强所述第一脉冲串以部分地接通所述第一开关装置。
8.根据权利要求7所述的降压转换器电路，其中在所述第三状态的期间，所述降压转换器包括：
第一电流路径，位于电源轨与所述节点之间；
第二电流路径，位于所述第一开关装置的源极/漏极与所述节点之间，其中所述第二电流路径传导通过所述第一开关装置的内部二极管；以及
第三电流路径，位于所述源极/漏极端与所述节点之间，其中所述第三电流路径传导通过形成于所述第一开关装置内的导电沟道，且其中所述第三电流路径与所述第二电流路径并联。
9.一种降压转换方法，包括：
将第一脉冲串施加到第一开关装置，以使所述第一开关装置在接通与断开之间交替地改变；
将第二脉冲串施加到第二开关装置，以使所述第二开关装置在接通与断开之间交替地改变，其中当所述第一开关装置接通时，所述第二开关装置断开，且当所述第二开关装置接通时，所述第一开关装置断开；
由在其处所述第一开关装置与所述第二开关装置各自的源极/漏极区电性耦接的节点对电感器进行充电，其中所述充电在所述第二开关装置接通时执行；
当所述第二开关装置断开时，使所述电感器放电；以及
紧接在检测到所述第一脉冲串为低且所述第二脉冲串为高之后，使所述第一开关装置的栅极以小于所述第一开关装置的阈值电压的电压偏压。
10.根据权利要求9所述的降压转换方法，其中所述第一脉冲串具有第一占空比且所述第二脉冲串具有大于所述第一占空比的第二占空比，且其中所述第一脉冲串相对于所述第二脉冲串具有相位偏移。
CN201910543322.3A 2018-06-22 2019-06-21 降压转换器电路以及降压转换方法 Active CN110635687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110040743.1A CN112865531A (zh) 2018-06-22 2019-06-21 降压转换器电路、集成芯片、集成电路及降压转换方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688539P 2018-06-22 2018-06-22
US62/688,539 2018-06-22
US16/372,823 2019-04-02
US16/372,823 US10644601B2 (en) 2018-06-22 2019-04-02 Dead-time conduction loss reduction for buck power converters

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110040743.1A Division CN112865531A (zh) 2018-06-22 2019-06-21 降压转换器电路、集成芯片、集成电路及降压转换方法

Publications (2)

Publication Number Publication Date
CN110635687A true CN110635687A (zh) 2019-12-31
CN110635687B CN110635687B (zh) 2021-02-02

Family

ID=68968516

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110040743.1A Pending CN112865531A (zh) 2018-06-22 2019-06-21 降压转换器电路、集成芯片、集成电路及降压转换方法
CN201910543322.3A Active CN110635687B (zh) 2018-06-22 2019-06-21 降压转换器电路以及降压转换方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110040743.1A Pending CN112865531A (zh) 2018-06-22 2019-06-21 降压转换器电路、集成芯片、集成电路及降压转换方法

Country Status (1)

Country Link
CN (2) CN112865531A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022120788A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 一种开关电源、芯片及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070377A1 (en) * 2002-10-11 2004-04-15 Yuming Bai Method and circuits for reducing dead time and reverse recovery loss in buck regulators
CN104737432A (zh) * 2012-08-27 2015-06-24 庞巴迪运输有限公司 用于电力变换器的自适应软切换控制
CN107863878A (zh) * 2017-10-13 2018-03-30 无锡瓴芯电子科技有限公司 一种基于pwm控制的开关电源驱动电路
US20180159529A1 (en) * 2016-12-01 2018-06-07 Efficient Power Conversion Corporation BOOTSTRAP CAPACITOR OVER-VOLTAGE MANAGEMENT CIRCUIT FOR GaN TRANSISTOR BASED POWER CONVERTERS

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070377A1 (en) * 2002-10-11 2004-04-15 Yuming Bai Method and circuits for reducing dead time and reverse recovery loss in buck regulators
CN104737432A (zh) * 2012-08-27 2015-06-24 庞巴迪运输有限公司 用于电力变换器的自适应软切换控制
US20180159529A1 (en) * 2016-12-01 2018-06-07 Efficient Power Conversion Corporation BOOTSTRAP CAPACITOR OVER-VOLTAGE MANAGEMENT CIRCUIT FOR GaN TRANSISTOR BASED POWER CONVERTERS
CN107863878A (zh) * 2017-10-13 2018-03-30 无锡瓴芯电子科技有限公司 一种基于pwm控制的开关电源驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022120788A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 一种开关电源、芯片及设备

Also Published As

Publication number Publication date
CN110635687B (zh) 2021-02-02
CN112865531A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US10644601B2 (en) Dead-time conduction loss reduction for buck power converters
US8253398B2 (en) Semiconductor device
US9245888B2 (en) Reverse polarity protection for n-substrate high-side switches
US6617642B1 (en) Field effect transistor structure for driving inductive loads
US8283979B2 (en) Amplifier system for a power converter
US6034413A (en) High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity
CN110138367B (zh) 降低功率器件反向恢复电流的栅极驱动电路
US8362830B2 (en) Power semiconductor device
US7705638B2 (en) Switching control circuit with reduced dead time
JP4995873B2 (ja) 半導体装置及び電源回路
US8174808B2 (en) Load driving device
JP2013198125A (ja) 半導体装置
US5933034A (en) High speed biCMOS gate driver for MOSFETs incorporating improved injection immunity
CN110635687B (zh) 降压转换器电路以及降压转换方法
JP5259671B2 (ja) 半導体装置
US7863707B2 (en) DC-DC converter
US20030067286A1 (en) Voltage converter
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
JP5699958B2 (ja) ゲート駆動回路
Hwang et al. Noise immunity enhanced 625V high-side driver
KR20010051994A (ko) 표시 패널의 용량성 부하에 충전된 전력을 모두 회수할 수있는 표시장치
CN117713773A (zh) 半导体装置、电子设备以及车辆
JP5537683B2 (ja) 半導体装置
US20110109295A1 (en) Semiconductor device and dc-dc converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant