CN112635856B - 一种电池组件、电池保护芯片和电子产品 - Google Patents

Abstract

本发明公开了一种电池组件、电池保护芯片和电子产品，电池组件电池和电池保护芯片，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括负压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的正极端电连接第一PMOS管，以及与外部电源正极端电连接的第二PMOS管，负压电路产生稳定的负压，使得两个PMOS管导通状态不受电池压降的影响，有效避免所述电池内外因所述电池电压低影响外置PMOS管的导通阻抗，减小热能耗。

Description

一种电池组件、电池保护芯片和电子产品

技术领域

本发明涉及所述电池保护技术领域，尤其涉及一种电池组件、电池保护芯片和电子产品。

背景技术

可充电所述电池在消费类电子产品中广泛应用，并且已经呈现出内置为电子产品重要组成部分的趋势，因此对可充电所述电池的质量和使用保护往往也决定了电子产品的品质。

对于所述电池充放电保护电路而言，在对可充电所述电池的充放电过程中，需要对充电或放电的电流进行检测，如果电流过大则需要自动切断充电或放电，而控制充电和放电的开关通常是由MOS管来实现的，对MOS管的通断控制需要利用所述电池的电压来实现，但是在充电初期或放电后期，所述电池的电压通常比满额电压要小，比如额定电压为4.2V的锂所述电池，在充电初期或放电后期，所述电池的电压会降到2.5V左右，在这种低压的情况下，用于控制MOS管导通的电压差也会明显变小，这样会导致MOS管的导通阻抗明显提升，此时外置MOS的导通阻抗可能会比所述电池电压为4V时大一倍，对于大电流应用情况下MOS管的导通阻抗带来的损耗会大一倍，加速减小所述电池的有效使用时间，同时还会带来热量释放，电子产品的内部温度随之升高。

另外，传统的电池充放电保护电路通常是把控制充电和放电的开关管设置在电池的负极端，这种设置方式在其中一个开关管断开后，会导致电池的接地与外部电源的接地之间也断开，由此造成不能共同接地的问题，引起电池内部和外部电源之间的电势差而造成一定的危险。

发明内容

本发明主要解决的技术问题是提供一种电池充放电保护芯片、电池组件和电子产品，解决对所述电池的充放电保护中，如何在所述电池低电压情况下实现对开关管的导通特性保持稳定，不会因导通阻抗升高而带来电池损耗增加和热能耗增加。

为解决上述技术问题，本发明采用的一个技术方案是提供一种电池组件，包括电池和电池保护芯片，所述电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括负压电路、放电控制电路和充电控制电路，所述接地引脚与所述负压电路的电源输入端电连接，所述负压电路的输出端分别电连接放电控制电路和充电控制电路的输入端，所述放电控制电路的输出端电连接放电控制引脚，所述充电控制电路的输出端电连接充电控制引脚；所述电池保护芯片的电源引脚与电池的正极端电连接，所述电池的正极端还电连接第一PMOS管的源极，所述第一PMOS管的漏极与第二PMOS管的漏极电连接，第二PMOS管的源极则作为电池放电和充电共用的正极连接端，电池的负极端则作为电池放电和充电共用的负极连接端；所述电池保护芯片的放电控制引脚电连接所述第一PMOS管的栅极，所述充电控制引脚电连接所述第二PMOS管的栅极；所述电池的负极端与所述电池保护芯片的接地引脚电连接，第二PMOS管的源极与所述电池保护芯片的电流检测引脚电连接。

优选的，所述负压电路向所述放电控制电路输入负电压，所述电池保护芯片用于监控电池放电正常工作时，所述放电控制电路通过放电控制引脚输出所述负电压，监控电池放电异常工作时，所述放电控制电路通过放电控制引脚输出第二电压；所述负压电路向所述充电控制电路输入负电压，所述电池保护芯片用于监控电池正常充电工作时，所述充电控制电路通过充电控制引脚输出所述负电压，监控电池充电异常工作时，所述充电控制电路通过充电控制引脚输出第三电压。

优选的，所述电池的正极端的电压值减去所述负电压的电压值的差值，大于或等于所述第一PMOS管的源极与栅极之间的最小导通电压，小于所述第一PMOS管的源极与栅极之间的最大击穿电压；所述第二PMOS管的源极的电压值减去所述负电压的电压值的差值，大于或等于所述第二PMOS管的源极与栅极之间的最小导通电压，小于所述第二PMOS管的源极与栅极之间的最大击穿电压。

优选的，所述第二电压为所述电池的正极端的电压，所述第三电压为所述第二NMOS管的源极的电压。

优选的，所述负压电路包括振荡器，所述振荡器有两路输出，第一支路包括与所述振荡器输出端依次串联电连接的第一与非门、第二非门和第三非门后输出第一时钟；第二支路包括与所述振荡器输出端电连接的第一非门，再依次串联电连接第二与非门、第四非门和第五非门后输出第二时钟；其中，所述第一与非门的输出端电连接所述第二与非门的另一个输入端，所述第二与非门的输出端电连接所述第一时钟与非门的另一个输入端；在所述第一支路中，还包括第三非门之后电连接有第一负压充放电电容，并且该电容的一端电连接所述第三非门的输出端，另一端电连接第一负压开关和第三负压开关；在第二支路中，还包括所述第五非门之后电连接有第二负压充放电电容，并且该电容的一端电连接所述第五非门的输出端，另一端电连接第二负压开关和第四负压开关；所述第一负压开关的另一端和所述第二负压开关的另一端之间也电连接，并且二者的连接处则作为该负压电路的输入端电连接接地引脚，所述第三负压开关的另一端和所述第四负压开关的另一端之间也电连接，并且二者的连接处电连接第三负压充放电电容，该连接处作为该负压电路的输出端输出负电压；所述第一负压开关和所述第四负压开关随第一时钟的相位变化而同步接通或关断，同时所述第二负压开关和所述第三负压开关随第二时钟的相位变化而同步关断或接通，所述第一时钟和所述第二时钟的频率相同，相位始终保持相反。

优选的，所述负压电路包括第一负压开关、第二负压开关、第三负压开关和第四负压开关，所述第一负压开关的一端电连接所述电源引脚，所述第一负压开关的另一端电连接所述第三负压开关的一端，所述第三负压开关的另一端电连接接地引脚；所述第二负压开关的一端电连接第五负压充放电电容，该电连接处作为所述负压电路的输出端输出负电压，所述第二负压开关的另一端电连接所述第四负压开关的一端，所述第四负压开关的另一端电连接接地引脚，在所述第一负压开关与所述第三负压开关电连接处，与所述第二负压开关与所述第四负压开关电连接处之间还电连接有第四负压充放电电容；所述第一负压开关和所述第四负压开关随第一时钟的相位变化而同步接通或关断，同时所述第二负压开关和所述第三负压开关随第二时钟的相位变化而同步关断或接通，所述第一时钟和所述第二时钟的频率相同，相位始终保持相反。

优选的，所述放电控制电路包括第一放电非门，第一放电PMOS管，第二放电PMOS管，第三放电PMOS管，第一放电NMOS管，第二放电NMOS管，第三放电NMOS管；所述第一放电非门的输入端与所述第二放电PMOS管的栅极电连接，所述第一放电非门的输出端与所述第一放电PMOS管的栅极电连接，所述第一放电非门的输入端用于输入放电控制信号；所述第一放电PMOS管的漏极与所述第一放电NMOS管的漏极电连接作为第一漏极连接点，所述第一放电漏极连接点与所述第二放电NMOS管的栅极电连接；所述第二放电PMOS管的漏极与所述第二放电NMOS管的漏极电连接作为第二漏极连接点，所述第二漏极连接点与所述第一放电NMOS管的栅极电连接；所述第三放电PMOS管的栅极与所述第三放电NMOS管的栅极电连接作为第一放电栅极连接点，所述第一放电栅极连接点与所述第二放电漏极连接点电连接；所述第三放电PMOS管的漏极与所述第三放电NMOS管的漏极电连接作为第三放电漏极连接点，为所述放电控制电路的输出端；所述第一放电PMOS管的源极、所述第二放电PMOS管的源极、所述第三放电PMOS管的源极与所述电源引脚电连接，对应所述放电控制电路的第二电压；所述第一放电NMOS管的源极与所述第二放电NMOS管的源极，所述第三放电NMOS管的源极均与所述所述负压电路的输出端电连接，对应所述放电控制电路的负电压。

优选的，所述充电控制电路包括第一充电非门，第一充电PMOS管，第二充电PMOS管，第三充电PMOS管，第四充电PMOS管，第五充电PMOS管，第六充电PMOS管，第一充电NMOS管，第二充电NMOS管，第三充电NMOS管，第四充电NMOS管，第五充电NMOS管，第六充电NMOS管；所述第一充电非门的输入端与所述第二充电PMOS管的栅极电连接，所述第一充电非门的输出端与所述第一充电PMOS管的栅极电连接；所述第一充电非门的输入端用于输入充电控制信号；所述第一充电PMOS管的漏极与所述第一充电NMOS管的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电NMOS管的栅极电连接；所述第二充电PMOS管的漏极与所述第二充电NMOS管的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电NMOS管的栅极电连接；所述第三充电PMOS管的栅极与所述第三充电NMOS管的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电NMOS管栅极电连接，所述第三充电PMOS管的漏极与所述第三充电NMOS管的漏极电连接作为第三充电漏极连接点，与所述第四充电NMOS管的栅极电连接；所述第一充电PMOS管的源极与所述第二充电PMOS管的源极、所述第三充电PMOS管的源极电连接，与所述电源引脚电连接；所述第四充电PMOS管的漏极与所述第四充电NMOS管的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电PMOS管的栅极电连接；所述第五充电PMOS管的漏极与所述第五充电NMOS管的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电PMOS管的栅极电连接；所述第六充电PMOS管的栅极与所述第六充电NMOS管的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电PMOS管的漏极与所述第六充电NMOS管的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端；第四充电PMOS管的源极与第五充电PMOS管的源极、第六充电PMOS管的源极电连接，与所述电流检测引脚电连接，对应所述充电控制电路的第三电压；第一充电NMOS管的源极与第二充电NMOS管的源极，第三充电NMOS管的源极，第四充电NMOS管的源极、第五充电NMOS管的源极与第六充电NMOS管的源极电连接，均与所述负压电路的输出端电连接，对应所述充电控制电路的负电压。

优选的，还包括电流检测电路，所述电流检测电路包括与第二PMOS管的源极电连接的第二限流电阻，第二限流电阻的另一端接入到电流检测引脚。

本发明还提供一种电池保护芯片，所述电池保护芯片为前述电池组件中所包含的电池保护芯片。

本发明还提供一种电子产品，包括前述电池组件。

本发明的有益效果是：本发明公开了一种电池组件、电池保护芯片和电子产品，电池组件电池和电池保护芯片，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括负压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的正极端电连接第一PMOS管，以及与外部电源正极端电连接的第二PMOS管，负压电路产生稳定的负压，使得两个PMOS管导通状态不受电池压降的影响，有效避免所述电池内外因所述电池电压低影响外置PMOS管的导通阻抗，减小热能耗。

附图说明

图1是根据本发明电池组件一实施例的组成框图；

图2是根据本发明电池组件另一实施例中的放电控制电路图；

图3是根据本发明电池组件另一实施例中的充电控制电路图；

图4是根据本发明电池组件另一实施例中的负压电路图；

图5是根据本发明电池组件另一实施例中的时钟波形示意图；

图6是根据本发明电池组件另一实施例中的负压电路图；

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

图1显示了本发明电池组件一实施例的电路组成框图。该电池组件包括电池1和电池保护芯片2，所述电池保护芯片1包括电源引脚201、接地引脚202、电流检测引脚203、放电控制引脚204和充电控制引脚205，电池保护芯片1内部还包括负压电路21、放电控制电路22和充电控制电路23，所述接地引脚202与所述负压电路21的电源输入端电连接，所述负压电路21的输出端分别电连接放电控制电路22和充电控制电路23的输入端，所述放电控制电路22的输出端电连接放电控制引脚204，所述充电控制电路23的输出端电连接充电控制引脚205；

所述电池保护芯片2的电源引脚201与电池1的正极端101电连接，所述电池1的正极端101还电连接第一PMOS管FET1的源极，所述第一PMOS管FET1的漏极与第二PMOS管FET2的漏极电连接，第二PMOS管FET2的源极则作为电池放电和充电共用的正极连接端P+，电池的负极端102则作为电池放电和充电共用的负极连接端P-；所述电池保护芯片2的放电控制引脚204电连接所述第一PMOS管FET1的栅极，所述充电控制引脚205电连接所述第二PMOS管FET2的栅极；

所述电池的负极端102与所述电池保护芯片2的接地引脚202电连接，第二PMOS管FET2的源极与所述电池保护芯片2的电流检测引脚203电连接。

优选的，所述电池保护芯片2的电源引脚201与电池1的正极端101之间还串接有第一限流电阻R1，电池1的正极端也用VDD表示。进一步的，电源引脚201还连接一个稳压滤波电容C1，该稳压滤波电容C1的另一端接电池1的负极端102，我们也称之为是电池的接地端GND。

优选的，所述电池保护芯片2的电源引脚201与放电控制电路22电连接，作为放电控制电路22的第二电压VDD，电流检测引脚203与充电控制电路23电连接，作为充电控制电路23的第三电压VM。可以看出，第二PMOS管FET2的源极作为电池放电和充电共用的正极连接端P+，是直接与外部放电设备或充电电源的正极端电连接。

优选的，在第二PMOS管FET2的源极还电连接一个第二限流电阻R2，R2的另一端接入到电流检测引脚203，作为充电控制电路23的第三电压。

优选的，所述负压电路21向所述放电控制电路22输入负电压，所述电池保护芯片2用于监控电池1放电正常工作时，所述放电控制电路22通过放电控制引脚204输出所述负电压。优选的，所述电池的正极端的电压值减去所述负电压的电压值的差值，大于或等于所述第一PMOS管FET1的源极与栅极之间的最小导通电压，小于所述第一PMOS管FET1的源极与栅极之间的最大击穿电压，由此可以保证第一PMOS管FET1的源极和漏极之间充分导通，而不至于出现导通阻抗过大而造成的能耗问题。优选的，第一PMOS管FET1和第二PMOS管FET2具有相同的特性，在电池1放电正常工作时，负电压使得这两个MOS管的源极和漏极之间均是处于充分导通状态。进一步的，监控电池1放电异常工作时，如电流过大，所述放电控制电路22通过放电控制引脚204输出第二电压，施加第二电压的作用就是要使得所述电池的正极端的电压值减去所述第二电压的电压值的差值，明显小于所述第一PMOS管FET1的源极与栅极之间的最小导通电压，因此第一PMOS管FET1处于关断截止状态。优选的，所述第二电压为所述电池的正极端的电压。

优选的，所述负压电路21向所述充电控制电路23输入负电压，所述电池保护芯片2用于监控电池1正常充电工作时，所述充电控制电路23通过充电控制引脚205输出所述负电压。优选的，所述第二PMOS管FET2的源极的电压值减去所述负电压的电压值的差值，大于或等于所述第二PMOS管FET2的源极与栅极之间的最小导通电压，小于所述第二PMOS管FET2的源极与栅极之间的最大击穿电压。由此可以保证第二PMOS管FET2的源极和漏极之间充分导通，而不至于出现导通阻抗过大而造成的能耗问题。优选的，第一PMOS管FET1和第二PMOS管FET2具有相同的特性，在电池1放电正常工作时，负电压使得这两个MOS管的源极和漏极之间均是处于充分导通状态。进一步的，监控电池1充电异常工作时，所述充电控制电路22通过充电控制引脚205输出第三电压，施加第三电压的作用就是要使得所述第二NMOS管的源极的电压值减去所述第三电压的电压值的差值，明显小于所述第二PMOS管FET2的源极与栅极之间的最小导通电压，因此第二PMOS管FET2处于关断截止状态。优选的，所述第三电压为所述第二PMOS管的源极的电压。

优选的，在满足所述电池的正极端的电压值减去所述负电压的电压值的差值，大于或等于所述第一PMOS管FET1的源极与栅极之间的最小导通电压的前提下，以及满足所述所述第二PMOS管FET2的源极的电压值减去负电压的电压值的差值，大于或等于所述第二PMOS管FET2的源极与栅极之间的最小导通电压的前提下，所述负电压的电压值可以是固定值。

如图2所示，所述放电控制电路包括所述第一放电非门D_F1，所述第一放电PMOS管D_P1，所述第二放电PMOS管D_P2，所述第三放电P MOS管D_P3，所述第一放电NMOS管D_N1，所述第二放电NMOS管D_N2，所述第三放电NMOS管D_N3；所述第一放电非门D_F1的输入端与所述第二放电PMOS管D_P2的栅极电连接，所述第一放电非门D_F1的输出端与所述第一放电PMOS管D_P1的栅极电连接；

所述第一放电PMOS管D_P1的漏极与所述第一放电NMOS管D_N1的漏极电连接作为第一放电漏极连接点，所述第一放电漏极连接点与所述第二放电NMOS管D_N2的栅极电连接；所述第二放电PMOS管D_P2的漏极与所述第二放电NMOS管D_N2的漏极电连接作为第二放电漏极连接点，所述第二放电漏极连接点与所述第一放电NMOS管D_N1的栅极电连接；所述第三放电PMOS管D_P3的栅极与所述第三放电NMOS管D_N3的栅极电连接作为第一放电栅极连接点，所述第一放电栅极连接点与所述第二放电漏极连接点电连接，所述第三放电PMOS管D_P3的漏极与所述第三放电NMOS管D_N3的漏极电连接作为第三放电漏极连接点，为所述放电控制电路22的输出端；

第一放电PMOS管D_P1的源极与第二放电PMOS管D_P2的源极、第三放电PMOS管D_P3的源极电连接，与所述电源引脚电连接，作为所述放电控制电路的第二电压输入；所述第一放电NMOS管D_N1的源极与所述第二放电NMOS管D_N2的源极，所述第三放电NMOS管D_N3的源极电连接与所述负压电路的输出端VN电连接，作为所述放电控制电路的负电压输入。

当放电控制信号DO_crtl为高电平时，第一放电非门D_F1输出低电平，第一P型MOS管D_P1导通，第二P型MOS管D_P2截止，第二N型MOS管D_N2导通，第一N型MOS管D_N1截止。第二N型MOS管D_N2的漏极为低电平，第三P型MOS管D_P3导通，第三N型MOS管D_N3截止，由此放电控制电路的输出端DO输出来自电池的正极端电压VDD；当放电控制信号DO_crtl为低电平时，第一放电非门D_F1输出高电平，第一P型MOS管D_P1截止，第二P型MOS管D_P2导通，第一N型MOS管D_N1导通，第二N型MOS管D_N2截止，第二N型MOS管D_N2的漏极为高电平，第三P型MOS管D_P3截止，第三N型MOS管D_N3导通，由此放电控制电路的输出端DO输出来自所述负压电路的输出端VN的负电压。

如图3所示，在本发明中所述充电控制电路的一个优选实施例，所述充电控制电路包括第一充电非门C_F1，第一充电PMOS管C_P1，第二充电PMOS管C_P2，第三充电PMOS管C_P3，第四充电PMOS管C_P4，第五充电PMOS管C_P5，第六充电PMOS管C_P6，第一充电NMOS管C_N1，第二充电NMOS管C_N2，第三充电NMOS管C_N3，第四充电NMOS管C_N4，第五充电NMOS管C_N5，第六充电NMOS管C_N6；所述第一充电非门C_F1的输入端与第二充电PMOS管C_P2的栅极电连接，所述第一充电非门C_F1的输出端与所述第一充电PMOS管C_P1的栅极电连接；

所述第一充电PMOS管C_P1的漏极与所述第一充电NMOS管C_N1的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电NMOS管C_N2的栅极电连接；所述第二充电PMOS管C_P2的漏极与所述第二充电NMOS管C_N2的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电NMOS管C_N1的栅极电连接；所述第三充电PMOS管C_P3的栅极与所述第三充电NMOS管C_N3的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电NMOS管栅极电连接，所述第三充电PMOS管C_P3的漏极与所述第三充电NMOS管C_N3的漏极电连接作为第三充电漏极连接点，与所述第四充电NMOS管C_N4的栅极电连接；第一充电PMOS管C_P1的源极与第二充电PMOS管C_P2的源极、第三充电PMOS管C_P3的源极电连接，与所述电源引脚电连接，进而接入电池的正极端的电压；

所述第四充电PMOS管C_P4的漏极与所述第四充电NMOS管C_N4的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电PMOS管C_P5的栅极电连接；所述第五充电PMOS管C_P5的漏极与所述第五充电NMOS管C_N5的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电PMOS管C_P4的栅极电连接；所述第六充电PMOS管C_P6的栅极与所述第六充电NMOS管C_N6的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电PMOS管C_P6的漏极与所述第六充电NMOS管C_N6的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端CO；

第四充电PMOS管C_P4的源极与第五充电PMOS管C_P5的源极、第六充电PMOS管C_P6的源极电连接，与电流检测引脚电连接，作为所述充电控制电路的第三电压；第一充电NMOS管C_N1的源极与第二充电NMOS管C_N2的源极，第三充电NMOS管C_N3的源极，第四充电NMOS管C_N4的源极与第五充电NMOS管C_N5的源极，第六充电NMOS管C_N6的源极电连接，均与所述负压电路的输出端VN电连接，作为所述充电控制电路的负电压；

基于图3中的电路，当所述充电控制电路的充电控制信号Co_crtl输入高电平，作用于第二充电PMOS管C_P2的栅极，且经过第一放电非门D_F1后输出低电平，如0V电压，作用于第一充电PMOS管C_P1的栅极，则第一充电PMOS管C_P1导通，第二充电PMOS管C_P2截止，进一步的，作用于第二充电NMOS管C_N2的栅极电压为所述电池的正极端电压VDD，因此第二充电NMOS管C_N2导通，第一充电NMOS管C_N1截止，则所述第二充电漏极连接点处电压为所述负压电路的负电压VN，因此所述第三充电PMOS管C_P3导通，所述第三充电NMOS管C_N3和所述第五充电NMOS管C_N5截止，则所述第三充电漏极连接点处电压为所述电池的正极端电压VDD，进一步的，所述第四充电NMOS管C_N4导通，则所述第四充电PMOS管C_P4的漏极和所述第四充电NMOS管C_N4的漏极连接的第四充电漏极连接点处的电压为所述负压电路的负电压VN，则所述第五充电PMOS管C_P5导通，作用于所述第四充电PMOS管C_P4的栅极电压与所述第六充电PMOS管C_P6的栅极和所述第六充电NMOS管C_N6的栅极电压为外部电源正电极电压VM，因此所述第四充电PMOS管C_P4和所述第六充电PMOS管C_P6截止，所述第六充电NMOS管C_N6导通，该所述充电控制电路的输出端电压CO等于所述负压电路的负电压VN；

基于同样的原理，当所述充电控制信号Co_crtl输入低电平，如0V电压，作用于第二充电PMOS管C_P2的栅极，且经过第一放电非门D_F1后输出高电平，作用于第一充电PMOS管C_P1的栅极，则第一充电PMOS管C_P1截止，第二充电PMOS管C_P2导通，进一步的，作用于第一充电NMOS管C_N1的栅极电压为所述电池的正极端电压VDD，因此第一充电NMOS管C_N1导通，第二充电NMOS管C_N2截止，则所述第二充电漏极连接点处电压为所述电池的正极端电压VDD，进一步的，第三充电PMOS管C_P3截止，第三充电NMOS管C_N3和第五充电NMOS管C_N5导通，则所述第三充电漏极连接点处电压为所述负压电路的输出端电压VN，如0V电压，进一步的，所述第四充电NMOS管C_N4截止，所述第五充电NMOS管C_N5导通，则所述第四充电PMOS管C_P4的栅极电压与所述第六充电PMOS管C_P6的栅极和所述第六充电NMOS管C_N4的栅极连接的第六充电栅极连接点处的电压为所述负压电路的负电压VN，进而所述第四充电PMOS管C_P4和所述第六充电PMOS管C_P6导通，所述第六充电NMOS管C_N6截止，该所述充电控制电路的输出端电压CO等于外部电源的正极端电压VM，即第三电压。

如图4所示，包括负压电路的一个优选实施例，其中包括所述振荡器，该所述振荡器有两路输出，图4中上面一个支路为所述第一支路的时钟输出，下面一个支路对所述振荡器输出的时钟信号通过所述第一时钟非门TF1取反后作为所述第二支路的时钟输出。因此，所述第一支路的时钟与所述第二支路的时钟的相位正好相反。在所述第一支路中，所述振荡器输出的时钟信号经过所述第一时钟与非门TY1后，再经过第二时钟非门TF2和第三时钟非门TF3后得到的是所述第一时钟Vclk1，在所述第二支路中，所述振荡器输出的时钟信号通过非门取反后，经过所述第二时钟与非门TY2后，再经过第四时钟非门TF4和第五时钟非门TF5得到的是所述第二时钟Vclk2。其中，所述第一时钟与非门TY1的输出端电连接所述第二时钟与非门TY2的一个输入端，同时所述第二时钟与非门TY2的输出端电连接所述第一时钟与非门TY1的一个输入端。由此，所述第一时钟Vclk1和所述第二时钟Vclk2是同频但是相位(或波形)正好相反的时钟信号，对应的波形如图5所示。

进一步的，在图4中，在所述第一支路中，两个非门之后电连接有所述第一负压充放电电容C1，并且该电容是具有电极极性区分的电容，其负极端与对应的是与所述第三时钟非门TF3的输出端电连接，正极端电连接所述第一负压开关S1和所述第三负压开关S3；在所述第二支路中，两个非门之后电连接有所述第二负压充放电电容C2，并且该电容也是具有电极极性区分的电容，其负极端与对应的所述第五时钟非门TF5的输出端电连接，正极端电连接所述第二负压开关S2和所述第四负压开关S4；所述第一负压开关S1的另一端和所述第二负压开关S2的另一端之间也电连接，并且二者的连接处则作为该负压电路的输入端，对应的输入电压即为V_in；进一步的，所述第三负压开关S3的另一端和所述第四负压开关S4的另一端之间也电连接，并且二者的连接处电连接第三负压充放电电容C3，该连接处作为该负压电路的输出端VN，对应输出电压V_out。

优选的，所述第一负压开关S1和所述第四负压开关S4随所述第一时钟Vclk1的相位变化而同步接通或关断，当所述第一时钟Vclk1的相位或波形为高电平时，对应电压为来自电源引脚输入的电池正极端的电压VDD，所述第一负压开关S1和所述第四负压开关S4均导通，当所述第一时钟Vclk1的相位或波形为低电平时，对应电压为来自接地引脚输入的电池负极端的电压GND，所述第一负压开关S1和所述第四负压开关S4均关断。所述第一负压开关S1和所述第四负压开关S4的实现形式可以是NMOS管或PMOS管作为开关，因此可以通过该所述第一时钟Vclk1直接控制对应的NMOS管或PMOS管导通或截止，依此来实现的开关的作用。

优选的，所述第二负压开关S2和所述第三负压开关S3随所述第二时钟Vclk2的相位变化而同步接通或关断，即是当所述第二时钟Vclk2的相位或波形为高电平时，对应电压为自电源引脚输入的电池正极端的电压VDD，所述第二负压开关S2和所述第三负压开关S3均导通，当所述第二时钟Vclk2的相位或波形为低电平时，对应电压为来自接地引脚输入的电池负极端的电压GND，所述第二负压开关S2和所述第三负压开关S3均关断。所述第二负压开关S2和所述第三负压开关S3的实现形式可以是NMOS管或PMOS管作为开关，因此可以通过该所述第二时钟Vclk2直接控制对应的NMOS管或PMOS管导通或截止，依此来实现的开关的作用。

进一步的，由于所述第一时钟Vclk1和所述第二时钟Vclk2的相位正好相反。当所述第一时钟Vclk1为高电平时，所述第二时钟Vclk2为低电平，此状态下，所述第一负压开关S1和所述第四负压开关S4均导通，所述第二负压开关S2和所述第三负压开关S3均关断。此时所述第一负压充放电电容C1的正极端由输入电压VDD充电，其负极端对应为高电平，实现所述第一负压充放电电容C1充电储能；此时，第二负压充放电电容C2的正极端对应输出电压，所述第二负压充放电电容C2的负极端为低电平，由于第二负压充放电电容C2两端的电压差不能突变，电压差的值等于VDD，当所述第二负压充放电电容C2的负极端由VDD变为0时，所述第二负压充放电电容C2的正极端则由0变为-VDD，此状态下，所述第二负压充放电电容C2电容正极端上的能量传递给了第三负压充放电电容C3，对应有所述第三负压充放电电容C3上的电压V_out＝-VDD。同时所述第一负压充放电电容C1在储能充电，对应为所述第一负压充放电电容C1的负极端为高电平，所述第一负压充放电电容C1的正极端为输入电压VDD。

当所述第一时钟Vclk1为低电平时，所述第二时钟Vclk2为高电平，此状态下，所述第一负压开关S1和所述第四负压开关S4均关断，所述第二负压开关S2和所述第三负压开关S3均导通。此时所述第二负压充放电电容C2的正极端由输入电压VDD充电，其负极端对应为高电平，实现所述第二负压充放电电容C2充电储能；此时，所述第一负压充放电电容C1的正极端对应输出电压，所述第一负压充放电电容C1的负极端为低电平，由于第一负压充放电电容C1两端的电压差VDD不能突变，当所述第一负压充放电电容C1的负极端由电压VDD变为0时，所述第一负压充放电电容C1的正极端由0变为-VDD，此状态下，所述第一负压充放电电容C1电容正极端上的能量传递给了所述第三负压充放电电容C3，对应有所述第三负压充放电电容C3上的电压V_out＝-VDD。同时所述第二负压充放电电容C2在储能充电，对应为所述第二负压充放电电容C2的负极端为高电平，所述第二负压充放电电容C2的正极端为输入电压VDD。

因此不管所述振荡器输出高低电平，该负压电路的输出端VN产生的输出电压都能保证是-VDD电压。优选的，输出端VN的平均电流Iout＝VDD*C1*Fosc，Fosc为所述振荡器频率，其中C1＝C2。

进一步的，如图6所示，这是所述负压电路的另一个优选实施例，其中包括所述第一负压开关S1、所述第二负压开关S2、所述第三负压开关S3和所述第四负压开关S4，所述第一负压开关S1的一端电连接所述电源引脚，接入电池的正极端，对应有输入电压VDD，所述第一负压开关S1的另一端电连接所述第三负压开关S3的一端，所述第三负压开关S3的另一端接地，对应是接接地引脚，接入电池的负极端，对应有输入接地GDN；所述第二负压开关S2的一端作为所述负压电路的输出端VN，且电连接有第五负压充放电电容C5，所述第五负压充放电电容C5的另一端接地；所述第二负压开关S2的另一端电连接所述第四负压开关S4的一端，所述第四负压开关S4的另一端接地，在所述第一负压开关S1与所述第三负压开关S3电连接处，与所述第二负压开关S2与所述第四负压开关S4电连接处之间还电连接有第四负压充放电电容C4。

优选的，所述第一负压开关S1、所述第二负压开关S2、所述第三负压开关S3和所述第四负压开关S4也受到如图5所示的时钟控制，当第一时钟Vclk1为高电平时，第二时钟Vclk2为低电平，此状态下，所述第一负压开关S1和所述第四负压S4开关均导通，所述第二负压开关S2和所述第三负压开关S3均关断，则输入电压VDD通过所述第一负压开关S1向第四负压充放电电容C4充电，所述第四负压充放电电容C4正极端电压为VDD，所述第四负压充放电电容C4负极端电压为GND，所述第四负压充放电电容C4的负极端相对于正极端的电压差为-VDD；

当第一时钟Vclk1为低电平时，第二时钟Vclk2为高电平，此状态下，所述第一负压开关S1和所述第四负压开关S4均关断，所述第二负压开关S2和所述第三负压开关S3均导通，由于第四负压充放电电容C4两端的电压差不能突变，因此当第四负压充放电电容C4的正极端接地时，对应在所述第四负压充放电电容C4的负极端的电压为-VDD，即负压电路的输出端VN输出-VDD。而当进一步的，当第一时钟Vclk1为高电平时，第二时钟Vclk2为低电平，此状态下，所述第一负压开关S1和所述第四负压开关S4均导通，所述第二负压开关S2和所述第三负压开关S3均截止时，第五负压充放电电容C5上的电压保持在-VDD，如果对外供电的话，该电压由-VDD开始下降，但是到下一个周期时，又可以得到输出电压为-VDD。

基于同一构思，本发明还提供了一种电池充放电保护芯片，所述芯片内部包括前述的所述的控压电路、放电控制电路和/或充电控制电路。

基于同一构思，本发明还提供了一种电子产品，包括前述的电池充放电保护电路或前述的电池充放电保护芯片。

由此可见，本发明公开了一种电池组件、电池保护芯片和电子产品，电池组件电池和电池保护芯片，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括负压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的正极端电连接第一PMOS管，以及与外部电源正极端电连接的第二PMOS管，负压电路产生稳定的负压，使得两个PMOS管导通状态不受电池压降的影响，有效避免所述电池内外因所述电池电压低影响外置PMOS管的导通阻抗，减小热能耗，以及有效避免电池内外因电池负极端中断连接而产生内外没有共地带来的电势差。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种电池组件，包括电池和电池保护芯片，其特征在于，所述电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括负压电路、放电控制电路和充电控制电路，所述接地引脚与所述负压电路的电源输入端电连接，所述负压电路的输出端分别电连接放电控制电路和充电控制电路的输入端，所述放电控制电路的输出端电连接放电控制引脚，所述充电控制电路的输出端电连接充电控制引脚；

所述电池保护芯片的电源引脚与电池的正极端电连接，所述电池的正极端还电连接第一PMOS管的源极，所述第一PMOS管的漏极与第二PMOS管的漏极电连接，第二PMOS管的源极则作为电池放电和充电共用的正极连接端，电池的负极端则作为电池放电和充电共用的负极连接端；所述电池保护芯片的放电控制引脚电连接所述第一PMOS管的栅极，所述充电控制引脚电连接所述第二PMOS管的栅极；

所述电池的负极端与所述电池保护芯片的接地引脚电连接，第二PMOS管的源极与所述电池保护芯片的电流检测引脚电连接；

所述负压电路向所述放电控制电路输入负电压，所述电池保护芯片用于监控电池放电正常工作时，所述放电控制电路通过放电控制引脚输出所述负电压，监控电池放电异常工作时，所述放电控制电路通过放电控制引脚输出第二电压；所述负压电路向所述充电控制电路输入负电压，所述电池保护芯片用于监控电池正常充电工作时，所述充电控制电路通过充电控制引脚输出所述负电压，监控电池充电异常工作时，所述充电控制电路通过充电控制引脚输出第三电压。

2.根据权利要求1所述的电池组件，其特征在于，所述电池的正极端的电压值减去所述负电压的电压值的差值，大于或等于所述第一PMOS管的源极与栅极之间的最小导通电压，小于所述第一PMOS管的源极与栅极之间的最大击穿电压；所述第二PMOS管的源极的电压值减去所述负电压的电压值的差值，大于或等于所述第二PMOS管的源极与栅极之间的最小导通电压，小于所述第二PMOS管的源极与栅极之间的最大击穿电压。

3.根据权利要求1所述的电池组件，其特征在于，所述第二电压为所述电池的正极端的电压，所述第三电压为所述第二PMOS管的源极的电压。

4.根据权利要求1所述的电池组件，其特征在于，所述负压电路包括振荡器，所述振荡器有两路输出，第一支路包括与所述振荡器输出端依次串联电连接的第一与非门、第二非门和第三非门后输出第一时钟；第二支路包括与所述振荡器输出端电连接的第一非门，再依次串联电连接第二与非门、第四非门和第五非门后输出第二时钟；其中，所述第一与非门的输出端电连接所述第二与非门的另一个输入端，所述第二与非门的输出端电连接所述第一时钟与非门的另一个输入端；

在所述第一支路中，还包括第三非门之后电连接有第一负压充放电电容，并且该电容的一端电连接所述第三非门的输出端，另一端电连接第一负压开关和第三负压开关；在第二支路中，还包括所述第五非门之后电连接有第二负压充放电电容，并且该电容的一端电连接所述第五非门的输出端，另一端电连接第二负压开关和第四负压开关；所述第一负压开关的另一端和所述第二负压开关的另一端之间也电连接，并且二者的连接处则作为该负压电路的输入端电连接接地引脚，所述第三负压开关的另一端和所述第四负压开关的另一端之间也电连接，并且二者的连接处电连接第三负压充放电电容，该连接处作为该负压电路的输出端输出负电压；

所述第一负压开关和所述第四负压开关随第一时钟的相位变化而同步接通或关断，同时所述第二负压开关和所述第三负压开关随第二时钟的相位变化而同步关断或接通，所述第一时钟和所述第二时钟的频率相同，相位始终保持相反。

5.根据权利要求1所述的电池组件，其特征在于，所述负压电路包括第一负压开关、第二负压开关、第三负压开关和第四负压开关，所述第一负压开关的一端电连接所述电源引脚，所述第一负压开关的另一端电连接所述第三负压开关的一端，所述第三负压开关的另一端电连接接地引脚；所述第二负压开关的一端电连接第五负压充放电电容，该电连接处作为所述负压电路的输出端输出负电压，所述第二负压开关的另一端电连接所述第四负压开关的一端，所述第四负压开关的另一端电连接接地引脚，在所述第一负压开关与所述第三负压开关电连接处，与所述第二负压开关与所述第四负压开关电连接处之间还电连接有第四负压充放电电容；

所述第一负压开关和所述第四负压开关随第一时钟的相位变化而同步接通或关断，同时所述第二负压开关和所述第三负压开关随第二时钟的相位变化而同步关断或接通，所述第一时钟和所述第二时钟的频率相同，相位始终保持相反。

6.根据权利要求1所述的电池组件，其特征在于，所述放电控制电路包括第一放电非门，第一放电PMOS管，第二放电PMOS管，第三放电PMOS管，第一放电NMOS管，第二放电NMOS管，第三放电NMOS管;所述第一放电非门的输入端与所述第二放电PMOS管的栅极电连接，所述第一放电非门的输出端与所述第一放电PMOS管的栅极电连接，所述第一放电非门的输入端用于输入放电控制信号；

所述第一放电PMOS管的漏极与所述第一放电NMOS管的漏极电连接作为第一漏极连接点，所述第一漏极连接点与所述第二放电NMOS管的栅极电连接；所述第二放电PMOS管的漏极与所述第二放电NMOS管的漏极电连接作为第二漏极连接点，所述第二漏极连接点与所述第一放电NMOS管的栅极电连接；

所述第三放电PMOS管的栅极与所述第三放电NMOS管的栅极电连接作为第一放电栅极连接点，所述第一放电栅极连接点与所述第二漏极连接点电连接；所述第三放电PMOS管的漏极与所述第三放电NMOS管的漏极电连接作为第三放电漏极连接点，为所述放电控制电路的输出端；

所述第一放电PMOS管的源极、所述第二放电PMOS管的源极、所述第三放电PMOS管的源极与所述电源引脚电连接，对应所述放电控制电路的第二电压；所述第一放电NMOS管的源极与所述第二放电NMOS管的源极，所述第三放电NMOS管的源极均与所述负压电路的输出端电连接，对应所述放电控制电路的负电压。

7.根据权利要求1所述的电池组件，其特征在于，所述充电控制电路包括第一充电非门，第一充电PMOS管，第二充电PMOS管，第三充电PMOS管，第四充电PMOS管，第五充电PMOS管，第六充电PMOS管，第一充电NMOS管，第二充电NMOS管，第三充电NMOS管，第四充电NMOS管，第五充电NMOS管，第六充电NMOS管；所述第一充电非门的输入端与所述第二充电PMOS管的栅极电连接，所述第一充电非门的输出端与所述第一充电PMOS管的栅极电连接；所述第一充电非门的输入端用于输入充电控制信号；

所述第一充电PMOS管的漏极与所述第一充电NMOS管的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电NMOS管的栅极电连接；所述第二充电PMOS管的漏极与所述第二充电NMOS管的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电NMOS管的栅极电连接；所述第三充电PMOS管的栅极与所述第三充电NMOS管的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电NMOS管栅极电连接，所述第三充电PMOS管的漏极与所述第三充电NMOS管的漏极电连接作为第三充电漏极连接点，与所述第四充电NMOS管的栅极电连接；所述第一充电PMOS管的源极与所述第二充电PMOS管的源极、所述第三充电PMOS管的源极电连接，与所述电源引脚电连接；

所述第四充电PMOS管的漏极与所述第四充电NMOS管的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电PMOS管的栅极电连接；所述第五充电PMOS管的漏极与所述第五充电NMOS管的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电PMOS管的栅极电连接；所述第六充电PMOS管的栅极与所述第六充电NMOS管的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电PMOS管的漏极与所述第六充电NMOS管的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端；

第四充电PMOS管的源极与第五充电PMOS管的源极、第六充电PMOS管的源极电连接，与所述电流检测引脚电连接，对应所述充电控制电路的第三电压；第一充电NMOS管的源极与第二充电NMOS管的源极，第三充电NMOS管的源极，第四充电NMOS管的源极、第五充电NMOS管的源极与第六充电NMOS管的源极电连接，均与所述负压电路的输出端电连接，对应所述充电控制电路的负电压。

8.根据权利要求1至7任一项所述的电池组件，其特征在于，还包括电流检测电路，所述电流检测电路包括与第二PMOS管的源极电连接的第二限流电阻，第二限流电阻的另一端接入到电流检测引脚。

9.一种电池保护芯片，其特征在于，所述电池保护芯片为权利要求1-8中任一项所述电池组件中所包含的电池保护芯片。

10.一种电子产品，其特征在于，包括权利要求1-8中任一项所述电池组件。

Images