CN101504863B - 存储器与抑制存储器漏电流能量损耗的方法 - Google Patents

存储器与抑制存储器漏电流能量损耗的方法 Download PDF

Info

Publication number
CN101504863B
CN101504863B CN2008100048683A CN200810004868A CN101504863B CN 101504863 B CN101504863 B CN 101504863B CN 2008100048683 A CN2008100048683 A CN 2008100048683A CN 200810004868 A CN200810004868 A CN 200810004868A CN 101504863 B CN101504863 B CN 101504863B
Authority
CN
China
Prior art keywords
storer
current
bit line
feedback circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100048683A
Other languages
English (en)
Other versions
CN101504863A (zh
Inventor
林文斌
许世玄
林烈萩
江培嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN2008100048683A priority Critical patent/CN101504863B/zh
Publication of CN101504863A publication Critical patent/CN101504863A/zh
Application granted granted Critical
Publication of CN101504863B publication Critical patent/CN101504863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种存储器，包括一电流发生器、一位线、一存储器单元、以及一漏电流抑制电路。该电流发生器负责产生一控制电流。该位线耦接该电流发生器与该存储器单元，由一位线选取器控制其导通状态。该存储器单元包括串接的一晶体管与一存储元件。该晶体管的导通状态由一字线上的信号控制。该晶体管导通时，该控制电流负责决定该存储元件的组态。该漏电流抑制电路将于该存储器不作用时令该晶体管上的一电压趋近零。

Description

存储器与抑制存储器漏电流能量损耗的方法
技术领域
本发明有关于一种存储器技术，用以抑制存储器中因为漏电流(currentleakage)所产生的能量消耗。
背景技术
图1表示传统的存储器结构。如图所示，此传统存储器中所采用的存储器单元102各自包括串接的一存储元件104与一晶体管106。此说明例以相变型存储元件(phase change storage element)实现存储元件104。位线BL的导通状态由所对应的位线选取器108控制。在该位线选取器108令该位线BL导通的状态下，电流发生器110所产生的控制电流I将传递至该位线BL；此时，若该位线BL所连接的存储器单元中有存储器单元的晶体管为导通状态，该控制电流I将流入该存储器单元的存储元件控制其组态。以相变型存储元件为例，随着该控制电流I的不同，相变型存储元件(104)将于一读取模式、一晶态化模式、以及一非晶态化模式间切换。通过晶态化与非晶态化的操作，相变型存储元件于一低电阻值状态与一高电阻值状态间切换，可用来代表二元运算中的‘0’与‘1’。
该电流发生器110在存储器不作用的状况下理应不产生电流。但现今半导体多半存在漏电流；因此，在存储器不作用的状态下，该电流发生器110并非全然关断(控制电流I不为零)并且存储器所使用到的晶体管装置也并非全然不导通。在存储器不作用的状态下，半导体中所存在的漏电流将造成可观的能量损耗。
因此，本发明领域需要一种存储器得以有效抑制上述漏电流所造成的能量损耗。
发明内容
本发明提供一种存储器，包括一电流发生器、一位线、一存储器单元、以及一漏电流抑制电路。该电流发生器产生一控制电流。该位线耦接该电流发生器与该存储器单元，由一位线选取器控制其导通状态。该存储器单元包括串接的一晶体管与一存储元件。该晶体管的导通状态由一字线上的信号控制。该晶体管导通时，该控制电流负责决定该存储元件的组态。该漏电流抑制电路于该存储器不作用时令该晶体管上的一电压趋近零。
本发明更提供一种抑制存储器漏电流能量损耗的方法，用以于一存储器不作用时令该存储器内各存储器单元的一晶体管上的一电压趋近零；其中，上述晶体管的导通状态与所属的存储器单元的导通状态有关。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出数个实施例，并配合附图详细说明。
附图说明
图1表示传统的存储器结构；
图2表示本发明的存储器的一种实施方式；
图3表示本发明的存储器的另一种实施方式；以及
图4为一流程图，描述本发明抑制存储器漏电流能量损耗的方法。
附图符号说明
102-存储器单元；     104-存储元件；
106-晶体管；         108-位线选取器；
110-电流发生器；     202-存储器单元；
204-存储元件；       206-晶体管；
208-电流发生器；     210-位线选取器；
212-漏电流抑制电路； 214-触发器；
216-第一传输门；     218-第二传输门；
302-漏电流抑制电路； 304-n型金属氧化物半导体晶体管；
BL-位线；            EN-启用信号；
GND-接地端；         I-控制电流；
SELON-SELMN、SELOP-SELMP-位线控制信号；
t1-第一节点；        t2-第二节点；
V-晶体管上的电压；
VC、VP-电流发生器控制信号；
VDD-电压源；以及
WL0-WLN-字线信号
具体实施方式
图2表示本发明的存储器的一种实施方式。如图所示，该存储器所采用的存储器单元202包括串接的一存储元件204与一晶体管206。该晶体管206的导通状态由一字线上的信号(WL0)控制。电流发生器208负责产生一控制电流I。位线选取器210负责控制位线BL的导通状态。在位线BL与晶体管206皆为导通的状态下，该电流发生器208所输出的电流流经该存储元件204以控制其组态。为了抑制存储器于不作用状态下的漏电流耗能，本实施例以一漏电流抑制电路212控制该晶体管206上的一电压V，令该电压V于存储器不作用的状态下逼近零。
如图2所示，此实施方式以一n型金属氧化物半导体晶体管实现该晶体管206，上述电压V即该n型金属氧化物半导体晶体管的漏源极压降。由于n型金属氧化物半导体晶体管于漏源极压降逼近零时所流经的电流值趋近于零(参考n型金属氧化物半导体晶体管的漏极电流公式)，故本实施例所公开的漏电流抑制电路212将于存储器不作用时令该电压V逼近零，以强制流经该晶体管206的漏电流逼近零安培，大幅降低漏电流耗能。
参考图2所述的实施方式，该晶体管206的第一端与第二端分别为n型金属氧化物半导体晶体管的漏极与源极。该晶体管206的第二端耦接一接地端。该漏电流抑制电路212耦接该电流发生器208至一电压源VDD或一接地端GND。该存储器作用时，该电流抑制电路212将该电流发生器208耦接至该电流源VDD。该电流源VDD将驱动该电流发生器208正常运作，输出该控制电流I。该存储器不作用时，该漏电流抑制电路212将该电流发生器208切换成耦接接地端GND。如图所示，该操作将令该晶体管206的第一端电位逼近零，使该电压V逼近零，该晶体管的漏电流趋近零；所以，当存储器不作用时，漏电流耗能将大幅降低。
在此实施方式中，该漏电流抑制电路212包括一触发器214、一第一传输门216、以及一第二传输门218。该触发器214负责接收一启用信号EN并且输出该启用信号EN的反相信号至一第一节点t1。该第一传输门216耦接于接地端GND与该电流发生器208之间，具有一第一控制端接收该启用信号EN、一第二控制端耦接该第一节点t1。该第二传输门218耦接于该电压源VDD与该电流发生器208之间，具有一第一控制端耦接该第一节点t1、一第二控制端接收该启用信号EN。其中，该启用信号EN于该存储器作用时为高电平、于该存储器不作用时为低电平。如图所示，该存储器作用时(该启用信号EN为高电平)，该第一传输门216不导通并且该第二传输门218导通，该电流发生器208经该第二传输门218耦接该电压源VDD；该存储器不作用时(该启用信号EN为低电平)，该第一传输门216导通并且该第二传输门218不导通，该电流发生器208转而经该第一传输门216耦接至接地端GND。
任何与该漏电流抑制电路212等效的电路皆可用来取代该漏电流抑制电路212。此外，图中所示的存储器单元202、电流发生器208、以及字线选取器210亦可以其他等效电路代替。
图3表示本发明的存储器的另一种实施方式，其中本实施例的漏电流抑制电路以电路302实现。该漏电流抑制电路302耦接一第二节点t2。该第二节点t2位于该电流发生器208与该位线BL之间。该存储器不作用时，该漏电流抑制电路302令该位线BL由耦接该电流发生器208转而耦接至接地端GND。
图3的实施方式以一n型金属氧化物半导体晶体管304实现该漏电流抑制电路302。该n型金属氧化物半导体晶体管304的漏极与源极分别耦接该第二节点t2与接地端GND；并且其栅极由一启用信号EN控制。在此实施方式中，该启用信号EN于该存储器作用时为低电平，不导通该n型金属氧化物半导体晶体管304；于该存储器不作用时启用信号EN为高电平，导通该n型金属氧化物半导体晶体管304。因此，该存储器作用时，该电压源VDD驱动该电流发生器208正常运作；于该存储器不作用时，该位线BL切换成经该漏电流抑制电路302耦接至接地端GND。该操作将令该晶体管206的第一端电位逼近零，使该电压V逼近零，该晶体管的漏电流趋近零；所以，当存储器不作用时，漏电流耗能将大幅降低。
任何与该漏电流抑制电路302等效的电路皆可用来取代该漏电流抑制电路302。此外，图中所示的存储器单元202、电流发生器208、以及字线选取器210亦可以其他等效电路代替。
图2与图3的实施例所采用的存储元件204为相变型存储元件。本发明并不限定在以相变型存储元件作为存储元件的存储器，亦可应用于以其他元件作为存储元件的存储器。
本发明还公开一种抑制存储器漏电流能量损耗的方法；图4为其一种实施方式的流程图。步骤S402判断一存储器是否作用。当该存储器不作用时，实行步骤S404，令该存储器内各存储器单元的一晶体管上的一电压趋近零。其中，上述晶体管的导通状态与所属的存储器单元的导通状态有关。上述电与所属的晶体管的电流有关，该电压愈低则晶体管所流经的电流愈低。
由于存储器不作用时上述晶体管上的电压被控制逼近零，导致流经上述晶体管的漏电流逼近零，可大幅降低漏电流耗能。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。

Claims (5)

1.一种存储器，包括：
一电流发生器，产生一控制电流；
一位线，由一位线选取器控制是否耦接该电流发生器；
一存储器单元，耦接该位线，其中包括串接的一晶体管与一存储元件，其中：
该晶体管的导通状态受一字线上的信号控制；且
该存储元件的组态由该控制电流控制，且经由该位线所输入的电流自该晶体管的一第一端流向该晶体管的一第二端，且该晶体管的第二端耦接一接地端；以及
一漏电流抑制电路，于该存储器作用时耦接一电压源至该电流发生器以驱动该电流发生器产生该控制电流，且于该存储器不作用时切换成耦接该接地端给该电流发生器使该接地端得以耦接该位线，且该漏电流抑制电路包括：
一触发器，接收一启用信号并且输出该启用信号的反相信号至一第一节点；
一第一传输门，耦接于该接地端与该电流发生器之间，具有一第一控制端接收该启用信号、一第二控制端耦接该第一节点；以及
一第二传输门，耦接于该电压源与该电流发生器之间，具有一第一控制端耦接该第一节点、一第二控制端接收该启用信号；
其中，该启用信号于该存储器作用时为高电平、于该存储器不作用时为低电平。
2.如权利要求1所述的存储器，其中该存储元件为相变型存储元件。
3.一种存储器，包括：
一电流发生器，产生一控制电流；
一位线，由一位线选取器控制是否耦接该电流发生器；
一存储器单元，耦接该位线，其中包括串接的一晶体管与一存储元件，其中：
该晶体管的导通状态受一字线上的信号控制；且
该存储元件的组态由该控制电流控制，且经由该位线所输入的电流自该晶体管的一第一端流向该晶体管的一第二端，且该该晶体管的第二端耦接一接地端；以及
一漏电流抑制电路，于该存储器不作用时令该接地端耦接该位线，其中该漏电流抑制电路耦接位于该电流发生器与该位线之间的一第二节点，用以于该存储器不作用时耦接该接地端给该第二节点使该接地端得以耦接该位线。
4.如权利要求3所述的存储器，其中该漏电流抑制电路包括一晶体管，具有一第一端耦接该第二节点、一第二端耦接该接地端、以及一控制端由一启用信号控制；其中该启用信号于该存储器作用时不导通该晶体管、于该存储器不作用时导通该晶体管。
5.如权利要求3所述的存储器，其中该存储元件为相变型存储元件。
CN2008100048683A 2008-02-05 2008-02-05 存储器与抑制存储器漏电流能量损耗的方法 Expired - Fee Related CN101504863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100048683A CN101504863B (zh) 2008-02-05 2008-02-05 存储器与抑制存储器漏电流能量损耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100048683A CN101504863B (zh) 2008-02-05 2008-02-05 存储器与抑制存储器漏电流能量损耗的方法

Publications (2)

Publication Number Publication Date
CN101504863A CN101504863A (zh) 2009-08-12
CN101504863B true CN101504863B (zh) 2012-03-14

Family

ID=40977068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100048683A Expired - Fee Related CN101504863B (zh) 2008-02-05 2008-02-05 存储器与抑制存储器漏电流能量损耗的方法

Country Status (1)

Country Link
CN (1) CN101504863B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414563A (zh) * 2001-10-23 2003-04-30 株式会社日立制作所 半导体器件
CN1477643A (zh) * 2002-08-22 2004-02-25 ������������ʽ���� 进行一致性比较动作的非易失存储装置
CN1477639A (zh) * 2002-08-12 2004-02-25 ������������ʽ���� 低消耗电流半导体存储装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414563A (zh) * 2001-10-23 2003-04-30 株式会社日立制作所 半导体器件
CN1477639A (zh) * 2002-08-12 2004-02-25 ������������ʽ���� 低消耗电流半导体存储装置
CN1477643A (zh) * 2002-08-22 2004-02-25 ������������ʽ���� 进行一致性比较动作的非易失存储装置

Also Published As

Publication number Publication date
CN101504863A (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
CN104009514B (zh) 用于一电池系统的电池分支的控制电路以及控制方法
TWI238417B (en) Row decoder circuit for use in programming a memory device
KR100287545B1 (ko) 불 휘발성 반도체 메모리 장치
CN101860188B (zh) 开关电源电路
TW201037976A (en) Level shifters, methods for shifting level and integrated circuit
KR20150097815A (ko) N-웰 스위칭 회로
CN101504863B (zh) 存储器与抑制存储器漏电流能量损耗的方法
CN102427076B (zh) 适用于fpga的栅氧击穿反熔丝配置单元结构
CN107993603B (zh) 移位寄存单元、移位寄存器、栅极驱动电路、显示装置
CN102568592B (zh) 非易失性存储器及其数据读取方法
CN105185404A (zh) 电荷转移型灵敏放大器
US20230154507A1 (en) Bit line logic circuits and methods
CN108091356A (zh) 具有减小峰值的唤醒电流的存储器胞元
CN106160460A (zh) 快速充电的电荷泵电路
CN202018827U (zh) 适用于存储器的反熔丝存储单元
CN103795396B (zh) 用于消除短路电流的电路结构
CN105915209B (zh) 一种多功能低功耗熔丝修调控制电路及其控制方法
CN110221677A (zh) 一种处理器及电子设备
TW529023B (en) Semiconductor integrated circuit
CN107680630B (zh) 一种字线译码电路
US8897054B2 (en) ROM device with keepers
CN105676944A (zh) 时钟网络的开关控制方法、装置及处理器
US20060187725A1 (en) Semiconductor memory device
KR101799682B1 (ko) 메모리 회로
CN202363459U (zh) 适用于fpga的栅氧击穿反熔丝配置单元结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100702

Address after: Hsinchu County of Taiwan

Applicant after: Industrial Technology Research Institute

Address before: Hsinchu County, Taiwan, China

Applicant before: Industrial Technology Research Institute

Co-applicant before: Powerchip Semiconductor Corp.

Co-applicant before: Nanya Sci. & Tech. Co., Ltd.

Co-applicant before: Maode Science and Technology Co., Ltd.

Co-applicant before: Huabang Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEGHERS EDUCATIONAL CAPITAL CO., LTD.

Free format text: FORMER OWNER: FINANCIAL GROUP LEGAL PERSON INDUSTRIAL TECHNOLOGY INST.

Effective date: 20120221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120221

Address after: Delaware

Patentee after: Ind Tech Res Inst

Address before: Hsinchu County, Taiwan, China

Patentee before: Industrial Technology Research Institute

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120314

Termination date: 20130205