CN110221677A - 一种处理器及电子设备 - Google Patents

Abstract

本申请公开了一种处理器和电子设备，用于解决在电池供电的情况下，发生漏电流的现象，从而导致电池的使用寿命缩短的问题。该处理器包括：控制电路和第一控制开关，其中，该第一控制开关的第一端连接该控制电路，该第一控制开关的第二端为外部管脚，若该处理器处于低功耗模式，则该控制电路控制该第一控制开关断开以使得该处理器和该外部管脚断开，其中，该低功耗模式为通过该处理器的内部电子元器件进行供电的模式。

Description

一种处理器及电子设备

技术领域

本申请涉及电子技术领域，具体涉及一种处理器及电子设备。

背景技术

在智能用电行业中，如图1所示，智能电表通常由计量子系统和通信子系统构成一个主从系统，两个子系统独立工作。其中，通信子系统中的处理器为主处理器，计量子系统中的处理器为从处理器，主处理器和从处理器之间电连接，外部电源同时给主处理器和从处理器供电，当外部电源掉电时，主处理器不工作，从处理器通过内部电池供电继续工作。由于主处理器的通用输入输出(general purpose input output，GPIO)管脚对接地(ground，GND)管脚为非高阻状态，则从处理器有漏电流通过主处理器的GPIO管脚到GND管脚，导致从处理器产生不必要的电流消耗，使得电池的使用寿命缩短。

发明内容

本申请提供了一种处理器及电子设备，用于解决在电池供电的情况下，发生漏电流的现象，从而导致电池的使用寿命缩短的问题。

第一方面，本申请提供一种处理器，该处理器可以集成于各种电子设备中，其中，该处理器包括控制电路和第一控制开关，该第一控制开关的第一端连接该控制电路，该第一控制开关的第二端为外部管脚，若该处理器处于低功耗模式，则该控制电路控制该第一控制开关断开以使得该处理器和该外部管脚断开，其中，该低功耗模式为通过该处理器的内部电子元器件进行供电的模式，例如，电池供电，电容供电等。由于该第一控制开关的第二端为外部管脚，当该第一控制开关断开时，则该外部管脚也跟着与该处理器断开，从而阻断了该处理器与外部管脚之间的电路连通，则该处理器对外不会产生漏电流的现象，从而有效延缓了电池的使用寿命。

在一种可能的实现方式中，若处理器处于非低功耗模式，则该控制电路控制该第一控制开关闭合，从而使得该处理器和外部管脚保持正常的信号传输，例如控制信号，业务接口信号等。

在一种可能的实现方式中，该第一控制开关包括第一端和第二端外，还包括第三端，其中，该第一控制开关的第三端为内部管脚，该内部管脚用于输入各种信号，例如复位信号等，其中，若该内部管脚用于输入复位信号，则该控制电路控制该内部管脚处于高电平，若该内部管脚用于输入该复位信号以外的其他信号，则该控制电路控制该内部管脚处于高电平或者低电平。一般而言，不管处理器处于低功耗模式还是非低功耗模式，该复位信号对应的内部管脚均处于高电平，否则，该处理器会被复位，从而导致该处理器工作异常。而该复位信号以外的其他信号对应的内部管脚可以根据实际需求处于高电平或者低电平，从而可以在高电平和低电平之间灵活切换。

在一种可能的实现方式中，该控制电路包括第一控制模块和第二控制模块，其中，该第一控制模块连接第一控制开关的第一端，该第二控制模块连接该第一控制开关的第三端，该第一控制模块用于控制该第一控制开关断开或者闭合，该第二控制模块用于控制该内部管脚处于高电平或者低电平。可见，第一控制模块和第二控制模块各有分工，可根据实际需求通过第一控制模块灵活地控制第一控制开关的断开或者闭合，或者通过第二控制模块灵活地控制内部管脚处于高电平或者低电平。

该第一控制模块和该第二控制模块包括不同的电子元器件，下面介绍几种可能的实现方式：

在一种可能的实现方式中，该第一控制模块包括寄存器，该第二控制模块包括逻辑门电路和第二控制开关，其中，该逻辑门电路和该第二控制开关电连接，该寄存器用于根据输入的处理器的供电模式输出第一控制信号以控制第一控制开关断开或者闭合，其中，该供电模式包括低功耗模式和非低功耗模式，该寄存器还用于根据输入的该内部管脚的输入信号向逻辑门电路输出第二控制信号，该逻辑门电路用于根据第二控制信号控制第二控制开关以使得该内部管脚处于高电平或者低电平。

在一种可能的实现方式中，该第一控制模块包括寄存器和逻辑门电路，其中，该寄存器和该逻辑门电路电连接，该第二控制模块包括第二控制开关，该寄存器用于根据输入的处理器的供电模式向逻辑门电路输出第一控制信号，其中，该供电模式包括低功耗模式和非低功耗模式，该逻辑门电路用于根据该第一控制信号控制该第一控制开关断开或者闭合，该寄存器还用于根据输入的该内部管脚的输入信号向逻辑门电路输出第二控制信号，该逻辑门电路还用于根据该第二控制信号控制第二控制开关以使得该内部管脚处于高电平或者低电平。

在一种可能的实现方式中，该第一控制模块包括比较器，该比较器的同向输入端接入到该处理器的外部电源，该比较器的反向输入端接入到该处理器的内部电源，该第二控制模块包括寄存器和第二控制开关，其中，该寄存器和该第二控制开关电连接，该比较器用于获取该处理器的外部电源的电压和该处理器的内部电源的电压，并比较该外部电源的电压和该内部电源的电压大小以确定该处理器的供电模式，并根据该供电模式控制该第一控制开关断开或者闭合，其中，该供电模式包括低功耗模式和非低功耗模式，该寄存器用于根据输入的该内部管脚的输入信号输出控制信号以控制该第二控制开关以使得该内部管脚处于高电平或者低电平。

第二控制模块除了上述几种可能的实现方式外，该第二控制模块还包括电阻，其中，该电阻连接该第二控制开关。当电压一定的情况下，通过增加电阻从而有效减小电路中的电流，另外，可根据实际需求选择对应大小的电阻，从而确定所需的电流。

在一种可能的实现方式中，该逻辑门电路包括第一逻辑门电路和第二逻辑门电路，该第二控制开关包括第一子开关和第二子开关，其中，该第一逻辑门电路连接第一子开关，第二逻辑门电路连接第二子开关，第一逻辑门电路用于控制该第一子开关导通以使得内部管脚处于高电平，或者，第二逻辑门电路用于控制该第二子开关导通以使得内部管脚处于低电平。

在一种可能的实现方式中，该第二控制开关包括第一子开关和第二子开关，若该第一子开关导通，则该内部管脚处于高电平，若该第二子开关导通，则该内部管脚处于低电平。

该第二控制开关可以是金属氧化物(metal oxide semiconductor，MOS)管或者晶体管等。

第二方面，本申请提供一种电子设备，包括主处理器和从处理器，该主处理器和该从处理器电连接，其中，该从处理器如上述第一方面或者第一方面的任意一种可能的实现方式中所述的处理器。

本申请中，处理器应用于各种电子设备，该处理器包括控制电路和第一控制开关，该第一控制开关的第一端连接该控制电路，该第一控制开关的第二端为外部管脚，若该处理器处于低功耗模式，则该控制电路控制该第一控制开关断开以使得该处理器与该外部管脚断开，其中，该低功耗模式为通过该处理器的内部电子元器件进行供电的模式，例如，电池供电等。由于该第一控制开关的第二端为外部管脚，当该第一控制开关断开时，则该外部管脚也跟着与该处理器断开，从而阻断了该处理器与外部管脚之间的电路连通，则该处理器对外不会产生漏电流的现象，从而有效延缓了电池的使用寿命。

附图说明

图1为现有技术中智能电表的一个结构示意图；

图2为本申请实施例中处理器的一个结构示意图；

图3为本申请实施例中处理器的另一个结构示意图；

图4为本申请实施例中处理器的另一个结构示意图；

图5为本申请实施例中处理器的一个应用场景中的结构示意图；

图6为本申请实施例中处理器的另一个应用场景中的结构示意图；

图7为本申请实施例中处理器的另一个应用场景中的结构示意图；

图8为本申请实施例中处理器的另一个应用场景中的结构示意图；

图9为本申请实施例中处理器的另一个应用场景中的结构示意图；

图10为本申请实施例中处理器的另一个应用场景中的结构示意图；

图11为本申请实施例中处理器的另一个应用场景中的结构示意图；

图12为本申请实施例中处理器的另一个应用场景中的结构示意图；

图13为本申请实施例中电子设备的一个结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

在一些电子设备中，存在相互连接的两个或者两个以上的处理器，该电子设备的外部电源同时给所有处理器供电，使得每个处理器都能够正常工作。若该电子设备的外部电源断电，则有些处理器通过内部电池供电继续工作，而有些处理器则处于断电不工作状态。由于工作的处理器和不工作的处理器之间电连接，则工作的处理器有漏电流通过不工作的处理器的GPIO管脚到GND管脚，产生不必要的电流消耗，从而使得电池的使用寿命缩短。为了解决这一问题，本申请提出如下处理器和电子设备。

请参阅图2，为本申请实施例中处理器100的一个结构示意图，该处理器100可以集成于各种电子设备中，例如，智能电表，水表，气表，热量表以及电梯物联网中的网关等。该处理器100包括控制电路10和第一控制开关20，其中，该第一控制开关20的第一端连接该控制电路10，该第一控制开关20的第二端为外部管脚21。若该处理器100处于低功耗模式，则该控制电路10控制该第一控制开关20断开以使得该处理器100与该外部管脚21断开，其中，该低功耗模式为通过该处理器的内部电子元器件进行供电的模式，例如电池供电或者超级电容供电等，当然还可以是处理器的其他内部电子元器件进行供电，此处不做具体限定。由于该第一控制开关20的第二端为外部管脚21，当该第一控制开关20断开时，则该外部管脚21也跟着与该处理器100断开，从而阻断了该处理器100与外部管脚21之间的电路连通，则该处理器100对外不会产生漏电流的现象，从而有效延缓了电池的使用寿命。

在具体实现过程中，若该处理器100处于非低功耗模式，则该控制电路10控制该第一控制开关20闭合，由于该第一控制开关20的第二端为外部管脚，当该第一控制开关20闭合时，则该外部管脚21也与该处理器100连接，从而使得该处理器和外部管脚保持正常的信号传输，例如控制信号，业务接口信号等，此处不做具体限定。

在图2所示处理器的基础上，请参阅图3，为本申请实施例中处理器100的另一个结构示意图，其中，该第一控制开关20还包括第三端，该第一控制开关20的第三端为内部管脚22。该内部管脚22用于输入各种信号，例如复位信号等。若该内部管脚22用于输入复位信号，则该控制电路10控制该内部管脚22处于高电平，若该内部管脚22用于输入该复位信号以外的其他信号，则该控制电路10控制该内部管脚22处于高电平或者低电平。一般而言，不管处理器100处于低功耗模式还是非低功耗模式，用于输入复位信号的内部管脚22均处于高电平；否则，该处理器100会被复位，导致该处理器100工作异常。而该用于输入复位信号以外的其他信号的内部管脚22可以根据实际需求处于高电平或者低电平，从而可以根据需求将内部管脚22在高电平和低电平之间灵活切换。

在图3所示处理器的基础上，请参阅图4，为本申请实施例中处理器100的另一个结构示意图，其中，该控制电路10可以划分为具有一定功能的模块，在一些可能实现的方式中，该控制电路10包括第一控制模11和第二控制模块12，其中，该第一控制模块11和该第二控制模块12可以电连接，或者，该第一控制模块11和该第二控制模块之间不存在电连接关系，具体可根据实际情况而定，此处不做具体限定。该第一控制模块11连接第一控制开关20的第一端，该第二控制模块12连接该第一控制开关20的第三端。该第一控制模块11用于控制该第一控制开关20断开或者闭合，该第二控制模块12用于控制该内部管脚22处于高电平或者低电平。可见，第一控制模块11和第二控制模块12各有分工。

在图4所示处理器的基础上，该第一控制模块11和该第二控制模块12包括不同的电子元器件，下面结合一些具体应用场景来介绍处理器：

如图5所示，为本申请实施例中处理器100的一个应用场景中的结构示意图：

该第一控制模块11包括寄存器111，该第二控制模块12包括逻辑门电路121和第二控制开关122，其中，该逻辑门电路121包括或门，非门，与门中的至少一种逻辑门，该至少一种逻辑门可以自由组合用于实现特定的逻辑关系，此处不做具体限定。该逻辑门电路121和该第二控制开关122电连接，该寄存器111用于根据输入的处理器的供电模式输出第一控制信号以控制第一控制开关20断开或者闭合，其中，该供电模式包括低功耗模式和非低功耗模式。当该第一控制开关20断开时，则该外部管脚21也跟着与该处理器100断开。该寄存器111还用于根据输入的该内部管脚的输入信号向逻辑门电路121输出第二控制信号，该逻辑门电路121用于根据该第二控制信号控制第二控制开关122以使得该内部管脚22处于高电平或者低电平。例如，该输入信号为复位信号时，则该逻辑门电路121控制该第二控制开关122以使得该内部管脚22处于高电平。该第二控制模块12还可以包括电阻(图未示出)，其中，该电阻连接该第二控制开关122。当电压一定的情况下，通过增加电阻从而有效减小电路中的电流，起到限流的作用，以保护第二控制开关不被烧坏。另外，可根据实际所需的电流选择电阻的大小。

其中，寄存器的基础单元是触发器，例如，若处理器的供电模式从非低功耗模式变成低功耗模式，则触发器触发寄存器输出为第一值(例如“0”)的第一控制信号，以控制该第一控制开关断开，若处理器的供电模式从低功耗模式变成非低功耗模式，则触发器触发寄存器输出为第二值(例如“1”)的第一控制信号，以控制该第一控制开关闭合。

在图5所示处理器的基础上，如图6所示，该第二控制模块12还可以包括电阻R1和电阻R2，该逻辑门电路121可以包括第一逻辑门电路31和第二逻辑门电路41，该第二控制开关122包括第一子开关32和第二子开关42，其中，该第一逻辑门电路31连接第一子开关32，电阻R1连接第一子开关32，第二逻辑门电路41连接第二子开关42，电阻R2连接第二子开关42，第一逻辑门电路31用于控制该第一子开关32导通以使得内部管脚处于高电平，或者，第二逻辑门电路41用于控制该第二子开关42导通以使得内部管脚处于低电平。

其中，图6所示的寄存器可以为自定义的寄存器，该寄存器的位数可以是8位，16位，32位或者64位，此处不做具体限定。以32位的寄存器为例，该寄存器的其中三个比特位(bit)，例如bit0、bit1和bit2，分别用于记录处理器的供电模式和内部管脚的上拉或者下拉状态以及对应的读写标志，剩余的bit3至bit31预留不使用。具体如下表：

可见，处理器在非低功耗模式下，外部电源上电，则触发器触发寄存器的bit0输出“1”，处理器在低功耗模式下，触发器触发寄存器的bit0输出“0”，其中，寄存器在bit0时，寄存器只可以读(read，R)，不能写(write，W)。若处理器在低功耗模式下，触发器触发寄存器的bit1输出“1”，内部管脚选择上拉，从而使得内部管脚处于高电平，若处理器在低功耗模式下，触发器触发寄存器的bit2输出“1”，内部管脚选择下拉，从而使得内部管脚处于低电平，当然，也可以不对内部管脚做上下拉处理，即不对bit1或者bit2进行写操作，采用处理器默认的模式，具体可根据实际需求而定，此处不做限定，其中，寄存器在bit1时，寄存器可以读或者写(W/R)，寄存器在bit2时，寄存器也可以读或者写，寄存器在bit3至bit31时，预留只可以读。

当外部电源掉电，处理器切换至低功耗模式下，上述寄存器的bit0从状态“1”切换至状态“0”，第一控制开关20断开，阻断处理器与外部管脚的电连接，则该处理器不会通过外部管脚产生漏电流，若处理器切换至低功耗模式，内部管脚需要保持高电平，则可以在处理器启动初始化阶段将上述寄存器的bit1设置为“1”、bit2设置为“0”，同理，如果内部管脚需要保持低电平，则可以在处理器启动初始化阶段将上述寄存器的bit1设置为“0”，bit2设置为“1”。

在图5所示处理器的基础上，如图7所示，该第二控制模块12还包括电阻R1，该逻辑门电路121包括第一逻辑门电路31，该第二控制开关122包括第一子开关32，其中，该第一逻辑门电路31连接第一子开关32，电阻R1连接第一子开关32，第一逻辑门电路31用于控制该第一子开关32导通以使得内部管脚处于高电平。

在图5所示处理器的基础上，如图8所示，该第二控制模块12还包括电阻R2，该逻辑门电路121包括第二逻辑门电路41，该第二控制开关122包括第二子开关42，其中，第二逻辑门电路41连接第二子开关42，电阻R2连接第二子开关42，第二逻辑门电路41用于控制该第二子开关42导通以使得内部管脚处于低电平。

需要说明的是，图7和图8所示的寄存器与图6所示的寄存器相同或者相似，具体可参考图6所示的实施例中关于寄存器的描述，此处不再赘述。

如图9所示，为本申请实施例中处理器100的另一个应用场景中的结构示意图：

该第一控制模块11包括寄存器111和逻辑门电路112，其中，该逻辑门电路112包括或门，非门，与门中的至少一种逻辑门。该至少一种逻辑门可以自由组合用于实现特定的逻辑关系，此处不做具体限定。该寄存器111和该逻辑门电路112电连接，该第二控制模块12包括第二控制开关121。该寄存器111用于根据输入的该处理器的供电模式向逻辑门电路112输出第一控制信号，其中，该供电模式包括低功耗模式和非低功耗模式。该逻辑门电路112用于根据该第一控制信号控制该第一控制开关断开或者闭合，当该第一控制开关20断开时，则该外部管脚21也跟着与该处理器100断开。该寄存器111还用于根据输入的该内部管脚的输入信号向逻辑门电路112输出第二控制信号。该逻辑门电路112还用于根据该第二控制信号控制第二控制开关121以使得该内部管脚处于高电平或者低电平。该第二控制模块12还可以包括电阻(图未示出)，其中，该电阻连接该第二控制开关121。当电压一定的情况下，通过增加电阻从而有效减小电路中的电流，从而起到限流的作用，以保护第二控制开关不被烧坏。另外，可根据实际所需的电流选择电阻的大小。

在图9所示处理器的基础上，如图10所示，该第二控制开关121包括第一子开关32和第二子开关42，该第二控制模块12还可以包括电阻R1和电阻R2，电阻R1连接第一子开关32，电阻R2连接第二子开关42，若该第一子开关32导通，则该内部管脚处于高电平，若该第二子开关42导通，则该内部管脚处于低电平。

需要说明的是，图10所示的寄存器与图6所示的寄存器相同或者相似，图10所示的逻辑门电路与图6所示的逻辑门电路相同或者相似，具体可参考图6所示的实施例中关于寄存器和逻辑门电路的描述，此处不再赘述。

如图11所示，为本申请实施例中处理器100的另一个应用场景中的结构示意图：

该第一控制模块11包括比较器111，该比较器111的同向输入端接入到该处理器100的外部电源，该比较器111的反向输入端接入到该处理器100的内部电源。该第二控制模块12包括寄存器121和第二控制开关122，其中，该寄存器121和该第二控制开关122电连接。该比较器111用于获取该处理器100的外部电源的电压和该处理器100的内部电源的电压，并比较该外部电源的电压和该内部电源的电压大小以确定该处理器100的供电模式，并根据该供电模式控制该第一控制开关20断开或者闭合，当该第一控制开关20断开时，则该外部管脚21也跟着与该处理器100断开。其中，该供电模式包括低功耗模式和非低功耗模式。例如，若外部电源的电压大于该内部电源的电压，则确定该供电模式为非低功耗模式，即外部电源供电，若外部电源的电压小于该内部电源的电压，则该供电模式为低功耗模式，即通过内部电池或者超级电容供电。该寄存器121用于根据输入的该内部管脚22的输入信号输出控制信号以控制该第二控制开关122以使得该内部管脚11处于高电平或者低电平。该第二控制模块12还可以包括电阻(图未示出)，其中，该电阻连接该第二控制开关122。当电压一定的情况下，通过增加电阻从而有效减小电路中的电流，从而起到限流的作用，以保护第二控制开关不被烧坏。另外，可根据实际所需的电流选择电阻的大小。

在图11所示处理器的基础上，如图12所示，该第二控制开关122包括第一子开关32和第二子开关42，该第二控制模块12还包括电阻R1和电阻R2，其中，电阻R1连接第一子开关32，电阻R2连接第二子开关42，若该第一子开关32导通，则该内部管脚处于高电平，若该第二子开关42导通，则该内部管脚处于低电平。

需要说明的是，图12所示的寄存器与图6所示的寄存器相同或者相似，具体可参考图6所示的实施例中关于寄存器的描述，此处不再赘述。

需要说明的是，上述图5至图12所示的第二控制开关可以是MOS管或者晶体管等，此处不做具体限定。

如图13所示，本申请还提供一种电子设备200，包括主处理器201和从处理器202，该主处理器201和该从处理器202电连接，其中，该从处理器202如上述图2至图12所示的任意一个实施例中所述的处理器。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (11)

1.一种处理器，其特征在于，包括：

控制电路和第一控制开关，其中，所述第一控制开关的第一端连接所述控制电路，所述第一控制开关的第二端为外部管脚；

若所述处理器处于低功耗模式，则所述控制电路控制所述第一控制开关断开以使得所述处理器和所述外部管脚断开，其中，所述低功耗模式为通过所述处理器的内部电子元器件进行供电的模式。

2.根据权利要求1所述的处理器，其特征在于，若所述处理器处于非低功耗模式，则所述控制电路控制所述第一控制开关闭合。

3.根据权利要求1或2所述的处理器，其特征在于，所述第一控制开关的第三端为内部管脚；

若所述内部管脚用于输入复位信号，则所述控制电路控制所述内部管脚处于高电平；

若所述内部管脚用于输入所述复位信号以外的其他信号，则所述控制电路控制所述内部管脚处于高电平或者低电平。

4.根据权利要求3所述的处理器，其特征在于，所述控制电路包括第一控制模块和第二控制模块，其中，所述第一控制模块连接所述第一控制开关的第一端，所述第二控制模块连接所述第一控制开关的第三端；

所述第一控制模块用于控制所述第一控制开关断开或者闭合；

所述第二控制模块用于控制所述内部管脚处于高电平或者低电平。

5.根据权利要求4所述的处理器，其特征在于，所述第一控制模块包括寄存器，所述第二控制模块包括逻辑门电路和第二控制开关，其中，所述逻辑门电路和所述第二控制开关电连接；

所述寄存器用于根据输入的所述处理器的供电模式输出第一控制信号以控制所述第一控制开关断开或者闭合，其中，所述供电模式包括低功耗模式和非低功耗模式；

所述寄存器还用于根据输入的所述内部管脚的输入信号向所述逻辑门电路输出第二控制信号；

所述逻辑门电路用于根据所述第二控制信号控制所述第二控制开关以使得所述内部管脚处于高电平或者低电平。

6.根据权利要求4所述的处理器，其特征在于，所述第一控制模块包括寄存器和逻辑门电路，其中，所述寄存器和所述逻辑门电路电连接，所述第二控制模块包括第二控制开关；

所述寄存器用于根据输入的所述处理器的供电模式向所述逻辑门电路输出第一控制信号，其中，所述供电模式包括低功耗模式和非低功耗模式；

所述逻辑门电路用于根据所述第一控制信号控制所述第一控制开关断开或者闭合；

所述寄存器还用于根据输入的所述内部管脚的输入信号向所述逻辑门电路输出第二控制信号；

所述逻辑门电路还用于根据所述第二控制信号控制所述第二控制开关以使得所述内部管脚处于高电平或者低电平。

7.根据权利要求4所述的处理器，其特征在于，所述第一控制模块包括比较器，所述比较器的同向输入端接入到所述处理器的外部电源，所述比较器的反向输入端接入到所述处理器的内部电源，所述第二控制模块包括寄存器和第二控制开关，其中，所述寄存器和所述第二控制开关电连接；

所述比较器用于获取所述处理器的外部电源的电压和所述处理器的内部电源的电压，并比较所述外部电源的电压和所述内部电源的电压大小以确定所述处理器的供电模式，并根据所述供电模式控制所述第一控制开关断开或者闭合，其中，所述供电模式包括低功耗模式和非低功耗模式；

所述寄存器用于根据输入的所述内部管脚的输入信号输出控制信号以控制所述第二控制开关以使得所述内部管脚处于高电平或者低电平。

8.根据权利要求5所述的处理器，其特征在于，所述逻辑门电路包括第一逻辑门电路和第二逻辑门电路，所述第二控制开关包括第一子开关和第二子开关，其中，所述第一逻辑门电路连接所述第一子开关，所述第二逻辑门电路连接所述第二子开关；

所述第一逻辑门电路用于控制所述第一子开关导通以使得所述内部管脚处于高电平；

或者，所述第二逻辑门电路用于控制所述第二子开关导通以使得所述内部管脚处于低电平。

9.根据权利要求6或7所述的处理器，其特征在于，所述第二控制开关包括第一子开关和第二子开关；

若所述第一子开关导通，则所述内部管脚处于高电平；

若所述第二子开关导通，则所述内部管脚处于低电平。

10.根据权利要求5至9任一项所述的处理器，其特征在于，所述第二控制开关为金属氧化物MOS管或者晶体管。

11.一种电子设备，其特征在于，包括主处理器和从处理器，所述主处理器和所述从处理器电连接，其中，所述从处理器如权利要求1至11任一项所述的处理器。