TWI621124B - 非揮發性記憶體的控制電壓搜尋方法 - Google Patents

非揮發性記憶體的控制電壓搜尋方法 Download PDF

Info

Publication number
TWI621124B
TWI621124B TW106132852A TW106132852A TWI621124B TW I621124 B TWI621124 B TW I621124B TW 106132852 A TW106132852 A TW 106132852A TW 106132852 A TW106132852 A TW 106132852A TW I621124 B TWI621124 B TW I621124B
Authority
TW
Taiwan
Prior art keywords
memory cell
verification
control
voltage
control voltage
Prior art date
Application number
TW106132852A
Other languages
English (en)
Other versions
TW201814716A (zh
Inventor
林義琅
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI621124B publication Critical patent/TWI621124B/zh
Publication of TW201814716A publication Critical patent/TW201814716A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Abstract

一種非揮發性記憶體的控制電壓搜尋方法。首先，產生一控制脈波，其振幅為預設的一控制電壓且其脈寬為預設的一脈寬，並對一記憶胞進行一控制動作。當該脈波數目小於該第一數目時，將該控制電壓加上一第一增量成為更新的該控制電壓。當該脈波數目不小於該第一數目時，對該記憶胞進行一第一階段驗證。當該記憶胞通過該第一階段驗證時，對該記憶胞進行一第二階段驗證。以及，當該記憶胞通過該第二階段驗證時，將該控制電壓作為一目標控制電壓。

Description

非揮發性記憶體的控制電壓搜尋方法
本發明是有關於一種記憶體的控制方法，且特別是有關於一種非揮發性記憶體的控制電壓搜尋方法。
眾所周知，非揮發性記憶體可在電源消失之後，仍可保存資料，因此非揮發性記憶體已經廣泛的運用於電子產品中。
舉例來說，射頻識別(Radio Frequency Identification circuit，簡稱RFID)電路是利用無線電波來傳送識別資料(identification data)，以達到身分識別的目的。因此，RFID電路中，必須具備一非揮發性記憶體來儲存識別資料。
請參照第1圖，其所繪示為RFID電路示意圖。RFID電路100中，包括一天線110、一控制電路120、與一非揮發性記憶體130。基本上，辨識資料會儲存於非揮發性記憶體130。當RFID電路100正常運作時，控制電路120可讀取(read)非揮發性記憶體130所儲存的識別資料，並經由天線110將識別資料輻射至外部接收器(receiver，未繪示)。
當然，控制電路120也可修改非揮發性記憶體130內部的識別資料。此時，控制電路120先進行抹除動作(erase action)，以刪除非揮發性記憶體130中舊的識別資料。接著，進行編程動作(program action)，將更新的識別資料儲存至非揮發性記憶體130。
再者，當控制電路120進行抹除動作來刪除非揮發性記憶體130中的資料時，需要提供抹除電壓Ves至非揮發性記憶體130，而非揮發性記憶體130即根據抹除電壓Ves將內部的資料刪除。
同理，當控制電路120欲儲存資料至非揮發性記憶體130時，需要進行編程動作並提供編程電壓Vpg至非揮發性記憶體130，而非揮發性記憶體130根據編程電壓Vpg即可將資料儲存至非揮發性記憶體130。
一般來說，控制電路120接收的電源電壓Vdd遠小於編程電壓Vpg與抹除電壓Ves。因此，控制電路120內部會設置一升壓器(voltage booster)122，例如電荷泵(charge pump)，來將電源電壓Vdd提高特定倍數而成為編程電壓Vpg與抹除電壓Ves，並將編程電壓Vpg與抹除電壓Ves提供至非揮發性記憶體130。
舉例來說，當電源電壓Vdd為2.0V時，將電源電壓Vdd提升5倍而成為10V的編程電壓Vpg，並將電源電壓Vdd提3.5倍而成為7V的抹除電壓Ves。
由以上的說明可知，為了要讓非揮發性記憶體130正常運作，控制電路120必須預先知道電源電壓Vdd、編程電壓Vpg、抹除電壓Ves之間的比例關係，並據以設計出升壓器122。
然而，有些電子產品是可接受寬範圍電源電壓(wide range power voltage)來運作。例如，可接收1.2V~2.5V寬範圍電源電壓的 RFID電路。也就是說，只要RFID電路接收的電源電壓Vdd在1.2V~2.5之間，RFID電路皆可以正常運作。
由於RFID電路無法預測接收到的電源電壓Vdd的大小。如果利用第1圖中控制電路120內的升壓器122來產生編程電壓Vpg與抹除電壓Ves，則可能造成非揮發性記憶體130無法正常運作，或者導致非揮發性記憶體130燒毀的情況產生。
舉例來說，當控制電路120接收到1.2V的電源電壓Vdd時，升壓器122將電源電壓Vdd提升5倍而成為6.0V的編程電壓Vpg，並將電源電壓Vdd提3.5倍而成為4.2V的抹除電壓Ves。然而，由於6.0V的編程電壓Vpg以及4.2V的抹除電壓Ves過低，將使得非揮發性記憶體130無法順利執行抹除動作或者編程動作。
或者，當控制電路120接收到2.5V的電源電壓Vdd時，升壓器122將電源電壓Vdd提升5倍而成為12.5V的編程電壓Vpg，並將電源電壓Vdd提3.5倍而成為8.75V的抹除電壓Ves。然而，由於12.5V的編程電壓Vpg以及8.75V的抹除電壓Ves過高，可能超過非揮發性記憶體130的耐壓而燒毀內部的記憶胞(memory cell)。
本發明的目的在於提出一種非揮發性記憶體的控制電壓搜尋方法。此方法運用於可接受寬範圍電源電壓的電子產品，用以搜尋出電子產品內部非揮發性記憶體的編程電壓與抹除電壓，使得非揮發性記憶體可以正常執行編程動作與抹除動作。
本發明係為一種非揮發性記憶體的控制電壓搜尋方法，包括下列步驟：(a1)提供預設的一控制電壓與預設的一脈寬；(a2)根據該控制電壓與該脈寬來產生一控制脈波並對一記憶胞進行一控制動作，其中該控制脈波的一振幅為該控制電壓；(a3)判斷該控制脈波的一脈波數目是否小於一第一數目，其中當該脈波數目小於該第一數目時，將該控制電壓加上一第一增量成為更新的該控制電壓並回到步驟(a2)，當該脈波數目不小於該第一數目時，對該記憶胞進行一第一階段驗證；(a4)當該記憶胞未通過該第一階段驗證時，將該控制電壓加上該第一增量成為更新的該控制電壓並回到步驟(a2)；當該記憶胞通過該第一階段驗證時，對該記憶胞進行一第二階段驗證；以及(a5)當該記憶胞通過該第二階段驗證時，將該控制電壓作為一目標控制電壓。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
眾所周知，非揮發性記憶體中是由多個記憶胞 (memory cell)排列而成記憶胞陣列(cell array)，而每個記憶胞中皆包含一浮動閘電晶體(floating gate transistor)。以下以N型元件所組成的記憶胞為例來說明記憶胞的運作。
請參照第2A圖與第2B圖，其所繪示為非揮發性記憶體中的記憶胞及其運作偏壓示意圖。
如第2A圖所示，記憶胞200包括：一開關電晶體Msw、一浮動閘電晶體Mf、一選擇電晶體Ms、一第一電容器C1、一第二電容器C2。而這些電晶體皆為N型電晶體。
選擇電晶體Ms的第一源/汲端連接至源極線SL，閘極端連接至一選擇閘極線(select gate line)SG。開關電晶體Msw的第一源/汲端連接至位元線BL，閘極端連接至一字元線WL。浮動閘電晶體Mf的第一源/汲端連接至選擇電晶體Ms的第二源/汲端，浮動閘電晶體Mf的第二源/汲端連接至開關電晶體Msw的第二源/汲端。第一電容器C1兩端連接於浮動閘電晶體Mf的浮動閘極210與控制線(control line)CL之間。第二電容器C2兩端連接於浮動閘電晶體Mf的浮動閘極210與抹除線(erase line)EL之間。另外，開關電晶體Msw、浮動閘電晶體Mf與選擇電晶體Ms的體極端(body terminal)可選擇性地連接至接地電壓(未繪示)。
如第2B圖所示，對記憶胞200進行編程動作時，提供編程電壓Vpg至控制線CL與抹除線EL，提供電源電壓Vdd至字元線WL與選擇閘極線SG，提供0V(接地電壓)至位元線BL與源極線SL。因此，熱載子(hot carrier)會注入(inject)浮動閘極210，並使得浮動閘電晶體Mf的臨限電壓(threshold voltage)升高。
一般來說，在浮動閘電晶體Mf的耐壓範圍之下，編程電壓Vpg越高，注入浮動閘極210的熱載子越多，浮動閘電晶體Mf的臨限電壓上升越高，使得浮動閘電晶體Mf越不容易被開啟(turn on)，代表記憶胞200被編程的程度越好。
再者，利用編程驗證(program verify)可以判斷記憶胞200被編程的程度。如第2B圖所示，於對記憶胞200進行編程驗證時，提供電源電壓Vdd至控制線CL、抹除線EL、字元線WL與選擇閘極線SG，提供偏壓電壓Vbias至位元線BL，提供0V至源極線SL。其中，偏壓電壓Vbias小於電源電壓Vdd。
由於記憶胞200被編程後，浮動閘電晶體Mf的臨限電壓上升，使得浮動閘電晶體Mf不易被開啟。因此，於編程驗證時，判斷浮動閘電晶體Mf所產生的關閉電流(off current)大小即可判斷記憶胞200被編程的程度。基本上，關閉電流係由位元線BL經過開關電晶體Msw、浮動閘電晶體Mf、選擇電晶體Ms而流向源極線SL，且關閉電流越小代表記憶胞200被編程的程度越好。
舉例來說，當關閉電流大於60μA時，記憶胞200無法通過編程驗證，代表編程動作失敗。當關閉電流小於60μA時，代表記憶胞200通過編程驗證的最低要求，記憶胞200被編程的程度尚可。當關閉電流小於30μA時，代表記憶胞200通過編程驗證，且記憶胞200被編程的程度較佳。
如第2B圖所示，對記憶胞200進行抹除動作時，提供0V控制線CL，提供抹除電壓Ves至抹除線EL，提供電源電壓Vdd至字元線WL與選擇閘極線SG，提供0V至位元線BL與源極線SL。因此，熱載子(hot carrier)會退出(eject)浮動閘極210，並使得浮動閘電晶體Mf的臨限電壓(threshold voltage)降低。
一般來說，在浮動閘電晶體Mf的耐壓範圍之下，抹除電壓Ves越高，退出浮動閘極210的熱載子越多，浮動閘電晶體Mf的臨限電壓下降越多，使得浮動閘電晶體Mf越容易被開啟(turn on)，代表記憶胞200被抹除的程度越好。
再者，利用抹除驗證(erase verify)可以判斷記憶胞200被抹除的程度。如第2B圖所示，於對記憶胞200進行抹除驗證時，提供0V至控制線CL、抹除線EL與源極線SL，提供電源電壓Vdd至字元線WL與選擇閘極線SG，提供偏壓電壓Vbias至位元線BL。其中，偏壓電壓Vbias小於電源電壓Vdd。
由於記憶胞200被抹除後，浮動閘電晶體Mf的臨線電壓下降，使得浮動閘電晶體Mf容易被開啟。因此，於抹除驗證時，判斷浮動閘電晶體Mf所產生的開啟電流(on current)大小即可判斷記憶胞200被抹除的程度。基本上，開啟電流係由位元線BL經過開關電晶體Msw、浮動閘電晶體Mf、選擇電晶體Ms而流向源極線SL，且開啟電流越大代表記憶胞200被抹除的程度越好。
舉例來說，當開啟電流小於10μA時，記憶胞200無法通過抹除驗證，代表抹除動作失敗。當開啟電流大於10μA時，代表記憶胞200通過抹除驗證的最低要求，記憶胞200被抹除的程度尚可。當開啟電流大於30μA時，代表記憶胞200通過抹除驗證，且記憶胞200被抹除的程度較佳。
本發明根據非揮發記憶體的上述特性，提出一種非揮發性記憶體的控制電壓搜尋方法，運用於可接受寬範圍電源電壓的電子產品。當電子產品中的控制電路在無法得知確實的電源電壓Vdd下，逐步提升控制電壓並對非揮發性記憶體進行控制動作與驗證，以搜尋出非揮發性記憶體的控制電壓。其中，控制動作可為編程動作或者抹除動作，控制電壓可為編程電壓或者抹除電壓。
在其他的實施例中，也可以利用P行電晶體與電容器來組成記憶胞。如此，在編程驗證動作時，控制電路會根據浮動閘電晶體所產生的開啟電流來判斷記憶胞被編程的程度。而越大的開啟電流代表記憶胞被編程的程度越好。另外，在抹除驗證動作時，控制電路會根據浮動閘電晶體所產生的關閉電流來判斷記憶胞被抹除的程度。而越小的關閉電流代表記憶胞被抹除的程度越好。
請參照第3A圖至第3C圖，其所繪示為本發明非揮發性記憶體的控制電壓搜尋方法第一實施例。本發明的控制電壓搜尋方法有三個搜尋流程A、B、C，且控制電路先進行搜尋流程A。當搜尋流程A無法獲得控制電壓時，控制電路繼續進行搜尋流程B。同理，當搜尋流程B無法獲得控制電壓時，控制電路繼續進行搜尋流程C。另外，於搜尋流程A獲得控制電壓時，控制電路不進行搜尋流程B與C。或者，於搜尋流程B獲得控制電壓時，控制電路不進行搜尋流程C。
第3A圖所示為流程A。當電子產品接收到電源電壓Vdd而開始搜尋非揮發性記憶體的控制電壓時，先進行搜尋流程A。如步驟S302所示，控制電路先提供一預設控制電壓Vpp與一預設脈寬(pulse width)。其中，預設控制電壓Vpp為電源電壓Vdd的一固定倍數，例如預設控制電壓Vpp為電源電壓Vdd的2倍；而預設脈寬Wd可為例如10ms。
如步驟S304，控制電路產生振幅為Vpp、脈寬為Wd的控制脈波(control pulse)，並對記憶胞進行控制動作。舉例來說，當控制電路在搜尋抹除電壓時，控制電路即產生振幅為Vpp且脈寬為Wd的抹除脈波(erase pulse)，並對記憶胞進行抹除動作。同理，當控制電路在搜尋編程電壓時，控制電路即產生振幅為Vpp且脈寬為Wd的編程脈波(program pulse)，並對記憶胞進行編程動作。
如步驟S306，控制電路判斷脈波數目(pulse count)是否小於n。當脈波數目小於n時，更新控制電壓Vpp為原控制電壓Vpp加上一個增量ΔV1(步驟S308)。之後，繼續進行步驟S304。基本上，增量ΔV1為電源電壓Vdd的一固定倍數。舉例來說，增量ΔV1為電源電壓Vdd的0.5倍。
當脈波數目不小n時，則控制電路進行第一階段驗證，並判斷記憶胞是否通過第一階段驗證(步驟S310)。當記憶胞無法通過第一階段驗證時，則進行步驟S308以更新控制電壓Vpp。
當記憶胞通過第一階段驗證後，控制電路進行第二階段驗證，並判斷記憶胞是否通過第二階段驗證(步驟S312)。當記憶胞通過第二階段驗證時，則控制電路獲得目標控制電壓(target control voltage)並結束；反之，則進入流程B。
根據本發明的實施例，第一階段驗證即是判斷該記憶胞是否通過驗證的最低要求，而第二階段即是判斷該記憶胞是否通過驗證的較高要求。
以第2A圖的記憶胞200為例來說明之。於記憶胞200編程後並進行編程驗證，當記憶胞200的關閉電流在60μA以下(通過驗證的最低要求)，則可視為記憶胞200通過第一階段編程驗證。再者，當記憶胞200的關閉電流小於30μA時(通過驗證的較高要求)，則可視為記憶胞200通過第二階段編程驗證。
換言之，在第一階段編程驗證與第二階段編程驗證時，控制線CL與抹除線EL都接收相同的電源電壓Vdd。而將記憶胞200所產生的關閉電流與通過驗證的最低要求(例如60μA)來比較即可確認是否可通過第一階段編程驗證。同理，將記憶胞200所產生的關閉電流與通過驗證的較高要求(例如30μA)來比較即可確認是否可通過第二階段編程驗證。
當然本發明也可以利用改變偏壓電壓的控制方式來進行第一階段驗證與第二階段驗證。以編程驗證為例，第一階段編程驗證與第二階段編程驗證皆設定相同的關閉電流(例如30μA)。而進行第一階段編程驗證時，提供控制線CL與抹除線EL二分之一的電源電壓Vdd，當將記憶胞200所產生的關閉電流低於30μA，可視為通過第一階段編程驗證。另外，進行第一階段編程驗證時，提供控制線CL與抹除線EL電源電壓Vdd，當將記憶胞200所產生的關閉電流低於30μA，可視為通過第二階段編程驗證。也就是說，第一階段驗證與第二階段驗證時，提供至控制線CL與抹除線EL的偏壓電壓不同，而根利用同的可通過驗證要求(30μA)來進行判斷記憶胞200是否通過第一階段驗證或者第二階段驗證都。
同理，第2A圖也適用於記憶胞200抹除後並進行抹除驗證。當記憶胞200的開啟電流大於10μA時，則可視為記憶胞200通過第一階段抹除驗證。再者，當記憶胞200的開啟電流大於30μ時，則可視為記憶胞200通過第二階段抹除驗證。
第3B圖所示為流程B。當控制電路進入流程B時，記憶胞已經通過第一階段驗證，但尚未通過第二階段驗證。
如步驟S320所示，控制電路更新脈寬Wd為原脈寬Wd加上一個增量ΔW1。
接著，如步驟S322所示，控制電路產生振幅為Vpp、脈寬為Wd的控制脈波，並對記憶胞進行控制動作。同理，當控制電路在搜尋抹除電壓時，控制電路即產生振幅為Vpp且脈寬為Wd的抹除脈波，並對記憶胞進行抹除動作。同理，當控制電路在搜尋編程電壓時，控制電路即產生振幅為Vpp且脈寬為Wd的編程脈波，並對記憶胞進行編程動作。
接著，控制電路進行第二階段驗證，並判斷記憶胞是否通過第二階段驗證(步驟S324)。當記憶胞通過第二階段驗證時，則控制電路獲得目標控制電壓並結束。
當記憶胞未通過第二階段驗證時，控制電路判斷脈波數目是否小於m(步驟S326)。當脈波數目小於m時，控制電路進行步驟S320以更新脈寬Wd。反之，控制電路進行流程C。
根據以上的說明可知，流程B係在固定控制電壓Vpp的情況下，改變控制脈波的脈寬Wd並進行控制動作，並進一步判斷記憶胞是否通過第二階段驗證。
第3C圖所示為流程C。當控制電路進入流程C時，確定更新控制脈波的脈寬Wd後，記憶胞仍無法通過第二階段驗證。
如步驟S330所示，控制電路提供預設脈寬Wd。
接著，如步驟S332所示，控制電路更新控制電壓Vpp為原控制電壓Vpp加上一個增量ΔV2。基本上，增量ΔV2為電源電壓Vdd的一固定倍數。舉例來說，增量ΔV2為電源電壓Vdd的0.3倍。
如步驟S334所示，控制電路產生振幅Vpp，脈寬Wd的控制脈波，並對記憶胞進行控制動作。
接著，控制電路進行第二階段驗證，並判斷記憶胞是否通過第二階段驗證(步驟S336)。當記憶胞通過第二階段驗證時，則控制電路獲得目標控制電壓並結束。
當記憶胞未通過第二階段驗證時，控制電路判斷脈控制電壓Vpp是否到達一上限值(maximum)(步驟S338)。當控制電壓Vpp尚未到達上限值時，控制電路進行步驟S332以更新控制電壓Vpp。反之，控制電路確認控制動作失敗，並結束。基本上，上述的上限值為電源電壓Vdd的一固定倍數。舉例來說，設定電源電壓Vdd的8倍為上限值。
根據以上的說明可知，流程C係在固定脈寬Wd的情況下，改變控制電壓Vpp的振幅並進行控制動作，並進一步判斷記憶胞是否通過第二階段驗證。
以下係說明將本發明非揮發性記憶體的控制電壓搜尋方法運用於第2A圖的記憶胞200，並搜尋記憶胞的抹除電壓。其中，n=3、m=9，預設控制電壓Vpp為2Vdd，增量ΔV1為0.5Vdd、預設脈寬Wd=10ms、增量ΔW1為3ms、增量ΔV2為0.3Vdd。再者，第一階段抹除驗證即是判斷該記憶胞是否通過抹除驗證的最低要求，而第二階段抹除驗證即是判斷該記憶胞是否通過抹除驗證的較高要求。當然，上述的數值並非用以限定本發明，而上述相同的實施方式也可運用於搜尋記憶胞的編程電壓，此處不再贅述。
請參照第4A圖至第4D圖，其所繪示為各種情況下的抹除電壓搜尋示意圖。
如第4A圖所示，其為進行流程A即獲得抹除電壓的範例。於時間點t1至時間點t4，控制電路連續產生3個抹除脈波(n=3)並對記憶胞進行三次抹除動作。其中，抹除脈波的振幅依次為2Vdd、2.5Vdd(2Vdd+ΔV1)、3Vdd(2Vdd+2ΔV1)。再者，於時間點t4時，控制電路進行抹除驗證，並且判斷記憶胞通過第一階段驗證(pass1)與第二階段驗證(pass2)。因此，控制電路搜尋出的目標抹除電壓(target erase voltage)Ves即為3Vdd。
如第4B圖所示，其為進行流程A即獲得抹除電壓的範例。於時間點t1至時間點t4，控制電路連續產生3個抹除脈波(n=3)並對記憶胞進行三次抹除動作。其中，抹除脈波的振幅依次為2Vdd、2.5Vdd、3Vdd。
於時間點t4時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t5產生第4個抹除脈波並對記憶胞進行抹除動作，其振幅為3.5Vdd (2Vdd+3ΔV1)。
於時間點t6時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t7產生第5個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd (2Vdd+4ΔV1)。
於時間點t8時，控制電路進行抹除驗證，並且判斷記憶胞通過第一階段驗證(pass1)與第二階段驗證(pass2)。因此，控制電路搜尋出的目標抹除電壓Ves即為4Vdd。
如第4C圖所示，其為進行流程A與流程B來獲得抹除電壓的範例。於時間點t1至時間點t4，控制電路連續產生3個抹除脈波(n=3)並對記憶胞進行三次抹除動作。其中，抹除脈波的振幅依次為2Vdd、2.5Vdd、3Vdd。
於時間點t4時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t5產生第4個抹除脈波並對記憶胞進行抹除動作，其振幅為3.5Vdd。
於時間點t6時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t7產生第5個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd。
於時間點t8時，控制電路進行抹除驗證，並且判斷記憶胞通過第一階段驗證(pass1)但未通過第二階段驗證(fail2)。因此，控制電路進行流程B。
於時間點t9時，控制電路進行流程B。控制電路於時間點t9產生第6個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd，脈寬Wd增加一個增量ΔW。
於時間點ta時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，於時間點tb產生第7個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd再增加一個增量ΔW。
於時間點tc時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，於時間點td產生第8個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd再增加一個增量ΔW。
於時間點te時，控制電路進行抹除驗證，並且判斷記憶胞通過第二階段驗證(pass2)。因此，控制電路搜尋出的目標抹除電壓Ves即為4Vdd。
如第4D圖所示，其為進行流程A、流程B與流程C來獲得抹除電壓的範例。於時間點t1至時間點t4，控制電路連續產生3個抹除脈波(n=3)並對記憶胞進行三次抹除動作。其中，抹除脈波的振幅依次為2Vdd、2.5Vdd、3Vdd。
於時間點t4時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t5產生第4個抹除脈波並對記憶胞進行抹除動作，其振幅為3.5Vdd。
於時間點t6時，控制電路進行抹除驗證，並且判斷記憶胞無法通過第一階段驗證(fail1)。因此，控制電路於時間點t7產生第5個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd。
於時間點t8時，控制電路進行抹除驗證，並且判斷記憶胞通過第一階段驗證(pass1)但未通過第二階段驗證(fail2)。因此，控制電路進行流程B。
於時間點t9時，控制電路進行流程B。控制電路於時間點t9產生第6個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd增加一個增量ΔW。
於時間點ta時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，於時間點tb產生第7個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd再增加一個增量ΔW。
於時間點tc時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，於時間點td產生第8個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd再增加一個增量ΔW。
於時間點te時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，於時間點tf產生第9個抹除脈波並對記憶胞進行抹除動作，其振幅為4Vdd ，脈寬Wd再增加一個增量ΔW。
於時間點tg時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。由於抹除脈波數目到達9(m=9)，控制電路進入流程C。
於時間點th時，控制電路進行流程C。控制電路於時間點th產生第10個抹除脈波並對記憶胞進行抹除動作，其振幅為為4.3Vdd(4Vdd+ΔV2)，脈寬為預定脈寬Wd。
於時間點ti時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，控制電路於時間點tj產生第11個抹除脈波並對記憶胞進行抹除動作，其振幅為為4.6Vdd(4Vdd+2ΔV2)，脈寬為預定脈寬Wd。
於時間點tk時，控制電路進行抹除驗證，並且判斷記憶胞未通過第二階段驗證(fail2)。因此，控制電路於時間點tl產生第12個抹除脈波並對記憶胞進行抹除動作，其振幅為為4.9Vdd(4Vdd+3ΔV2)，脈寬為預定脈寬Wd。
於時間點tm時，控制電路進行抹除驗證，並且判斷記憶胞通過第二階段驗證(pass2)。因此，因此，控制電路搜尋出的目標抹除電壓Ves即為4.9Vdd。
由以上的說明可知，本發明提出一種非揮發性記憶體的控制電壓搜尋方法，運用於可接受寬範圍電源電壓的電子產品。當電子產品中的控制電路在無法得知確實的電源電壓Vdd下，逐步提升控制電壓並對非揮發性記憶體進行控制動作與驗證，以搜尋出非揮發性記憶體的控制電壓。
再者，本發明係以第2A圖的記憶胞200為例來說明本發明的控制電壓搜尋方法。由於第2A圖的記憶胞200由N型元件所組成，所以搜尋方法中的增量ΔV1、ΔV2、ΔW1為正值。然而，本發明並不限定於此，在此領域的技術人員可以利用P型元件來組成記憶胞並搭配本發明的搜尋方法，此時的增量ΔV1、ΔV2、ΔW1有可能是負值。
請參照第5A圖至第5C圖，其所繪示為本發明非揮發性記憶體的控制電壓搜尋方法第二實施例。相較於第一實施例，第二實施例中新增步驟S510~S516用以確保此搜尋過程會在可接受的時間內結束。另外，此處不再說明與第一實施例相同的步驟。
在第二實施例中，如果確定記憶胞無法通過第一階段驗證(步驟S310)時，控制電路會判斷脈波數目是否到達上限值(步驟S510)。如果脈波數目未到達上限值時，執行步驟S308用以更新控制電壓Vpp。反之，如果脈波數目已到達上限值時，控制電路確認控制動作失敗(步驟S514)並結束流程。舉例來說，脈波數目的上限值可設定為30。
再者，如果確定記憶胞無法通過第二階段驗證(步驟S312)時，控制電路會判斷脈波數目是否到達上限值(步驟S512)。如果脈波數目未到達上限值時，則進入流程B。反之，如果脈波數目已到達上限值時，控制電路確認控制動作失敗(步驟S514)並結束流程。
另外，如果確定記憶胞無法通過第二階段驗證(步驟S336)時，控制電路會判斷脈波數目是否到達上限值(步驟S516)。如果脈波數目未到達上限值時，執行判斷步驟S338。反之，如果脈波數目已到達上限值時，控制電路確認控制動作失敗(步驟S340)並結束流程。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧RFID電路
110‧‧‧天線
120‧‧‧控制電路
122‧‧‧升壓器
130‧‧‧非揮發性記憶體
200‧‧‧記憶胞
210‧‧‧浮動閘極
S302~S340、S510~S516‧‧‧步驟流程
第1圖為RFID電路示意圖。 第2A圖與第2B圖為非揮發性記憶體中的記憶胞及其運作偏壓示意圖。 第3A圖至第3C圖為本發明非揮發性記憶體的控制電壓搜尋方法的第一實施例。 第4A圖至第4D圖為各種情況下的抹除電壓搜尋示意圖。 第5A圖至第5C圖為本發明非揮發性記憶體的控制電壓搜尋方法的第二實施例。

Claims (17)

  1. 一種非揮發性記憶體的控制電壓搜尋方法，包括下列步驟： (a1)提供預設的一控制電壓與預設的一脈寬； (a2)根據該控制電壓與該脈寬來產生一控制脈波並對一記憶胞進行一控制動作，其中該控制脈波的一振幅為該控制電壓； (a3)判斷該控制脈波的一脈波數目是否小於一第一數目，其中當該脈波數目小於該第一數目時，將該控制電壓加上一第一增量成為更新的該控制電壓並回到步驟(a2)，當該脈波數目不小於該第一數目時，對該記憶胞進行一第一階段驗證； (a4)當該記憶胞未通過該第一階段驗證時，將該控制電壓加上該第一增量成為更新的該控制電壓並回到步驟(a2)；當該記憶胞通過該第一階段驗證時，對該記憶胞進行一第二階段驗證；以及 (a5)當該記憶胞通過該第二階段驗證時，將該控制電壓作為一目標控制電壓。
  2. 如申請專利範圍第1項所述之控制電壓搜尋方法，其中該控制電壓為一抹除電壓，該控制脈波為一抹除脈波、該控制動作為一抹除動作，該第一階段驗證為一第一階段抹除驗證，該第二階段驗證為一第二階段抹除驗證。
  3. 如申請專利範圍第2項所述之控制電壓搜尋方法，其中該記憶胞包括： 一選擇電晶體，具有一第一源/汲端連接至一源極線，一閘極端連接至一選擇閘極線； 一開關電晶體，具有一第一源/汲端連接至一位元線，一閘極端連接至一字元線 一浮動閘電晶體，具有一第一源/汲端連接至該選擇電晶體的一第二源/汲端，一第二源/汲端連接至該開關電晶體的一第二源/汲端； 一第一電容器，連接於該浮動閘電晶體的一浮動閘極與一控制線之間；以及 一第二電容器，連接於該浮動閘電晶體的該浮動閘極與一抹除線之間。
  4. 如申請專利範圍第3項所述之控制電壓搜尋方法，其中，於該抹除動作時，該控制線、該位元線與該源極線接收一接地電壓，該抹除線接收該抹除電壓，該字元線與該選擇閘極線接收一電源電壓。
  5. 如申請專利範圍第3項所述之控制電壓搜尋方法，其中，於該第一階段抹除驗證與該第二階段抹除驗證時，該控制線、該抹除線與該源極線接收一接地電壓，該字元線與該選擇閘極線接收一電源電壓，該位元線接收一偏壓電壓。
  6. 如申請專利範圍第1項所述之控制電壓搜尋方法，其中，當該記憶胞產生的一開啟電流大於一第一電流數值時，該記憶胞通過該第一階段抹除驗證；以及當該記憶胞產生的該開啟電流大於一第二電流數值時，該記憶胞通過該第二階段抹除驗證，且該第二電流數值大於該第一電流數值。
  7. 如申請專利範圍第1項所述之控制電壓搜尋方法，其中該控制電壓為一編程電壓，該控制脈波為一編程脈波、該控制動作為一編程動作，該第一階段驗證為一第一階段編程驗證，該第二階段驗證為一第二階段編程驗證。
  8. 如申請專利範圍第7項所述之控制電壓搜尋方法，其中該記憶胞包括： 一選擇電晶體，具有一第一源/汲端連接至一源極線，一閘極端連接至一選擇閘極線； 一開關電晶體，具有一第一源/汲端連接至一位元線，一閘極端連接至一字元線； 一浮動閘電晶體，具有一第一源/汲端連接至該選擇電晶體的一第二源/汲端，一第二源/汲端連接至該開關電晶體的一第二源/汲端； 一第一電容器，連接於該浮動閘電晶體的一浮動閘極與一控制線之間；以及 一第二電容器，連接於該浮動閘電晶體的該浮動閘極與一抹除線之間。
  9. 如申請專利範圍第8項所述之控制電壓搜尋方法，其中，於該編程動作時，該控制線與該抹除線接收該編程電壓，該位元線與該源極線接收一接地電壓，該字元線與該選擇閘極線接收一電源電壓。
  10. 如申請專利範圍第8項所述之控制電壓搜尋方法，其中，於該第一階段編程驗證與該第二階段編程驗證時，該控制線、該抹除線、該字元線與該選擇閘極線接收一電源電壓，該源極線接收一接地電壓，該位元線接收一偏壓電壓。
  11. 如申請專利範圍第8項所述之控制電壓搜尋方法，其中，於該第一階段編程驗證時，該控制線與該抹除線接收一第一電壓並產生一第一關閉電流，且第一關閉電流小於一第一電流數值時，確認該記憶胞通過該第一階段編程驗證；於該第二階段編程驗證時，該控制線與該抹除線接收一第二電壓並產生一第二關閉電流，且第二關閉電流小於該第一電流數值時，確認該記憶胞通過該第二階段編程驗證；且該第一電壓小於該第二電壓。
  12. 如申請專利範圍第7項所述之控制電壓搜尋方法，其中，當該記憶胞產生的一關閉電流小於一第一電流數值時，該記憶胞通過該第一階段編程驗證；以及當該記憶胞產生的該關閉電流小於一第二電流數值時，該記憶胞通過該第二階段編程驗證，且該第二電流數值小於該第一電流數值。
  13. 如申請專利範圍第1項所述之控制電壓搜尋方法，更包括下列步驟：(a6) 當該記憶胞未通過該第二階段驗證且該脈波數目到達一上限值時，確認該控制動作失敗。
  14. 如申請專利範圍第1項所述之控制電壓搜尋方法，其中步驟(a4)更包括下列步驟： 當該記憶胞未通過該第一階段驗證且該脈波數目未到達一上限值時，將該控制電壓加上該第一增量成為更新的該控制電壓並回到步驟(a2)；以及 當該記憶胞未通過該第一階段驗證且該脈波數目到達該上限值時，確認該控制動作失敗。
  15. 如申請專利範圍第1項所述之控制電壓搜尋方法，其中當該記憶胞未通過該第二階段驗證時，更包括下列步驟： (b1) 將該脈寬加上一第二增量成為更新的該脈寬； (b2)根據該控制電壓與該脈寬來產生該控制脈波，對該記憶胞進行該控制動作，並對記憶胞進行該第二階段驗證； (b3)當該記憶胞未通過該第二階段驗證，且該脈波數目小於一第二數目時，回到步驟(b1)；以及 (b4)當該記憶胞通過該第二階段驗證時，將該控制電壓作為該目標控制電壓。
  16. 如申請專利範圍第15項所述之控制電壓搜尋方法，其中當該記憶胞未通過該第二階段驗證，且該脈波數目未小於該第二數目時，更包括下列步驟： (c1) 提供預設的該脈寬； (c2) 將該控制電壓加上一第三增量成為更新的該控制電壓； (c3)根據該控制電壓與該脈寬來產生該控制脈波，對該記憶胞進行該控制動作，並對記憶胞進行該第二階段驗證； (c4)當該記憶胞未通過該第二階段驗證，且該控制電壓未到達一上限值時，回到步驟(c2)； (c5)當該記憶胞未通過該第二階段驗證，且該控制電壓到達該上限值時，確認該控制動作失敗；以及 (c6)當該記憶胞通過該第二階段驗證時，將該控制電壓作為該目標控制電壓。
  17. 如申請專利範圍第16項所述之控制電壓搜尋方法，更包括下列步驟：(a7) 當該記憶胞未通過該第二階段驗證且該脈波數目到達一上限值時，確認該控制動作失敗。
TW106132852A 2016-10-12 2017-09-25 非揮發性記憶體的控制電壓搜尋方法 TWI621124B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662406968P 2016-10-12 2016-10-12
US62/406,968 2016-10-12
US15/631,444 2017-06-23

Publications (2)

Publication Number Publication Date
TWI621124B true TWI621124B (zh) 2018-04-11
TW201814716A TW201814716A (zh) 2018-04-16

Family

ID=61728639

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106111349A TWI611645B (zh) 2016-10-12 2017-04-05 靜電放電電路
TW106112112A TWI637491B (zh) 2016-10-12 2017-04-12 非揮發性記憶體
TW106132852A TWI621124B (zh) 2016-10-12 2017-09-25 非揮發性記憶體的控制電壓搜尋方法
TW106134524A TWI643090B (zh) 2016-10-12 2017-10-06 反熔絲物理不可複製電路以及相關控制方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106111349A TWI611645B (zh) 2016-10-12 2017-04-05 靜電放電電路
TW106112112A TWI637491B (zh) 2016-10-12 2017-04-12 非揮發性記憶體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106134524A TWI643090B (zh) 2016-10-12 2017-10-06 反熔絲物理不可複製電路以及相關控制方法

Country Status (4)

Country Link
US (2) US10283511B2 (zh)
JP (2) JP6503395B2 (zh)
CN (4) CN107946294B (zh)
TW (4) TWI611645B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
JP7114985B2 (ja) 2018-03-29 2022-08-09 スミダコーポレーション株式会社 コイル部品、電子機器、金属磁性粉末および支援装置
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
TWI782882B (zh) * 2018-06-01 2022-11-01 聯華電子股份有限公司 半導體裝置
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US10839872B2 (en) * 2018-07-03 2020-11-17 Ememory Technology Inc. Random bit cell using an initial state of a latch to generate a random bit
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10770158B1 (en) * 2019-05-15 2020-09-08 Western Digital Technologies, Inc. Detecting a faulty memory block
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
TWI785736B (zh) * 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328231U (en) * 1997-09-05 1998-03-11 Song-Zhao He Thigh sporting exerciser
US20060250581A1 (en) * 2005-05-03 2006-11-09 Eastman Kodak Company Display apparatus using LCD panel
TWI320181B (en) * 2005-06-15 2010-02-01 Method for selective slow programming convergence in a flash memory device and memory device and memory system using the same
US20100329031A1 (en) * 2009-06-30 2010-12-30 Eun Joung Lee Method of operating nonvolatile memory device
US20110122692A1 (en) * 2009-11-25 2011-05-26 Deepanshu Dutta Programming non-volatile memory with a reduced number of verify operations
US20110242899A1 (en) * 2010-03-31 2011-10-06 Ken Oowada Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
TWI378457B (en) * 2007-06-21 2012-12-01 Sandisk Corp Non-volatile storage system with intelligent control of program pulse duration and method thereof
TWI391929B (zh) * 2008-06-12 2013-04-01 Sandisk Technologies Inc 具有索引程式化及減少驗證之非揮發性記憶體及方法
US20130094292A1 (en) * 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and programming method of the same
TWI462105B (zh) * 2010-03-24 2014-11-21 Ememory Technology Inc 非揮發性記憶體裝置及其程式化方法
US20150078093A1 (en) * 2013-09-13 2015-03-19 Wookghee Hahn Nonvolatile memory device and program method
TWI528373B (zh) * 2014-03-13 2016-04-01 旺宏電子股份有限公司 用以改善程式化速度之程式化記憶胞之方法以及應用其之記憶體
US20160225446A1 (en) * 2015-01-30 2016-08-04 Macronix International Co., Ltd. Stress trim and modified ispp procedures for pcm
US20160260484A1 (en) * 2015-03-06 2016-09-08 SK Hynix Inc. Semiconductor memory device and operating method thereof

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861426B2 (ja) * 1996-12-27 2006-12-20 セイコーエプソン株式会社 半導体装置の保護回路
TW399206B (en) * 1998-05-15 2000-07-21 Vanguard Int Semiconduct Corp Anti-fuse programming and detection circuit
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP3678156B2 (ja) * 2001-03-01 2005-08-03 株式会社デンソー 静電気保護回路
JP4176481B2 (ja) * 2001-03-16 2008-11-05 サーノフ コーポレーション 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造
KR100369361B1 (ko) * 2001-03-30 2003-01-30 주식회사 하이닉스반도체 실리사이드 정전방전보호 트랜지스터를 갖는 집적회로
JP2002313949A (ja) * 2001-04-13 2002-10-25 Fuji Electric Co Ltd 過電圧保護回路
US6744105B1 (en) 2003-03-05 2004-06-01 Advanced Micro Devices, Inc. Memory array having shallow bit line with silicide contact portion and method of formation
TW586221B (en) * 2003-03-20 2004-05-01 Powerchip Semiconductor Corp Flash memory with selective gate within a substrate and method of fabricating the same
JP2005302850A (ja) 2004-04-08 2005-10-27 Renesas Technology Corp 半導体記憶装置
US7177190B2 (en) * 2004-11-26 2007-02-13 Aplus Flash Technology, Inc. Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
CN1983306A (zh) * 2005-12-14 2007-06-20 晨星半导体股份有限公司 非挥发性内存的操作方法及其相关电路
KR100742284B1 (ko) * 2006-02-09 2007-07-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
CN100568393C (zh) * 2006-06-14 2009-12-09 国际商业机器公司 数据存储装置、数据存储方法以及数据读取方法
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
US7599225B2 (en) * 2007-07-13 2009-10-06 Macronix International Co., Ltd. Method of programming and erasing a non-volatile memory array
KR101039856B1 (ko) * 2007-11-29 2011-06-09 주식회사 하이닉스반도체 정전기 방전 회로
EP2308051A1 (en) * 2008-05-07 2011-04-13 Aplus Flash Technology, Inc. A nand based nmos nor flash memory cell/array and a method of forming same
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
JP2010225930A (ja) * 2009-03-24 2010-10-07 Toshiba Corp Ｅｓｄ保護回路
WO2011005665A1 (en) * 2009-07-10 2011-01-13 Aplus Flash Technology, Inc. Novel high speed high density nand-based 2t-nor flash memory design
FR2956246B1 (fr) * 2010-02-08 2013-11-01 St Microelectronics Rousset Circuit integre muni d'une protection contre des decharges electrostatiques
US8868923B1 (en) * 2010-07-28 2014-10-21 Sandia Corporation Multi-factor authentication
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
US8902627B1 (en) * 2011-02-24 2014-12-02 Impinj, Inc. RFID IC with tunneling-voltage profile calibration
JP2012195432A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路
US8389358B2 (en) * 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
CN103151346B (zh) * 2011-12-07 2016-11-23 阿尔特拉公司 静电放电保护电路
EP2639816B1 (en) * 2012-03-12 2019-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device
CN107424988B (zh) * 2012-03-26 2021-02-02 英特尔移动通信有限责任公司 Esd保护方法和esd保护电路
US9356443B2 (en) * 2012-07-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. ESD clamp for multiple power rails
US8741713B2 (en) * 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
CN103700403B (zh) * 2012-09-27 2017-07-18 扬州稻源微电子有限公司 射频识别标签芯片的存储器读取电路
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
KR102088319B1 (ko) * 2013-09-06 2020-03-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9440086B2 (en) * 2013-09-11 2016-09-13 Medtronic, Inc. Optimized flash memory device for miniaturized devices
US9236453B2 (en) 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
CN104167223A (zh) * 2014-07-31 2014-11-26 中山大学 一种对eeprom实现稳压的方法及eeprom器件
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN105138870B (zh) * 2015-10-08 2018-09-07 浪潮(北京)电子信息产业有限公司 一种芯片合法性鉴别方法及装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328231U (en) * 1997-09-05 1998-03-11 Song-Zhao He Thigh sporting exerciser
US20060250581A1 (en) * 2005-05-03 2006-11-09 Eastman Kodak Company Display apparatus using LCD panel
TWI320181B (en) * 2005-06-15 2010-02-01 Method for selective slow programming convergence in a flash memory device and memory device and memory system using the same
TWI378457B (en) * 2007-06-21 2012-12-01 Sandisk Corp Non-volatile storage system with intelligent control of program pulse duration and method thereof
TWI391929B (zh) * 2008-06-12 2013-04-01 Sandisk Technologies Inc 具有索引程式化及減少驗證之非揮發性記憶體及方法
US20100329031A1 (en) * 2009-06-30 2010-12-30 Eun Joung Lee Method of operating nonvolatile memory device
US20110122692A1 (en) * 2009-11-25 2011-05-26 Deepanshu Dutta Programming non-volatile memory with a reduced number of verify operations
TWI462105B (zh) * 2010-03-24 2014-11-21 Ememory Technology Inc 非揮發性記憶體裝置及其程式化方法
US20110242899A1 (en) * 2010-03-31 2011-10-06 Ken Oowada Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
US20130094292A1 (en) * 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and programming method of the same
US20150078093A1 (en) * 2013-09-13 2015-03-19 Wookghee Hahn Nonvolatile memory device and program method
TWI528373B (zh) * 2014-03-13 2016-04-01 旺宏電子股份有限公司 用以改善程式化速度之程式化記憶胞之方法以及應用其之記憶體
US20160225446A1 (en) * 2015-01-30 2016-08-04 Macronix International Co., Ltd. Stress trim and modified ispp procedures for pcm
US20160260484A1 (en) * 2015-03-06 2016-09-08 SK Hynix Inc. Semiconductor memory device and operating method thereof

Also Published As

Publication number Publication date
TW201814581A (zh) 2018-04-16
JP2018064082A (ja) 2018-04-19
CN107944301A (zh) 2018-04-20
CN107946305B (zh) 2021-02-26
US20180102174A1 (en) 2018-04-12
CN107945832A (zh) 2018-04-20
US10083975B2 (en) 2018-09-25
JP6503395B2 (ja) 2019-04-17
JP2018082429A (ja) 2018-05-24
CN107946294B (zh) 2020-10-27
JP6550664B2 (ja) 2019-07-31
CN107945832B (zh) 2020-06-02
TW201814716A (zh) 2018-04-16
CN107946305A (zh) 2018-04-20
US20180102376A1 (en) 2018-04-12
TWI611645B (zh) 2018-01-11
TWI637491B (zh) 2018-10-01
TWI643090B (zh) 2018-12-01
CN107944301B (zh) 2020-02-07
TW201814996A (zh) 2018-04-16
CN107946294A (zh) 2018-04-20
TW201824522A (zh) 2018-07-01
US10283511B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
TWI621124B (zh) 非揮發性記憶體的控制電壓搜尋方法
US6335881B2 (en) Method for programming a flash memory device
US6438034B1 (en) Semiconductor device
US20080158986A1 (en) Flash memory and associated methods
US7457165B2 (en) Non-volatile memory device and method of programming same
US20060017077A1 (en) Semiconductor device having switch circuit to supply voltage
JPH10302493A (ja) チャージポンピング回路及び該チャージポンピング回路を持つ不揮発性メモリ装置
US8391061B2 (en) Flash memory and associated methods
JP5931236B1 (ja) 半導体装置の制御回路及び方法、並びに半導体装置
US20160012900A1 (en) Semiconductor device
US7697342B2 (en) Flash memory device and related high voltage generating circuit
US20160380532A1 (en) Clock freezing technique for charge pumps
US10283207B2 (en) Non-volatile memory devices comprising high voltage generation circuits and operating methods thereof
US7180790B2 (en) Non-volatile memory device having controlled bulk voltage and method of programming same
EP2498258B1 (en) Non-volatile memory device with program current clamp and related method
KR101132105B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9013925B2 (en) Nonvolatile semiconductor memory device
US20180240525A1 (en) Voltage generation circuit and semiconductor device including same
JP2017228337A (ja) 電圧供給回路及び半導体記憶装置
CN108346440B (zh) 偏压产生电路以及存储器的控制电路
JPH1186573A (ja) 不揮発性半導体記憶装置
KR100560769B1 (ko) 고전압 펌핑 회로
WO2023080915A1 (en) Transceiver for providing high voltages for erase or program operations in a non-volatile memory system
KR20240046789A (ko) 비휘발성 메모리 시스템에서 소거 또는 프로그램 동작을 위한 고전압을 제공하기 위한 송수신기
KR100749256B1 (ko) 부스팅 회로