TWI711240B - 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置 - Google Patents

寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置 Download PDF

Info

Publication number
TWI711240B
TWI711240B TW108126868A TW108126868A TWI711240B TW I711240 B TWI711240 B TW I711240B TW 108126868 A TW108126868 A TW 108126868A TW 108126868 A TW108126868 A TW 108126868A TW I711240 B TWI711240 B TW I711240B
Authority
TW
Taiwan
Prior art keywords
diode
electrostatic discharge
electromagnetic pulse
band gap
wide band
Prior art date
Application number
TW108126868A
Other languages
English (en)
Other versions
TW202105874A (zh
Inventor
張連壁
Original Assignee
長庚大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長庚大學 filed Critical 長庚大學
Priority to TW108126868A priority Critical patent/TWI711240B/zh
Priority to US16/931,661 priority patent/US11303117B2/en
Application granted granted Critical
Publication of TWI711240B publication Critical patent/TWI711240B/zh
Publication of TW202105874A publication Critical patent/TW202105874A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種靜電放電與電磁脈衝之防護裝置，將寬能隙半導體材料製成一寬能隙半導體元件，且該所述寬能隙半導體元件的實施態樣為二極體。因此，寬能隙二極體是利用操作在順向導通模式作為其特殊的ESD與/或EMP防護機制，寬能隙二極體本身就不容易發生崩潰效應，且當其工作在順向導通模式之時更是不容易崩潰。故此，本發明之靜電放電與電磁脈衝之防護裝置能夠承受極大的ESD電流與/或EMP電流，是以具有極大的潛力可以取代現有的矽基半導體所製成TVS元件，進而作為未來主流的使用於ESD與/或EMP防護之電子元件與相關的應用電路。

Description

寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁 脈衝之防護裝置
本發明係關於靜電放電(Electrostatic discharge,ESD)防護的技術領域，尤指一種寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及一種靜電放電與電磁脈衝之防護裝置。
熟悉電子電路設計的工程師肯定都知道，濾波電路為用於濾除電路雜訊之最簡單的單元。圖1即顯示傳統的一種低通濾波電路的電路拓樸結構圖(Circuit topology diagram)。如圖1所示，所述低通濾波電路係耦接於一訊號輸入端In與一訊號接收端Out之間，且其僅由一個電容C和一個電阻R組成，因此亦習稱為RC濾波電路。值得說明的是，就一顆積體電路晶片(Integrated circuit chip)而言，所述訊號輸入端In為其一腳位(Pin腳)，而所述訊號接收端Out則為晶片裡面的第一級電路之訊號輸入埠。如電子工程師所熟知的，RC濾波電路只能移除小訊號，其對於一些高壓的入侵突波訊號，包括：人體放電、機器放電、充電器件 放電、閃電、打雷、大氣放電、電磁脈衝等，並沒有辦法完成所需的濾波作用。
有鑑於此，電子工程師通常會特別在其設計的電子電路或晶片的訊號接收端(或訊號輸入端)規劃設置所謂的洩除元件(Discharge device)，而過電壓保護元件(Over voltage protection device,OVP device)便為常用的一種洩除元件。圖2即顯示習用的電壓保護元件的電路拓樸結構圖。如圖2所示，所述過電壓保護元件1a主要係由兩顆齊納二極體串接組成，並耦接於一訊號輸入端In與一負載端RL之間。當靜電放電(ESD)或電磁脈衝(Electromagnetic pulse,EMP)所生成的高壓超過一額定電壓之時，齊納二極體便會發生齊納崩潰。此處所指額定電壓即為齊納二極體的反向崩潰電壓。
齊納二極體是一種雜質摻雜濃度比較高的PN接面二極體，其濃度比本質：雜質約為105：1；因此，當齊納崩潰效應(或稱齊納擊穿)發生時，屬於高濃度摻雜的該擴散區(diffusion region)的接合面(Junction)處會產生高電場將N型區之導電帶(Conduction band)的電子大量拉出並通過空乏區，進而入P型區內的價電帶(Valence band)之中而與電洞複合，產生大量電流流過齊納二極體。如圖2所示的過電壓保護元件亦被稱為瞬態電壓抑制二極體(Transient voltage suppressor diode,TVS diode)。在TVS元 件洩放的過程中，其洩放的電流會在負載端RL反覆的震盪，而圖3即顯示時間相對於洩放電流的曲線圖。如圖3所示，直到過多的電壓在負載端RL之上透過熱的形式慢慢地釋放出來，最終達成洩放功效。
目前，由於其反應時間非常的短，TVS元件已經被廣泛地使用於各式電子電路或晶片之中以作為ESD防護元件。另一方面，TVS元件也與氣體放電管(Gas discharge tube)一同組成EMP防護元件。因為EMP的電流非常大，且上升速度也非常快，因此，可利用TVS元件在EMP入侵波的前沿(front end)部分產生防護的效果，同時利用氣體放電管來完成EMP電流之洩放。
然而，隨著物聯網、大數據、雲端運算、與5G通訊時代的來臨，這些技術領域所使用的積體電路晶片(Integrated circuit chip)的操作頻率越來越高且晶片體積也越來越小，導致所能夠承受的ESD電流或EMP電流亦越來越小。更詳細地說明，最早的T1網路線的頻寬在台灣與北美區均為1.544Mbps；然而，隨著網路通訊技術的發展，T2網路線的頻寬為6.1Mbps，T3網路線的頻寬則為45Mbps。目前，同步光纖網路線STM4的頻寬已臻622Mbps。當然，在一網路訊號接收端處也會設置有洩放元件或其電路單元，例如，其透過半導體製程技術加工成一顆IC(型號：PJSRV05-4)，專門用於設置在網路訊號接收端提供ESD 或EMP防護功能。圖4即顯示市售的洩放電路單元的晶片的內部結構透視圖。如圖4所示，此洩放電路單元包括四個二極體與一個齊納二極體，且齊納二極體的崩潰電壓約在90V左右。亦於推知的，當超過90V以上的高壓ESD或EMP入侵之時，此顆晶片便會燒毀，特別是在高壓EMP入侵的狀態之下。
更詳細地說明，ESD的突波雜訊之峰值電壓與脈波寬度可能為1KV與50ns，然而EMP的突波雜訊之峰值電壓更高，可能達8-10KV；同時，EMP的突波雜訊的脈波寬度也更寬，約在500-1000ns之間。可以理解的，由現有的矽基半導體所製成TVS元件並無法承受如此的EMP突波雜訊。實務經驗顯示，當峰值電壓為600V且脈波寬度為500-1000ns的EMP的突波雜訊透過晶片的訊號輸入端入侵之時，設置於訊號輸入端處的TVS元件即被燒毀。在完成標準的IEC61000-4-4之EFT測試後，測試數據顯示由現有的矽基半導體所製成TVS元件所能夠承受的最大突波電流與脈波寬度分別為40安培和50ns。
由上述說明可知，目前市售的ESD防護元件或電路單元實際上無法用於洩放EMP突波雜訊所帶來的高壓與/或高電流。因此，實有必要對現有的ESD防護元件或電路單元進行重新設計或予以改良。有鑑於此，本案發明人係極力地研究發明，而終於研發完成本發明之一種寬能隙 半導體元件於靜電放電與電磁脈衝之防護方法以及一種靜電放電與電磁脈衝之防護裝置。
本發明之第一目的在於提出一種寬能隙半導體元件於靜電放電與電磁脈衝之防護方法，其中所述寬能隙半導體元件為一二極體，且該二極體包括由能隙大於3eV的一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域。此種寬能隙半導體元件，不需要利用崩潰的方式，而是利用順向導通的方式來洩除由一靜電放電(ESD)所衍生的一靜電放電電流與/或一電磁脈衝放電(EMP)所衍生的一電磁脈衝電流。
為了達成上述本發明之第一目的，本案發明人係提供所述寬能隙半導體元件於靜電放電與電磁脈衝之防護方法的一實施例；於本發明之方法的實施例之中，該寬能隙半導體元件為一二極體，且該二極體包括由一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域；其中，所述寬能隙半導體材料的能隙大於3eV，且所述寬能隙半導體元件係操作於一順向導通模式以洩除由一靜電放電所衍生的一靜電放電電流與/或一電磁脈衝放電所衍生的一電磁脈衝電流。
於前述本發明之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法的實施例中，該寬能隙半導體元 件(亦即，二極體)係整合於一靜電放電保護電路單元與/或一電磁脈衝放電保護電路單元之中。
於前述本發明之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法的實施例中，所述寬能隙半導體材料可為下列任一者：二氧化鈦(TiO2)、二氧化錫(SnO2)、二氧化鋯(ZrO2)、氧化鋅(ZnO)、硫化鋅(ZnS)、碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、或三氧化二鎵(Ga2O3)。
於前述本發明之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法的實施例中，所述二極體工作於所述順向導通模式之時，係將該靜電放電與或該電磁脈衝之一電能轉換成一光能。
本發明之第二目的在於提出一種靜電放電與電磁脈衝之防護裝置，其至少包含二個寬能隙二極體，且此二個寬能隙二極體係反向並聯。特別地，每個寬能隙二極體皆包括由一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域，是以此二個寬能隙二極體的導通電壓都在3V以上，故此本發明之靜電放電與電磁脈衝之防護裝置，不需要利用崩潰的方式，而是利用順向導通的方式來洩除由靜電放電(ESD)所衍生的一靜電放電電流與/或一電磁脈衝放電(EMP)所衍生的一電磁脈衝電流，包括正向突波入侵電流或負向的突 波入侵電流。
為了達成上述本發明之第二目的，本案發明人係提供所述靜電放電與電磁脈衝之防護裝置的一實施例，其係用以耦接於一訊號輸入端與一訊號接收端之間；其中，該訊號輸入端為一積體電路晶片的一訊號輸入腳位，且該訊號接收端為該積體電路晶片之中的一第一級電路之一訊號輸入埠；所述靜電放電與電磁脈衝之防護裝置的實施例包括：一第一正向配置之二極體，係以其正極與負極分別耦接至該訊號輸入端與一地端；以及一第一反向配置之二極體，係以其負極與正極分別耦接至該訊號輸入端與該地端；其中，該第一正向配置之二極體與該第一反向配置之二極體皆包括由一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域；其中，所述寬能隙半導體材料的能隙大於3eV，且該第一正向配置之二極體與該第一反向配置之二極體係操作於一順向導通模式以洩除由一靜電放電所衍生的一靜電放電電流與/或一電磁脈衝放電所衍生的一電磁脈衝電流。
於前述本發明之靜電放電與電磁脈衝之防護裝置的實施例中，該第一正向配置之二極體或該第一反向配置之二極體工作於所述順向導通模式之時，係將該靜電放電與或該電磁脈衝之一電能轉換成一光能。
於前述本發明之靜電放電與電磁脈衝之防護 裝置的實施例中，更包括：一第二正向配置之二極體，係與該第一正向配置之二極體串聯；以及一第三正向配置之二極體，係與該第二正向配置之二極體串聯。
於前述本發明之靜電放電與電磁脈衝之防護裝置的實施例中，更包括：一第二反向配置之二極體，係與該第一反向配置之二極體串聯；以及一第三反向配置之二極體，係與該第二反向配置之二極體串聯。
於前述本發明之靜電放電與電磁脈衝之防護裝置的實施例中，更包括：至少一光接收器，其係用以接收該光能，進而輸出一光感測訊號；並且，一計數器係耦接該光接收器，以透過接收該光感測訊號之方式，計數所述靜電放電與/或所述電磁脈衝放電之一發生次數。
在可能的實施例中，本發明之靜電放電與電磁脈衝之防護裝置被整合於一光耦合器之中，且一計數器係耦接該光耦合器，並用以透過接收該光耦合器之一傳輸訊號的方式，計數所述靜電放電與/或所述電磁脈衝放電之一發生次數。
<本發明>
1:靜電放電與電磁脈衝之防護裝置
2:訊號輸入端
3:訊號接收端
DP1:第一正向配置之二極體
DN1:第一反向配置之二極體
PR:P型半導體區域
NR:N型半導體區域
DP2:第二正向配置之二極體
DP3:第三正向配置之二極體
DN2:第二反向配置之二極體
DN3:第三反向配置之二極體
4:計數器
5:光接收器
<習知>
In:訊號輸入端
Out:訊號接收端
C:電容
R:電阻
1a:過電壓保護元件
RL:負載端
圖1為傳統的一種低通濾波電路的電路拓樸結構圖；圖2為習用的電壓保護元件的電路拓樸結構圖；圖3為時間相對於洩放電流的曲線圖； 圖4為市售的洩放電路單元的晶片的內部結構透視圖；圖5為本發明之一種靜電放電與電磁脈衝之防護裝置的第一實施例之電路拓樸結構圖；圖6為第一正(反)向配置之二極體之元件結構圖；圖7A為本發明之靜電放電與電磁脈衝之防護裝置的第二實施例之第一電路拓樸結構圖；圖7B為本發明之靜電放電與電磁脈衝之防護裝置的第二實施例之第二電路拓樸結構圖；圖8為本發明之靜電放電與電磁脈衝之防護裝置的第三實施例之電路拓樸結構圖；圖9為本發明之靜電放電與電磁脈衝之防護裝置的第四實施例之電路方塊；以及圖10為本發明之靜電放電與電磁脈衝之防護裝置的第五實施例之電路方塊。
為了能夠更清楚地描述本發明所提出之一種寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及一種靜電放電與電磁脈衝之防護裝置，以下將配合圖式，詳盡說明本發明之較佳實施例。
第一實施例
請參閱圖5，其顯示本發明之一靜電放電與電磁脈衝之防護裝置1的第一實施例之電路拓樸結構圖。由圖 5可知，本發明之該靜電放電與電磁脈衝之防護裝置1係耦接於一訊號輸入端2與一訊號接收端3之間。於此，必須補充說明的是，就一顆積體電路晶片(Integrated circuit chip)而言，所述訊號輸入端2為其一腳位(Pin腳)，而所述訊號接收端3則為晶片裡面的第一級電路之訊號輸入埠。
於第一實施例之中，該靜電放電與電磁脈衝之防護裝置1主要包括：一第一正向配置之二極體DP1以及一第一反向配置之二極體DN1。如圖5所示，該第一正向配置之二極體DP1係以其正極與負極分別耦接至該訊號輸入端與一地端，且該第一反向配置之二極體DN1係以其負極與正極分別耦接至該訊號輸入端與該地端。請同時參閱圖6，其顯示第一正(反)向配置之二極體之元件結構圖。依據本發明之設計，該第一正向配置之二極體DP1與該第一反向配置之二極體DN1皆包括由一寬能隙半導體材料製成的一P型半導體區域PR以及由該寬能隙半導體材料製成的一N型半導體區域NR。特別地，所述寬能隙半導體材料的能隙大於3eV。下表(1)之中特別列出載所述的寬能隙半導體材料之的示範性材料。
Figure 108126868-A0305-02-0012-1
Figure 108126868-A0305-02-0013-2
如圖5與圖6所示，於靜電放電(ESD)與電磁脈衝放電(EMP)之防護作用上，該第一正向配置之二極體DP1與該第一反向配置之二極體DN1係操作於一順向導通模式以洩除由一靜電放電所衍生的一靜電放電電流與/或一電磁脈衝放電所衍生的一電磁脈衝電流。簡單地說，由於寬能隙二極體的導通電壓都在3V以上，因此，將該第一正向配置之二極體DP1與該第一反向配置之二極體DN1予以並聯之後，不論是經由該訊號輸入端2之正向突波入侵電流或是負向突波入侵電流，其都會被該第一正向配置之二極體DP1與該第一反向配置之二極體DN1而引導至地端予以洩除。易於理解的，不同於習用的瞬態電壓抑制元件(亦即，齊納二極體)利用齊納擊穿作為其ESD或EMP防護機制，本發明之寬能隙二極體是利用操作在順向導通模式作為特殊的ESD與/或EMP防護機制。值得說明的是，寬能隙二極體本身就不容易發生崩潰效應，且當其工作在順向導通模式 之時更是不容易崩潰。因此，由彼此反向並聯的該第一正向配置之二極體DP1與該第一反向配置之二極體DN1所組成之該靜電放電與電磁脈衝之防護裝置1能夠承受極大的靜電放電電流與/或電磁脈衝放電電流，是以具有極大的潛力可以取代現有的矽基半導體所製成TVS元件，進而作為未來主流的使用於ESD與/或EMP防護之電子元件。
第二實施例
請參閱圖7A與圖7B，其分別顯示本發明之該靜電放電與電磁脈衝之防護裝置1的第二實施例之第一及第二電路拓樸結構圖。比較圖5與圖7A及圖7B可發現，第二實施例之中係進一步包括：一第二正向配置之二極體DP2、一第三正向配置之二極體DP3、一第二反向配置之二極體DN2、以及一第三反向配置之二極體DN3。其中，該第二正向配置之二極體DP2係與該第一正向配置之二極體DP1串/並聯，且該第三正向配置之二極體DP3係與該第二正向配置之二極體DP2串/並聯。另一方面，該第二反向配置之二極體DN2係與該第一反向配置之二極體DN1串/並聯，且該第三反向配置之二極體DN3係與該第二反向配置之二極體DN2串/並聯，視洩放電壓或電流需要加以串聯或並聯。
特別說明的是，吾人可以參考前述表(1)選擇合適的材料以製作所述寬能隙二極體。如此，由於所選用的 寬能隙半導體材料的能隙值固定了，因而可以將寬能隙二極體的導通電壓固定在某一個的數值，例如：3V。進一步地，若包含該訊號輸入端2與該訊號接收端3的該電子電路或晶片所需的操作電壓係大於3V，則吾人便可以參考圖7A及圖7B之設計，將三個正向配置的寬能隙二極體加上三個反向配置的二極體來組成一個保護電路。例如，圖7A及圖7B的電路便包含該第一正向配置之二極體DP1、該第二正向配置之二極體DP2、該第三正向配置之二極體DP3、該第一反向配置之二極體DN1、該第二反向配置之二極體DN1、以及該第三反向配置之二極體DN3。相較於圖5的電路，圖7A及圖7B的電路有著更大之優點，亦即，隨著寬能隙二極體的串聯數量的增加，本發明之該靜電放電與電磁脈衝之防護裝置1的寄生電容就越低，使得該靜電放電與電磁脈衝之防護裝置1的操作頻率因而提升，是以能夠被應用在高頻電路之中。
第三實施例
請參閱圖8，其顯示本發明之該靜電放電與電磁脈衝之防護裝置1的第三實施例之電路拓樸結構圖。比較圖5與圖8可發現，於第三實施例之中，所述第一正向配置之二極體DP1與所述第一反向配置之二極體DN1皆被製成具有發光能力的二極體。熟悉半導體物理材料之基礎原理的工程師應該都知道，二極體是由間接能隙(Indirect bandgap)半導體材料製成，而發光二極體則是由直接能隙(Direct bandgap)半導體材料製成。如此設計，當外界的正向突波入侵電流與/或負向的突波入侵電流進入電路之後，該第一正向配置之二極體DP1與/或該第一反向配置之二極體DN1便會因為受到順向偏壓而工作於順向導通模式；此時，除了將突波入侵電流洩除至地端以外，該第一正向配置之二極體DP1與/或該第一反向配置之二極體DN1還會將靜電放電(ESD)與或電磁脈衝(EMP)之電能轉換成光能。簡單地說，實施例三之設計可以將多餘的能量以光的形式發射出去，能夠更快的降低殘餘能量，這樣可以快速的降低入侵的能量。
第四實施例
請參閱圖9，其顯示本發明之該靜電放電與電磁脈衝之防護裝置1的第四實施例之電路方塊。特別地，第四實施例進一步包括一計數器4。依據本發明之設計，該靜電放電與電磁脈衝之防護裝置1可以整合於一光耦合器之中，或者以類似光耦合器的型態呈現。如此設計，只要令該計數器4耦接該光耦合器，則該計數器4便能夠透過接收該光耦合器之一傳輸訊號的方式，達到計數所述靜電放電與/或所述電磁脈衝放電之發生次數的功效。
第五實施例
請參閱圖10，其顯示本發明之該靜電放電與電 磁脈衝之防護裝置1的第五實施例之電路方塊。特別地，第五實施例進一步包括一光接收器5。與前述第四實施例不同的是，第五實施之電路係透過於圖8的電路結構中增設一組光接收器5和一組計數器4而獲得，並沒有特別地將該靜電放電與電磁脈衝之防護裝置1可以整合於一光耦合器之中，或者以類似光耦合器的型態呈現。如圖10所示，該光接收器5用以接收該靜電放電與電磁脈衝之防護裝置1所發出的光。另一方面，該計數器4係耦接該光接收器5，其能夠透過接收該光接收器5所輸出的一光感測訊號之方式，計數所述靜電放電(ESD)與/或所述電磁脈衝放電(EMP)之發生次數。
上述說明係已完整、清楚說明本發明之一種寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及一種靜電放電與電磁脈衝之防護裝置。
然而，必須加以強調的是，上述之詳細說明係針對本發明可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
1:靜電放電與電磁脈衝之防護裝置
2:訊號輸入端
3:訊號接收端
DP1:第一正向配置之二極體
DN1:第一反向配置之二極體

Claims (14)

  1. 一種寬能隙半導體元件於靜電放電與電磁脈衝之防護方法，其中，該寬能隙半導體元件為一二極體，且該二極體包括由一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域；其中，所述寬能隙半導體材料的能隙大於3eV，且所述寬能隙半導體元件係操作於一順向導通模式以洩除由一靜電放電所衍生的一靜電放電電流與/或一電磁脈衝放電所衍生的一電磁脈衝電流。
  2. 如申請專利範圍第1項所述之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法，其中，所述寬能隙半導體材料可為下列任一者：二氧化鈦(TiO2)、二氧化錫(SnO2)、二氧化鋯(ZrO2)、氧化鋅(ZnO)、硫化鋅(ZnS)、碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、或三氧化二鎵(Ga2O3)。
  3. 如申請專利範圍第1項所述之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法，其中，所述二極體工作於所述順向導通模式之時，係將該靜電放電與或該電磁脈衝之一電能轉換成一光能。
  4. 如申請專利範圍第1項所述之寬能隙半導體元件於靜電放電與電磁脈衝之防護方法，其中，該寬能隙半導體元件係整合於一靜電放電保護電路單元與/或一電磁脈衝 放電保護電路單元之中。
  5. 一種靜電放電與電磁脈衝之防護裝置，用以耦接於一訊號輸入端與一訊號接收端之間，並包括：一第一正向配置之二極體，係以其正極與負極分別耦接至該訊號輸入端與一地端；以及一第一反向配置之二極體，係以其負極與正極分別耦接至該訊號輸入端與該地端；其中，該第一正向配置之二極體與該第一反向配置之二極體皆包括由一寬能隙半導體材料製成的一P型半導體區域以及由該寬能隙半導體材料製成的一N型半導體區域；其中，所述寬能隙半導體材料的能隙大於3eV，且該第一正向配置之二極體與該第一反向配置之二極體係操作於一順向導通模式以洩除由一靜電放電所衍生的一靜電放電電流與/或一電磁脈衝放電所衍生的一電磁脈衝電流。
  6. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，其中，該訊號輸入端為一積體電路晶片的一訊號輸入腳位，且該訊號接收端為該積體電路晶片之中的一第一級電路之一訊號輸入埠。
  7. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，其中，所述寬能隙半導體材料可為下列任一 者：二氧化鈦(TiO2)、二氧化錫(SnO2)、二氧化鋯(ZrO2)、氧化鋅(ZnO)、硫化鋅(ZnS)、碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、或三氧化二鎵(Ga2O3)。
  8. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，其中，該第一正向配置之二極體或該第一反向配置之二極體工作於所述順向導通模式之時，係將該靜電放電與或該電磁脈衝之一電能轉換成一光能。
  9. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，更包括：一第二正向配置之二極體，係與該第一正向配置之二極體串/並聯；以及一第三正向配置之二極體，係與該第二正向配置之二極體串/並聯。
  10. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，更包括：一第二反向配置之二極體，係與該第一反向配置之二極體串/並聯；以及一第三反向配置之二極體，係與該第二反向配置之二極體串/並聯。
  11. 如申請專利範圍第5項所述之靜電放電與電磁脈衝之防護裝置，所述靜電放電與電磁脈衝之防護裝置被整合於 一光耦合器之中。
  12. 如申請專利範圍第11項所述之靜電放電與電磁脈衝之防護裝置，更包括：一計數器，耦接該光耦合器，並用以透過接收該光耦合器之一傳輸訊號的方式，計數所述靜電放電與/或所述電磁脈衝放電之一發生次數。
  13. 如申請專利範圍第8項所述之靜電放電與電磁脈衝之防護裝置，更包括：至少一光接收器，係用以接收該光能，進而輸出一光感測訊號。
  14. 如申請專利範圍第13項所述之靜電放電與電磁脈衝之防護裝置，更包括：一計數器，耦接該光接收器，以透過接收該光感測訊號之方式，計數所述靜電放電與/或所述電磁脈衝放電之一發生次數。
TW108126868A 2019-07-30 2019-07-30 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置 TWI711240B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108126868A TWI711240B (zh) 2019-07-30 2019-07-30 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
US16/931,661 US11303117B2 (en) 2019-07-30 2020-07-17 Apparatus of preventing ESD and EMP using semiconductor having a wider band gap and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108126868A TWI711240B (zh) 2019-07-30 2019-07-30 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置

Publications (2)

Publication Number Publication Date
TWI711240B true TWI711240B (zh) 2020-11-21
TW202105874A TW202105874A (zh) 2021-02-01

Family

ID=74202664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126868A TWI711240B (zh) 2019-07-30 2019-07-30 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置

Country Status (2)

Country Link
US (1) US11303117B2 (zh)
TW (1) TWI711240B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227844B1 (en) * 2018-10-09 2022-01-18 National Technology & Engineering Solutions Of Sandia, Llc Gallium nitride electromagnetic pulse arrestor
US11735578B2 (en) 2021-12-28 2023-08-22 International Business Machines Corporation Semiconductor quantum device ESD protection

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877351A (zh) * 2009-04-28 2010-11-03 川崎微电子股份有限公司 具有防esd和eos的保护电路的半导体集成电路
US20130050887A1 (en) * 2011-08-23 2013-02-28 Micron Technology, Inc. Combination esd protection circuits and methods
TW201742345A (zh) * 2016-03-18 2017-12-01 英特爾智財公司 省面積且強健的靜電放電電路
US20180025934A1 (en) * 2016-07-19 2018-01-25 SK Hynix Inc. Semiconductor integrated circuit device having electrostatic discharge protection circuit
TW201806277A (zh) * 2016-08-02 2018-02-16 久尹股份有限公司 靜電保護元件及其製造方法
TW201814996A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 靜電放電電路
JP2018120955A (ja) * 2017-01-25 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US20180254630A1 (en) * 2015-03-02 2018-09-06 Globalfoundries Inc. Method to protect sensitive devices from electrostatic discharge damage
CN109672159A (zh) * 2017-10-13 2019-04-23 台湾积体电路制造股份有限公司 静电放电保护的电路、系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463362B (en) * 1999-01-19 2001-11-11 Seiko Epson Corp Electrostatic protection circuit and semiconductor integrated circuit using the same
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
EP1987537A1 (en) * 2006-02-17 2008-11-05 Nxp B.V. Electro static discharge protection in integrated circuits
US7548405B2 (en) * 2006-12-20 2009-06-16 International Business Machines Corporation Systems and methods using diodes to protect electronic devices
WO2011083415A1 (en) * 2010-01-07 2011-07-14 Koninklijke Philips Electronics N.V. Led lighting circuit
JP5543514B2 (ja) * 2012-03-23 2014-07-09 株式会社東芝 半導体発光素子及びその製造方法
US11081882B2 (en) * 2018-07-19 2021-08-03 Kemet Electronics Corporation ESD suppression using light emissions
US11387648B2 (en) * 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
FR3093598B1 (fr) * 2019-03-05 2023-08-04 St Microelectronics Srl Dispositif de protection contre les surtensions

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877351A (zh) * 2009-04-28 2010-11-03 川崎微电子股份有限公司 具有防esd和eos的保护电路的半导体集成电路
US20130050887A1 (en) * 2011-08-23 2013-02-28 Micron Technology, Inc. Combination esd protection circuits and methods
US20180254630A1 (en) * 2015-03-02 2018-09-06 Globalfoundries Inc. Method to protect sensitive devices from electrostatic discharge damage
TW201742345A (zh) * 2016-03-18 2017-12-01 英特爾智財公司 省面積且強健的靜電放電電路
US20180025934A1 (en) * 2016-07-19 2018-01-25 SK Hynix Inc. Semiconductor integrated circuit device having electrostatic discharge protection circuit
TW201806277A (zh) * 2016-08-02 2018-02-16 久尹股份有限公司 靜電保護元件及其製造方法
TW201814996A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 靜電放電電路
JP2018120955A (ja) * 2017-01-25 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置
CN109672159A (zh) * 2017-10-13 2019-04-23 台湾积体电路制造股份有限公司 静电放电保护的电路、系统及方法

Also Published As

Publication number Publication date
US11303117B2 (en) 2022-04-12
US20210036511A1 (en) 2021-02-04
TW202105874A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
TWI711240B (zh) 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
WO2018028194A1 (zh) 瞬态过电压保护电路和包含其的阵列基板、显示装置
KR101760171B1 (ko) Esd 보호 구조 및 광양자 공급원을 포함하는 집적 회로
WO2017118028A1 (zh) 一种浪涌防护器件
CN107403797B (zh) 高压esd保护器件、电路及装置
CN111900969B (zh) 一种SiC-MOSFET的驱动电路
CN208572049U (zh) 一种igbt控制驱动保护模块
CN106356827B (zh) 对电话线路的过电压保护
TW201711517A (zh) 光模組
CN104051446B (zh) 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN109449156A (zh) 一种端口静电释放保护电路
CN113380786B (zh) 集成逆导二极管的可控硅瞬态电压抑制保护器件结构
US11183838B2 (en) Power sourcing equipment and power over ethernet system
CN209045551U (zh) 一种端口静电释放保护电路
CN209283196U (zh) 绝缘栅双极型晶体管的过流保护电路
CN107508254B (zh) 一种具有快速响应过压保护功能的稳压电路
CN205283121U (zh) 一种浪涌防护器件
CN108879632B (zh) 静电放电保护电路
TWI727518B (zh) 晶片上突波保護電路
CN109547001A (zh) 绝缘栅双极型晶体管的过流保护电路
CN210273822U (zh) 一种高效安全抗干扰的igbt驱动电路
CN114747109A (zh) 一种esd保护电路
CN107424990B (zh) 半导体器件及其单元、电路结构及其单元、电路系统
TWI464897B (zh) 光耦合裝置