TW201742345A - 省面積且強健的靜電放電電路 - Google Patents

省面積且強健的靜電放電電路 Download PDF

Info

Publication number
TW201742345A
TW201742345A TW106104303A TW106104303A TW201742345A TW 201742345 A TW201742345 A TW 201742345A TW 106104303 A TW106104303 A TW 106104303A TW 106104303 A TW106104303 A TW 106104303A TW 201742345 A TW201742345 A TW 201742345A
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
pad
esd
terminal
Prior art date
Application number
TW106104303A
Other languages
English (en)
Other versions
TWI715720B (zh
Inventor
克里斯汀 洛斯
古斯皮 可瑞羅
湯馬斯茲 畢達斯基
佛朗茲 庫特納
路易斯 吉列斯
伯恩哈德 史坦
Original Assignee
英特爾智財公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾智財公司 filed Critical 英特爾智財公司
Publication of TW201742345A publication Critical patent/TW201742345A/zh
Application granted granted Critical
Publication of TWI715720B publication Critical patent/TWI715720B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

說明一種裝置，包括：墊；第一電晶體，係與第二電晶體串聯耦合且被耦合至該墊；以及，自行偏壓電路，用以將第一電晶體偏壓而使得第一電晶體在靜電放電(ESD)事件期間被弱偏壓。也說明一種裝置，包括：第一電晶體；及第一區域鎮流電阻器，係由溝槽接觸(TCN)層所形成，第一區域鎮流電阻器具有耦合至第一電晶體的汲極或源極端子的第一端子。

Description

省面積且強健的靜電放電電路
本發明係有關靜電放電電路。
靜電放電(ESD)是二個帶電荷節點(例如，耦合至積體電路(IC)的輸入-輸出(IO))接腳)之間突然的電荷放電。此突然放電典型上產生短持續時間內通過IC的大電流，假使未適當處理或保護，這會造成IC損傷或破壞。此大電流由被稱為ESD保護電路之電路所避開(bypassed)。典型上，當ESD事件發生時，ESD保護電路提供通至地及/或電源的路徑，使得導因於ESD事件的高電流會繞過IC中對ESD敏感的電路。
200‧‧‧驅動器
201‧‧‧自行偏壓電路
202‧‧‧邏輯
301‧‧‧P-基板
302‧‧‧P井區
303‧‧‧淺溝槽隔離
304‧‧‧N+擴散區
305‧‧‧全空乏本質鰭
306a‧‧‧閘極電介質溝槽接觸
306b‧‧‧閘極電介質溝槽接觸
307‧‧‧通孔接點
308‧‧‧溝槽接觸層
309‧‧‧金屬閘極
310‧‧‧N+擴散區
601‧‧‧區域鎮流元件
602‧‧‧區域鎮流電阻器
800‧‧‧佈局
1000‧‧‧ESD強健的驅動器
2100‧‧‧計算裝置
從本發明的不同實施例之附圖及下述詳細說明，將更完整瞭解本發明的實施例，但是，不應將它們視為將本發明限定於特定實施例，它們僅是提供說明及瞭解。
圖1A-B顯示使用離散鎮流電阻器的靜電放電 (ESD)輸入-輸出(IO)驅動器的部份。
圖2顯示根據本發明的某些實施例之具有區域鎮流閘裝置之抗ESD IO驅動器的部份。
圖3顯示根據本發明的某些實施例之二個電晶體的剖面，其中，電晶體的其中之一被弱偏壓以在ESD事件期間提供區域電阻鎮流器。
圖4A顯示電壓強健性(Vt2)作為習知平面裝置之閘極偏壓函數的繪圖。
圖4B顯示根據某些實施例之Vt2作為配置成ESD事件期間提供區域電阻鎮流器之FinFET裝置的閘極偏壓函數的繪圖。
圖5顯示ESD設計窗口，以及，相較於習知的平面裝置之Vt2，從使用區域鎮流器元件的不同實施例之裝置取得的較低Vt2之優點。
圖6顯示根據本發明的某些實施例之金屬氧化物半導體場效電晶體(MOSFET)的區域鎮流之高階示意圖。
圖7A顯示根據某些實施例之使用溝槽接觸(TCN)層及閘極接觸(GCN)層形成的區域鎮流電阻器佈局的俯視圖。
圖7B顯示圖7A的側視圖的一部份，顯示根據某些實施例之增設冷卻用的假性通路之熱點及區域。
圖8顯示根據本發明的某些實施例之設有區域鎮流器的小巧型ESD MOSFET的佈局及對應示意圖。
圖9顯示根據本發明的某些實施例之相較於習知的離 散電阻器之區域鎮流器元件的有效性。
圖10顯示根據本發明的某些實施例之使用區域鎮流器元件的電晶體之抗ESD IO驅動器的部份。
圖11是繪圖，顯示根據本發明的某些實施例之使用造成較小佈局地板面積的區域鎮流器元件之Vt2改良。
圖12顯示根據某些實施例之具有ESD電路區域鎮流器元件的SoC(系統晶片)、或電腦系統、或智慧型裝置。
【發明內容及實施方式】
圖1A-B分別顯示使用離散電阻器鎮流器的抗靜電放電(ESD)IO驅動器100及120的部份。驅動器100及120顯示二極體d1及d2，二極體d2的陽極係耦合至墊(其可被耦合至接腳)，二極體d2的陰極係耦合至電源節點(例如，1.8V)，二極體d1的陽極係耦合至地，以及，二極體d1的陽極係耦合至墊。驅動器100包含二個耦合的可切換電晶體一p型電晶體MP1及n型電晶體MN1。電晶體MP1及MN1的汲極端係耦合在一起且係耦合至也被耦合至墊之離散的鎮流電阻器。p型電晶體MP1及n型電晶體MN1由前置驅動器所驅動，而前置驅動器被未顯示出的邏輯所控制。
除了額外的p型電晶體MP2與電晶體MP1相串聯耦合，及額外的n型電晶體MN2與電晶體MN1相串聯耦合以外，驅動器120係類似於驅動器100。此處，電晶體 MN2及MP2係串聯耦合而使得它們的汲極端係耦合在一起且被耦合至離散的鎮流電阻器，鎮流電阻器也被耦合至墊。在本實例中，電晶體MP2及MN2被固定的偏壓(例如，當電源是3.3V時為1.8V)所偏壓而操作於3.3V輸入-輸出(IO)訊號及供應電壓，而電晶體原本用於1.8V且由於可靠度限制而無法處理更高的電壓。換言之，電晶體MP2及MN2構成分別與MP1及MN1相疊接(cascode)。
離散的鎮流電阻器通常被用來限制電流局部化，藉以增加寄生橫向的NPN或PNP雙極接面電晶體(BJT)第二崩潰故障電流。這些鎮流電阻器(也稱為汲極鎮流電阻器)被用來取得用於ESD受害者(victim)及保護元件兩者的Vt2調諧。此處，「Vt2」一詞意指於其處裝置因熱效應而永久固障的電壓。對於ESD保護元件，Vt2應高於操作電壓(例如Vdd或電源供應)，而It2應儘可能高，以提供省面積的ESD保護。此處，「It2」一詞意指發生熱破壞處的電流。對於ESD受害者元件，Vt2應高於Vdd，但是，也高於ESD保護元件的Vt2。此外，用於ESD保護元件的Vt2及ESD受害者元件應低於破壞崩潰或閘極電介質可靠度限制。
在成熟的平面技術中，鎮流電阻通常是藉由電晶體的汲極(及源極)側上的矽化物阻隔來予以完成。替代地，採用傳統的金屬鎮流(metal ballasting)，其使用低層金屬(例如，金屬層1(M1))及/或通路作為具有矽化物 電晶體擴散的鎮流元件。離散的電阻器(如同驅動器100及120中所示)繼續做為提供鎮流電阻的典型機制。
但是，在進階(FinFET)技術中，矽化物阻隔由於圖案化、處理、及成本限制而不可行。確切而言，離散的電阻器典型上被串聯地添加至電晶體汲極端子。這些離散電晶體僅產生壓降，但是不提供It2的實質改良。ESD電流仍然不均勻地散佈，並且可形成熱點，而且裝置持續面對導因於局部危害的早期故障。此外，為了更佳的精準度及更低的可變性，這些離散的電阻器典型上是以大的閘極間距來予以完成。這意指因為在不同的間距之間需要過渡區，萬一核心電晶體在不同的間距情況，佈局在施行時會遇到問題。總而言之，離散電阻器會在佈局地板面積上增加不希望的開銷。
某些實施例說明調諧Vt2及改良It2的兩個機制。此二機制意指區域鎮流器閘極(LBG)及區域鎮流電阻器(LBR)。此二機制兩者都造成佈局地板面積的縮減以及更高的ESD性能，因而提供更佳的ESD保護。
根據某些實施例，在LBG中，藉由與ESD受害者元件串聯耦合之額外的電晶體閘極來達成鎮流。基本的原理是跳過堆疊的MOSFET(金屬氧化物半導體場效電晶體)佈局中之一或更多個閘極指部的連接，以降低有效的汲極-源極路徑中的電流(例如，取得堆疊中所使用的主動電晶體指部的橫向去偏壓(de-bias)，其造成用於改良的ESD強健性之較大的平均鎮流電阻)。在某些實施例中， 提供裝置，其包括：墊；第一電晶體(例如，LBG)，係與第二電晶體(例如，ESD受害者元件)串聯耦合且被耦合至墊；以及，自行偏壓電路，用以將第一電晶體偏壓而使得第一電晶體在靜電放電(ESD)事件期間被弱偏壓。
根據某些實施例，在LBR中，使用支援延長的接觸線，其從各單一電晶體區塊延伸出以形成區域鎮流電阻器。在某些實施例中，在經由通路而接觸TCN及/或GCN材料上方的金屬層之前，接觸線可以由溝槽接觸(TCN)及/或閘極接觸(GCN)材料來予以施行，並且可以以不同的形狀(例如，半迴圈、迴圈、直線、等等)來延伸。確切而言，根據某些實施例，用於鎮流的LBR可以以反應形式(亦即，矽化物)及它們的未反應形式(亦即，金屬的)來利用用於TCN/GCN等二者的材料。矽化物被形成於溝槽中。舉例而言，沈積會與矽擴散起反應並且形成矽化物之金屬(例如，Co、Ti、Ni、等等)。當在絕緣體之上藉由相同的製程步驟(例如，淺溝槽隔離(STI))來沈積金屬(例如，Co、Ti、Ni、等等)時，取得TCN/GCN的金屬形式(例如，高歐姆金屬電阻器區)。在某些實施例中，呈直接接觸於實體電晶體(例如，各區域汲極區)，此LBR會比藉由金屬線來予以連接至多電晶體區塊的汲極區的離散電阻器樣板更有效。
在下述說明中，說明許多細節以助於更瞭解本發明的實施例說明。但是，習於此技藝者將清楚，沒有這些特定細節，仍可實施本發明的實施例。在其它情況中，以方塊 圖形式而非詳細地顯示習知的結構及裝置，以免模糊了本發明的實施例。
注意，在實施例的對應圖式中，以線來代表訊號。某些線可能較粗，用以指示更多個構成的訊號路徑，及/或在一或更多個端點具有箭頭，用以指示主要的資訊流向。這些指示並非是限定性的。反而是，配合一或更多個例示性實施例，使用線以便於更容易瞭解電路或邏輯單元。如設計需求或偏好所示之任何呈現的訊號事實上包括在任一方向上行進且可以以任何適當型式的訊號設計來實施。
在通篇說明書以及在申請專利範圍中，「連接」一詞意指在連接的事物之間例如電、機械、或磁連接等直接連接，而無任何中介裝置。「耦合」一詞意指連接或間接連接的事物之間經由一或更多個被動或主動的中間裝置之例如電、機械、或磁連接等直接或間接連接。「電路」或「模組」一詞意指一或更多個配置成彼此協力以提供所需功能之一或更多個被動及/或主動組件。「訊號」一詞意指至少一電流訊號、電壓訊號、磁訊號、或資料/時脈訊號。「一(a或an)」及「定冠詞(the)」包含複數含意。「在…之中(in)」包含「在…之中(in)」及「在…上(on)」。
「實質上」、「靠近」、「幾乎」、「接近」、及「約」等詞一般意指在目標值的+/-10%之內。除非另外指明，否則，使用序數形容詞「第一」、「第二」、及「第三」等等來說明共同的物件，但僅表示意指類似的物 件之不同情況，而非要意指被如此說明的物件必須是依給定的順序、或是依時間、依空間、依層級或依任何其它方式。
基於本發明的目的，「A及/或B」及「A或B」詞句係意指(A)、(B)、或(A及B)。基於本發明的目的，「A、B及/或C」之詞句意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。在說明及申請專利範圍中，假使使用「左」、「右」、「前」、「後」、「頂(top)」、「底(bottom)」、「在…之上(over)」、「在…之下(under)」等等詞語中的任何詞語，則它們僅用於說明目的且不一定用於說明永久相對位置。
圖2顯示根據本發明的某些實施例之設有LBG裝置之抗ESD IO驅動器200的部份。須指出，圖2中代號(或名稱)與任何其它圖的元件相同之元件是以類似的說明的任何方式來操作或作用，但是不侷限於此。
驅動器200包括二極體d1和d2以及電晶體MN1和MP1(如同參考圖1A-B之說明所述般)、n型LGB裝置MN2、p型LGB裝置MP2、自行偏壓電路201、及邏輯202。此處，移除圖1A-B之離散的電阻器鎮流器。在某些實施例中，n型LGB裝置MN2係與n型電晶體MN1串聯地耦合，並且也被耦合至墊。在某些實施例中，LGB裝置MN2的源極端子(亦即，節點n1)係耦合至電晶體MN1的汲極端子，而LGB裝置MN2的汲極端子係耦合至墊及 p型LGB裝置MP2。在某些實施例中，p型LGB裝置MP2係與p型電晶體MP1串聯地耦合，並且也被耦合至墊。此處，LGB裝置MP2的源極端子(亦即，節點n4)係耦合至電晶體MP1的汲極端子，而LGB裝置MP2的汲極端子係耦合至墊及n型LGB裝置MN2。在一個情況中，MP1的源極端子係耦合至提供第一電源(例如，3.3V)的第一電源節點，而電晶體MN1的源極端子係耦合至地。
在某些實施例中，自行偏壓電路201包括二極體式連接的p型電晶體MP3以及二極體式連接的n型電晶體MN3。二極體式連接的MOSFET(金屬氧化物半導體場效電晶體)裝置是二端子裝置，其係配置成當導電反轉通道被形成時處於飽合區，以及，當形成相反極性時處於阻隔模式。在某些實施例中，電晶體MP3及MN3的源極/汲極端子係耦合至第二電源節點。第二電源節點可以比第一電源節點提供更低的電源。舉例而言，第二電源是1.8V，而第一電源是3.3V。在某些實施例中，二極體式連接的p型電晶體MP3的一個端子(亦即，節點n3)用以偏壓p型LGB裝置MP2。在某些實施例中，二極體式連接的n型電晶體MP2的一個端子(亦即，節點n2)用以偏壓n型LGB裝置MN2。
在某些實施例中，在ESD事件期間(例如，當沒有第一及第二電源而且大電流或電壓發生於墊上時)，電容耦合效應(如寄生電容器Cgs(閘極至源極電容器)、 Cgd(閘極至汲極電容器)、及Cbg(閘極至塊體電容器)所示)提供閘極偏壓給LGB裝置MP2和MN2的準浮動(quasi-floating)閘極端子。舉例而言，在ESD事件期間，在LGB裝置MP2的閘極端子上的電壓被弱降壓，或者，在LGB裝置MN2的閘極端子上的電壓被弱升壓(取決於不同的極性，在所述不同的極性處，ESD壓力事件可發生於IO墊)。
確切而言，在ESD事件期間，LGB裝置MP2及MN2被弱偏壓以及提供鎮流器電阻而不需要如圖1A-B中所示的任何離散鎮流電阻器。在某些實施例中，用於電晶體MN2及MP2的閘極偏壓可以用電容性分壓器而導出。 「弱偏壓」一詞於此通常意指電晶體閘極電壓Vgate，而電晶體閘極電壓Vgate至少是小於幾乎Vdrain/2(對於n型電晶體而言)的臨界電壓(Vt)，其中，「Vdrain」是在n型電晶體的汲極端子上的電壓(例如，Vt<Vgate<Vdrain/2)。相反地，強偏壓通常意指小於Vdrain的至少約Vdrain/2之電晶體閘極電壓(例如，Vdrain/2<Vgate<Vdrain)。被強偏壓的電晶體也是具有大於Vdrain的閘極電壓(例如，Vgate>Vdrain)之電晶體。
再參考圖2，在正常操作期間(例如，當第一及第二電源出現並且提供它們所預期的電源時)，經由二極體式連接的裝置(其中，Vt是臨界電壓)，LGB裝置MP2和MN2的閘極端被偏壓至正常位準(例如，至1.8V-Vt)。在某些實施例中，邏輯202是任何適當的已知計時邏輯， 用以經由預驅動器來開啟電晶體MN1和MP1而傳送資料至墊。
雖然圖2的實施例顯示n型及p型電晶體(例如，電晶體MN1和MP1)的完全IO驅動器組合，但是，在某些實施例中，一個LGB裝置服務二個電晶體-耦合至地的n型電晶體及耦合至電源的p型電晶體。舉例而言，電晶體MP2可被移除而且電晶體MN2可被耦合至電晶體MN1及MP1。在另一實施例中，電晶體MN2被移除，並且，電晶體MP2可被耦合至電晶體MN1和MP1。
圖3顯示根據本發明的某些實施例之二個電晶體的剖面視圖300，其中，這些電晶體的其中之一被弱偏壓以在ESD事件期間提供區域閘極鎮流。須指出，與任何其它圖的元件具有相同的代號(或名稱)之圖3的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。
剖面視圖300顯示二個FinFET(例如，電晶體MN1及MN2)P-基板301、P井區302、淺溝槽隔離(STI)303、N+擴散區304、完全空乏本質鰭部305；閘極電介質TCN 306(306a和306b)、通孔接點(VCN)307、以及用於浮動的N+擴散區310之(假性)TCN 308、以及金屬閘極309(例如，針對電晶體MN2的金屬閘極1以及針對電晶體MN1的金屬閘極2)。在某些實施例中，電晶體MN1及MN2具有代表圖2中的節點n1之共用的汲極/源極區。
再參考圖3，在某些實施例中，共用的N+擴散區310 是浮動的且可以被耦合至溝槽接觸(TCN)層308。此處，TCN層是在第一金屬層之下的任何適當層或是與可以用以連接不同節點的第一金屬層在相同的層。在某些實施例中，在ESD事件期間，LGB裝置MN2的閘極309被弱開啟(或被部份開啟)，以及，在正常操作期間被完全開啟。當裝置未被完全開啟(藉由施加電源位準至n型電晶體的閘極之開啟狀態)及未被完全關閉時(藉由施加地位準至n型電晶體的閘極之關閉狀態)，裝置會被弱開啟。
相較於圖1B的正規堆疊的MOSFET佈局，其中，二個通道不是被完全關閉(例如，閘極接地的NMOS(GGNMOS))就是被完全反轉(例如，閘極端子繫於高位準)，LGB裝置MN2可以被模型化成宛如雙閘極通道的部份未被完全反轉，但是，某些電流仍然漂移流動以及散佈在假性閘極之下較大的體積，而不是被侷限於正好在閘極下方之薄的反轉層中。此電流路徑以假性閘極之下的電阻器來予以顯示。在某些實施例中，LGB裝置MN2等同於提供用於電流散佈之鎮流的設有擴充的汲極之電晶體，其導致在ESD期間裝置更高的電壓強健性Vt2。
圖4A顯示例如圖1A及圖1B中所使用的習知平面裝置之閘極偏壓相對於電壓強健性Vt2之圖400。於此，x軸是跨越圖1A或圖1B的驅動器電晶體MN1上的Vgs(閘極至源極電壓)，以及，y軸是電壓Vt2。圖4B顯示圖420，其顯示根據某些實施例之配置成ESD事件期間提供區域電阻鎮流器之圖2的FinFET裝置的MN1的閘極偏 壓Vgs1相對於電壓強健性Vt2之繪圖。圖420顯示與圖400相反的行為，因而提供移動ESD餘裕(例如，隨著跨於LGB裝置MN2上的Vgs增加，Vt2在抵達最大點後下降)。
圖5顯示圖形500，其顯示ESD設計窗口，以及，相較於習知的平面裝置之電壓強健性Vt2，使用區域鎮流器元件的不同實施例之裝置取得的較小電壓強健性Vt2之優點。此處，x軸是電壓且y軸是ESD電流。圖500顯示IC操作區、IC可靠度區、及熱故障效應區之間的安全ESD保護區。在ESD設計窗口內的設計餘裕以雙箭頭線來表示。在這些限制下，對於設計ESD保護電路是挑戰。各式各樣的實施例之區域鎮流器式設計會取得IV曲線「A」，而圖1A-B習知的離散電阻器鎮流器設計取得IV曲線「B」。相較於圖1A-B的習知離散電阻器鎮流器設計，各式各樣的實施例之區域鎮流器式設計提供通路給相對於電壓為更高的ESD電流(因此較佳的ESD性能)。
圖6顯示根據本發明的某些實施例之金屬氧化物半導體場效電晶體(MOSFET)的區域鎮流之高階圖600。須指出，與任何其它圖的元件具有相同的代號(或名稱)之圖6的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。
在某些實施例中，區域鎮流器電阻器602係緊密地耦合至電晶體區塊的汲極端子以形成區域鎮流器元件601。 多個區域鎮流器元件可以被平行耦合而使得鎮流器元件的各電晶體的源極端子形成共同的源極端子，而各鎮流器元件的區域鎮流器電阻器的一個端子形成共同汲極端子。在某些實施例中，區域鎮流器電阻器602是LGB裝置。在某些實施例中，區域鎮流電阻器602是TCN/GCN式電阻器，其中，GCN是閘極接觸層。此處，GCN層是在第一金屬層之下的任何適當層或是在與可用以連接不同的節點之第一金屬層相同的層中。在此情況中，區域鎮流電阻器602與各電晶體區塊係串聯地設置。在某些實施例中，為了區域源鎮流，電阻器將被連接至地且不被連接至墊。
圖7A顯示根據某些實施例之使用TCN層及GCN層形成區域鎮流電阻器的佈局之俯視圖700。須指出，與任何其它圖的元件具有相同的代號(或名稱)之圖7A的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。
俯視圖700顯示設有由TCN金屬條及GCN層所形成的區域鎮流電阻器之多鰭部FinFET區塊。鎮流電阻器包括TCN及/或GCN材料以及在經由通路而被接觸至上述金屬層之前以不同的形狀(例如，半迴圈、迴圈、直線、等等)而延伸。這些用於鎮流之不同的結構機構會利用反應形式(亦即，矽化物)及不反應形式(亦即，金屬的)的TCN/GCN材料。由於與實體電晶體區塊呈緊密接觸(例如，各區域汲極區)，所以，此LBR(區域鎮流電阻器)比如同參考圖1A-B所示之由金屬線連接至多電晶體區的 汲極區之離散電阻器樣板更有效。
再參考圖7A，此處，TCN及GCN層以迴圈耦合以形成鎮流器電阻器，使得鎮流器電阻器的一端形成汲極接點(耦合至更高金屬層(例如，M0))。在某些實施例中，鎮流器電阻器的第二端增加地耦合至假性通路接點(例如，VCN接點)。此處，VCN層是任何適當的層，可用於提供通路功能。在某些實施例中，VCN接點耦合至更高金屬層(例如，M0)的區段。耦合鎮流器電阻器迴路的VCN接點設於此佈局的熱點頂部或是直接鄰近此佈局的熱點。期望最強的加熱是在假性VCN接點與STI(例如，沈積的金屬複合物)上的TCN層及擴散上的TCN(例如，溫度靈敏的矽化物)之間的介面處。圖7B顯示圖7A的俯視圖700的部份720，顯示根據某些實施例之將添加用於冷卻的假性通路(未顯示於圖7A中)之區域及熱點。
再參考圖7A，在某些實施例中，VCN接點及相關連的金屬層或金屬柱(例如，M0)提供冷卻給熱點，否則將會故障(例如，因電晶體的電子遷移或熱崩潰)。在某些實施例中，額外的假性金屬可以與假性VCN接點的頂部上對應的通路相堆疊，以在假性VCN接點/通路的頂部上進一步冷卻。沿著擴散之垂直箭頭顯示電流的密度。舉例而言，頂部較大的箭頭意指大的電流，而較小的箭頭意指較小的電流。沿著主動擴散區的水平箭頭代表個別鰭部中的電流。佈局700的其它元件包含形成於矽擴散上的聚 條(poly stripe)、TCN條(或層)。藉由將鎮流電阻器整合為TCN及/或GCN層，可能不需要如圖1A-B所示的離散鎮流電阻器。
圖8顯示根據本發明的某些實施例之用於設有區域鎮流器之輕巧的ESD MOSFET的佈局800及對應圖820。須指出，與任何其它圖的元件具有相同的代號(或名稱)之圖8的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。
使用區域鎮流電阻器的不同實施例避免需要金屬接線來連接離散的電晶體區塊至個別的電阻器元件(二者常常被配置於分開的大陣列中)。根據某些實施例，佈局800是設有接觸線從電晶體上的接觸方向(例如，y方向)單向地延伸出之區域鎮流電阻器LBR(例如，602)的MOS配置佈局。延伸的接觸線可以被拉引於任何現有的電晶體佈局閘極間距上，其造成可以有面積節省及最小的寄生電容。在某些情況中，TCN係延伸於(通常是假性的)擴散區之上，因為由正與矽擴散相接觸之TCN材料所形成的矽化物區而可產生相較於STI之上的TCN之所想要的增加電阻。對應示圖820顯示佈局800的四個MOS電晶體及它們相關聯的區域鎮流電阻器602(注意，電晶體及電阻器係分組為601)。
圖9顯示繪圖900，其顯示根據本發明的某些實施例之相較於習知的離散電阻器之區域鎮流器元件的有效性。此處，x軸是傳輸線脈衝(TLP)電壓(單位為伏特 (V))，y軸是TLP電流(單位為安培(A))。
繪圖900顯示3條IV特徵曲線。實線是針對如參考圖1A-B所述的習知離散鎮流電阻器。正常的虛線是針對使用不同實施例的區域鎮流電阻器之情況的IV曲線。點虛線曲線是當無IO驅動器沒有鎮流器阻器時的IV曲線。習知離散的鎮流電阻器及沒有鎮流電阻器的兩種情況都顯示早期故障。繪圖900展示使用施加至GGNMOS電晶體的區域鎮流器元件(LBE)之有效性，此處係顯示為針對區域鎮流電阻(LBR)。IV斜率可以被調諧成好像具有習知鎮流(例如，高達7V/0.05mA)，但是然後，額外的優點變得清楚-藉由避免區域化的早期故障及將It2上推(其與習知的鎮流相反或是與無鎮流相反)而能夠有強力的雙載子作用。該等實施例允許使用LBR強固(LBR-hardened)裝置不是作為區域ESD鉗制器(clamp)及/或就是作為ESD強健驅動器。不同實施例的LBR節省佈局面積，也降低寄生電容。
圖10顯示根據本發明的某些實施例之使用區域鎮流器元件的電晶體之ESD強健的IO驅動器1000的部份。須指出，與任何其它圖的元件具有相同的代號(或名稱)之圖10的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。ESD強健驅動器1000類似於圖2，但是，自行偏壓電路被移除、LBG裝置MP2及MN2被移除(所以，對應的電晶體MP3及MN3也被移除)以及電晶體MP1及MN1由LBR積體MOS裝置(例如，601)所 取代除外。在功能上，ESD強健的驅動器電路1000類似於ESD強健的驅動器電路200。
圖11顯示繪圖1100，繪圖1100顯示根據本發明的實施例之使用造成較小佈局地板面積的區域鎮流器元件之Vt2改良。此處，x軸是TLP電壓(V)，y軸是TLP電流(A)。從左方算起之第一IV曲線(STK)是具有圖1B的堆疊電晶體配置，但是不具有離散的鎮流電阻器。從左方算起之第二IV曲線(亦即，STK+鎮流電阻器)是具有圖1B的堆疊電晶體配置。第三IV曲線(亦即SKG)是具有圖2的LGB式電路200。
一旦增加離散的鎮流器電阻(例如，+0.5k歐姆→對於STK，Vt2會+1V→STK+BallastRes)，在堆疊的電晶體上Vt2如預期地增加。未使用鎮流器電阻的區域鎮流閘極(SKG裝置)可取得相同的Vt2增加，因而具有顯著的佈局地板面積節省。取得等效Vt2。相較於LBR方式，LGB的一個優點是完全沒有鎮流電阻器之地板面積節省。
圖12顯示根據某些實施例之具有ESD電路區域鎮流器元件的SoC(系統晶片)、或電腦系統、或智慧型裝置。須指出，與任何其它圖形的元件具有相同的代號(或名稱)之圖12的元件可以以任何類似於所述的方式來操作或作用，但不侷限於此。
圖12繪示行動裝置實施例的方塊圖，而平坦表面介面連接器可被使用於其中。為實施例的目的，在不同電路、模組、及邏輯區塊中的電晶體是金屬氧化物半導體 (MOS)電晶體，其包含汲極、源極、閘極、及塊體端子。電晶體也包含三閘極及FinFET電晶體。閘極環繞的圓柱電晶體、穿隧FET(TFET)、方形接線、或長方條電晶體、或是實施例如奈米碳管或自旋子裝置的電晶體功能之其它裝置。MOSFET對稱的源極和汲極端子是相同的端子且於此可互換使用。另一方面，TFET裝置具有不對稱的源極和汲極端子。在不悖離本發明的範圍下，習於此技藝者將瞭解可以使用例如二極接面電晶體等其它電晶體--BJT PNP/NPN、BiCMOS、CMOS、eFET、等等。
在某些實施例中，計算裝置2100代表行動計算裝置，例如平板電腦、行動電話或智慧型電話、無線賦能e讀取器、或其它無線行動裝置。將瞭解大致地顯示某些組件，此裝置的所有組件並未全部被顯示於計算裝置2100中。
在某些實施例中，在計算裝置2100中的各區塊是個別晶片，設有區域鎮流器元件的ESD電路係設在個別晶片的墊(耦合至接腳)處。在某些實施例中，在SoC是單一大型晶片的情況中，設有區域鎮流器元件的ESD電路係設在SoC的墊(耦合至接腳)處。
在一個實施例中，處理器2110包含一或更多個實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、或是其它處理機構。由處理器2110所實施的處理操作包含操作平台或操作系統的執行，應用及/或裝置功能係執行於操作平台或操作系統上。本發明的不同實施 例也包括例如無線介面等在2170內的網路介面，使得系統實施例可以被併入於例如蜂巢式電話或個人數位助理等無線裝置。
處理操作包含與使用人或其它裝置的I/O(輸入/輸出)有關的操作、與電力管理有關的操作、及/或與連接計算裝置2100至另一裝置有關的操作。處理操作也包含與音訊I/O及/或顯示I/O有關的操作。
在一個實施例中，計算裝置2100包含音訊子系統2120，代表提供音訊功能給計算裝置之相關硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動程式、編解碼)組件。音訊功能包含揚音器及/或耳機輸出、以及麥克風輸入。用於這些功能的裝置可以被集成於計算裝置2100中，或是被連接至計算裝置2100。在一個實施例中，藉由提供由處理器2110所接收及處理的音頻命令，使用者與計算裝置2100互動。
顯示子系統2130代表提供視覺及/或觸覺顯示給使用者以與計算裝置2100互動的硬體(例如，顯示裝置)及軟體(例如，驅動程式)。顯示子系統2130包含顯示介面2132，其包含用以提供顯示給使用者的特定螢幕或硬體裝置。在一個實施例中，顯示介面2132包含與處理器2110分開的邏輯以實施與顯示有關的至少某處理。在一個實施例中，顯示子系統2130包含觸控螢幕(或觸控墊)裝置，其提供輸出及輸入給使用者。
I/O控制器2140代表與使用者互動有關的硬體裝置及 軟體組件。I/O控制器2140可以操作以管理硬體，硬體是音頻子系統2120及/或顯示子系統2130的部份。此外，I/O控制器2140顯示用於連接至計算裝置2100之額外裝置的連接點，使用者可以與系統經由計算裝置2100而互動。舉例而言，可以被附接至計算裝置2100的裝置包含麥克風裝置、揚音器或立體聲系統、視訊系統或其它顯示裝置、鍵盤或小鍵盤裝置、或是例如讀卡機或其它裝置等特定應用的其它I/O裝置。
如上所述，I/O控制器2140可以與音訊子系統2120及/或顯示子系統2130互動。舉例而言，經由麥克風或其它音訊裝置的輸入可以提供輸入或命令用於計算裝置2100的一或更多個應用或功能。此外，可以提供音訊輸出，取代或增加至顯示輸出。在另一實例中，假使顯示子系統2130包含觸控螢幕，則顯示裝置也用作為輸入裝置，至少部份地由I/O控制器2140所管理。在計算裝置2100上也有其它的按鍵或開關以提供由I/O控制器2140管理的I/O功能。
在一個實施例中，I/O控制器2140管理例如加速計、相機、光感測器或其它環境感測器、或是可包含於計算裝置2100中的其它硬體。輸入可為直接使用者互動的一部份，以及提供環境輸入給系統來影響其操作(例如，過濾雜訊、調整顯示器亮度偵測、應用相機閃光燈、或其它特點)。
在一個實施例中，計算裝置2100包含電力管理 2150，其管理電池電力使用、電池充電、及與省電操作有關的特點。記憶體子系統2160包含用以儲存資訊於計算裝置2100中的記憶體裝置。記憶體包含非依電性的(亦即，假使中斷供電給記憶體裝置，狀態仍然不變)及/或依電性的(亦即，假使中斷供電給記憶體裝置，則狀態會是未定的)。記憶體子系統2160可以儲存應用資料、使用者資料、音樂、相片、文件、或其它資料、以及與計算裝置2100的應用及功能的執行有關的系統資料(無論是否長期或暫時的)。
實施例的元件也被設置成機器可讀取的媒體(例如，記憶體2160)，用以儲存電腦可執行的指令(例如，用以實施此處所述的任何其它處理的指令)。機器可讀取媒體(例如，記憶體2160)可以包含但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相變記憶體(PCM)、或適用來儲存電子或電腦可執行的指令等其它型式的機器可讀取媒體。舉例而言，本發明的實施例可以下載作為電腦程式(例如，BIOS)，電腦程式可藉由經由通訊鏈路(例如，數據機或網路連接)的資料訊號而從遠端電腦(例如，伺服器)傳送至請求的電腦(例如，客戶端)。
連接2170包含硬體裝置(例如，無線及/或有線連接器以及通訊硬體)以及軟體組件(例如，驅動程式、協定堆疊)以使計算裝置2100能夠與外部裝置通訊。計算裝置2100可以是分開的裝置，例如其它計算裝置、無線接 取點或基地台、以及例如耳機、印表機、或其它裝置等週邊。
連接2170可包含多個不同型式的連接。一般而言，計算裝置2100係顯示有蜂巢式連接2172及無線式連接2174。蜂巢式連接2172一般意指無線載波提供的蜂巢式網路連接，例如經由GSM(全球行動通訊系統)或變異或衍生、CDMA(分碼多接取)或變異或衍生、TDM(分時多工化)或變異或衍生、或其它蜂巢式服務標準等提供。無線連接(或無線介面)2174意指非蜂巢式的無線連接，以及，包含個人區域網路(例如，藍芽、近場、等等)、區域網路(例如，WiFi)、及/或廣域網路(例如，WiMax)、或其它無線通訊。
週邊連接2180包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)以作成週邊連接。將瞭解到，計算裝置2100可以是週邊裝置(至「2182」)至其它計算裝置、以及具有連接至其的週邊裝置(「來自」2184)。計算裝置2100通常具有「駐泊式」連接器以為了例如管理(例如，下載及/或上載、改變、同步)計算裝置2100上的內容而連接至其它計算裝置。此外，駐泊式連接器允許計算裝置2100連接至某些週邊，允許計算裝置2100控制內容輸出至例如影音或其它系統。
除了專用的駐泊式連接器或其它專用連接硬體之外，計算裝置2100可以經由一般或標準式連接器而形成週邊連接1680。一般型式包含通用串列匯流(USB)連接器 (包含任何數目的不同硬體介面)、包含迷你顯示埠(MDP)之顯示埠、高清晰度多媒體介面(HDMI)、火線、或其它型式。
在本說明書中述及「實施例」、「一個實施例」、「某些實施例」或「其它實施例」意指配合實施例所述的特定特點、結構、或特徵是包含在至少一實施例中，但不一定在所有實施例中。因此，出現「實施例」、「一個實施例」或「某些實施例」不一定都意指相同實施例。假使說明書陳述組件、特點、結構、或特徵「may(可以)」、「might(可能)」、或「could(可以)」被包含時，則未要求該特定的組件、特點、結構、或特徵被包含。假使說明書或申請專利範圍述及「a(一)」或「an(一)」元件時，未意指僅有這些元件中的一個。假使說明書或申請專利範圍意指「額外的」元件時，則未排除有一個以上的增加元件。
此外，特定的特點、結構、功能、或特徵可以在一或更多個實施例中以任何適當方式相結合。舉例而言，在與二個實施例相關連之特定特點、結構、功能、或特徵未互相排斥之任意處，第一實施例可以與第二實施例相結合。
雖然已配合本發明的特定實施例而說明本發明，但是，在慮及上述說明後，習於此技藝者將清楚知道這些實施例的很多替代、修改、及變異。本發明的實施例是要涵蓋落在後附的申請專利範圍的寬廣範疇內的所有這些替代、修改、及變異。
此外，為了說明及顯示的簡明起見，熟知之對積體電路(IC)晶片的電力/接地連接及其它組件可以被顯示於或不被顯示於呈現的圖中，以免模糊本發明。此外，為了避免模糊本發明，也慮及這些方塊圖配置的實施之相關細節是高度地取決於本發明要實施於其中的平台之事實，以方塊圖形式來顯示配置(亦即，這些細節應良好地在習於此技藝者的瞭解之內)。雖然本發明具體細節(例如，電路)以說明本發明的例示性實施例，但是，習於此技藝者應瞭解沒有這些特定細節、或是以這些特定細節的變異，仍可實施本發明。說明因而被視為是說明性的而非限定的。
下述實例係關於另外的實施例。在一或更多個實施例中的任意處，可以使用這些實例中的特定細節。此處所述的裝置的所有選擇的特點可以與方法或製程相關地實施。
舉例而言，提供裝置，其包括：墊；第一電晶體，係與第二電晶體串聯地耦合且被耦合至墊；以及，自行偏壓電路，用以將第一電晶體偏壓而使得第一電晶體在靜電放電(ESD)事件期間被弱偏壓。在某些實施例中，第一及第二電晶體是n型FinFET。在某些實施例中，裝置包括第一二極體，經由地節點而被耦合至第二電晶體及墊。
在某些實施例中，自行偏壓電壓包括：二極體式連接的電晶體，設有耦合至第一電晶體的源極端子以及耦合至第一電源節點的汲極端子。在某些實施例中，裝置包括第三電晶體，係與第四電晶體串聯地耦合且被耦合至墊。在 某些實施例中，第三及第四電晶體是p型FinFET。在某些實施例中，自行偏壓電路會將第三電晶體偏壓，使得在ESD事件期間，第三電晶體會被弱偏壓。在某些實施例中，自行偏壓電路包括二極體式連接的電晶體，二極體式連接的電晶體設有耦合至第三電晶體的源極端子以及耦合至第一電源節點的汲極端子。在某些實施例中，裝置包括第二二極體，經由第二電源節點而被耦合至第四電晶體及墊。在某些實施例中，第二電源節點供應的電力會高於第一電源節點供應的電力。在某些實施例中，第三及第四電晶體是p型FinFET。
在另一實施例中，提供系統，其包括：積體電路，包含：輸入-輸出墊(I/O)；及，靜電放電(ESD)電路，係耦合至I/O墊，其中，ESD電路包括：第一電晶體，係與第二電晶體串聯地耦合且被耦合至I/O墊；以及，自行偏壓電路，將第一電晶體偏壓而使得在ESD事件期間第一電晶體會被弱偏壓；以及，介面，允許積體電路與另一裝置通訊。
在某些實施例中，自行偏壓電路包括二極體式連接的電晶體，設有耦合至第一電晶體的源極端子、以及耦合至第一電源節點的汲極端子。在某些實施例中，ESD電路包括對上述裝置之裝置。
在另一實例中，提供裝置，其包括：第一電晶體；及，由溝槽接觸(TCN)層所形成的第一區域鎮流電阻器，第一區域鎮流電阻器具有第一端子，係耦合至第一電 晶體的汲極或源極端子。在某些實施例中，第一電晶體是n型FinFET，並且，其中，電晶體的源極端係直接或間接地耦合至地節點。在某些實施例中，第一區域鎮流電阻器具有耦合至墊的第二端子。
在某些實施例中，第一區域鎮流電阻器係耦合至用於冷卻的假性通路接觸節點(VCN)。在某些實施例中，假性通路係耦合至金屬柱。在某些實施例中，裝置包括：第二電晶體，及TCN層形成的第二區域鎮流電阻器，第二區域鎮流電阻器具有耦合至第二電晶體的汲極或源極端子之第一端子。在某些實施例中，第二電晶體具有直接或間接地耦合至電源節點之源極端子，並且，其中，第二區域鎮流電阻器具有耦合至墊的第二端子，其中，第二區域鎮流電阻器係耦合至用於冷卻之假性通路接觸節點(VCN)，並且，其中，假性通路係耦合至金屬柱。在某些實施例中，當TCN係延伸於一或更多個擴散區上時，第一區域鎮流電阻器的電阻會增加。
在另一實例中，提供系統，其包括：記憶體；處理器，係耦合至記憶體，處理器具有根據上述的設備；以及，無線介面，用以允許處理器與另一裝置相通訊。
在另一實例中，提供方法，其包括：在靜電放電(ESD)事件期間，將第一電晶體弱偏壓，第一電晶體係與第二電晶體串聯地耦合且被耦合至墊。在某些實施例中，第一及第二電晶體是n型FinFET。在某些實施例中，方法包括將第一二極體經由地節點而被耦合至第二電 晶體及墊。
在另一實例中，提供裝置，其包括：機構，在靜電放電(ESD)事件期間，將第一電晶體弱偏壓，第一電晶體係與第二電晶體串聯地耦合且被耦合至墊。在某些實施例中，第一及第二電晶體是n型FinFET。在某些實施例中，裝置包括將第一二極體經由地節點而被耦合至第二電晶體及墊之機構。
提供摘要，以使閱讀者確認技術揭示的本質及精神。提供摘要，但其並非用以限定申請專利範圍的意義或範圍。下述申請專利範圍於此一併列入詳細說明，但是，各專利範圍請求項係依據它自己作為分別的實施例。
200‧‧‧驅動器
201‧‧‧自行偏壓電路
202‧‧‧邏輯

Claims (21)

  1. 一種裝置，包括：墊；第一電晶體，係與第二電晶體串聯耦合且被耦合至該墊；以及自行偏壓電路，用以將第一電晶體偏壓而使得該第一電晶體在靜電放電(ESD)事件期間被弱偏壓。
  2. 如申請專利範圍第1項之裝置，其中，該第一及第二電晶體是n型FinFET。
  3. 如申請專利範圍第1項之裝置，其包括第一二極體，該第一二極體經由地節點而被耦合至該第二電晶體及該墊。
  4. 如申請專利範圍第2項之裝置，其中，該自行偏壓電路包括：二極體式連接的電晶體，該二極體式連接的電晶體具有耦合至該第一電晶體的源極端子以及耦合至第一電源節點的汲極端子。
  5. 如申請專利範圍第3項之裝置，其包括第三電晶體，該第三電晶體係與第四電晶體串聯地耦合且被耦合至該墊。
  6. 如申請專利範圍第5項之裝置，其中，該第三及第四電晶體是p型FinFET。
  7. 如申請專利範圍第6項之裝置，其中，該自行偏壓電路係用以將該第三電晶體偏壓，使得在該ESD事件期間，該第三電晶體要被弱偏壓。
  8. 如申請專利範圍第7項之裝置，其中，該自行偏壓電路包括二極體式連接的電晶體，該二極體式連接的電晶體具有耦合至第三電晶體的源極端子以及耦合至該第一電源節點的汲極端子。
  9. 如申請專利範圍第8項之裝置，其包括第二二極體，該第二二極體經由第二電源節點而被耦合至該第四電晶體及該墊。
  10. 如申請專利範圍第9項之裝置，其中，該第二電源節點係用以供應比由該第一電源節點所供應的電力還高的電力。
  11. 如申請專利範圍第1項之裝置，其中，該第三及第四電晶體是p型FinFET。
  12. 一種裝置，包括：第一電晶體；以及第一區域鎮流電阻器，由溝槽接觸(TCN)層所形成，該第一區域鎮流電阻器具有耦合至該第一電晶體的該汲極或源極端子的第一端子。
  13. 如申請專利範圍第12項之裝置，其中，該第一電晶體是n型FinFET，並且，其中，該電晶體的源極端子係直接或間接地耦合至地節點。
  14. 如申請專利範圍第13項之裝置，其中，該第一區域鎮流電阻器具有耦合至墊的第二端子。
  15. 如申請專利範圍第14項之裝置，其中，該第一區域鎮流電阻器係耦合至用於冷卻的假性通路接觸節點 (VCN)。
  16. 如申請專利範圍第15項之裝置，其中，該假性通路係耦合至金屬柱。
  17. 如申請專利範圍第12項之裝置，包括：第二電晶體，以及第二區域鎮流電阻器，係由TCN層所形成，該第二區域鎮流電阻器具有耦合至該第二電晶體的汲極或源極端子之第一端子。
  18. 如申請專利範圍第17項之裝置，其中，該第二電晶體具有源極端子，該源極端子係直接或間接地耦合至電源節點，並且，其中，該第二區域鎮流電阻器具有耦合至該墊的第二端子，其中，該第二區域鎮流電阻器係耦合至用於冷卻的假性通路接觸節點(VCN)，而且，其中，該假性通路係耦合至金屬柱。
  19. 如申請專利範圍第12項之裝置，其中，當該TCN係延伸於該一或更多個擴散區之上時，該第一區域鎮流電阻器的電阻增加。
  20. 一種系統，包括：積體電路，包含：輸入-輸出墊(I/O)；及靜電放電(ESD)電路，係耦合至該I/O墊，其中，該ESD電路包括：第一電晶體，係與第二電晶體串聯地耦合且被耦合至該I/O墊；以及， 自行偏壓電路，將該第一電晶體偏壓而使得在ESD事件期間該第一電晶體要被弱偏壓；以及，介面，允許該積體電路能夠與另一裝置通訊。
  21. 如申請專利範圍第20項之系統，其中，該自行偏壓電路包括：二極體式連接的電晶體，該二極體式連接的電晶體具有耦合至該第一電晶體的源極端子、以及耦合至第一電源節點的汲極端子。
TW106104303A 2016-03-18 2017-02-09 省面積且強健的靜電放電電路 TWI715720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/073,950 2016-03-18
US15/073,950 US10332871B2 (en) 2016-03-18 2016-03-18 Area-efficient and robust electrostatic discharge circuit

Publications (2)

Publication Number Publication Date
TW201742345A true TW201742345A (zh) 2017-12-01
TWI715720B TWI715720B (zh) 2021-01-11

Family

ID=59850513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104303A TWI715720B (zh) 2016-03-18 2017-02-09 省面積且強健的靜電放電電路

Country Status (6)

Country Link
US (1) US10332871B2 (zh)
EP (1) EP3430722A4 (zh)
KR (1) KR20180118629A (zh)
CN (1) CN108702148B (zh)
TW (1) TWI715720B (zh)
WO (1) WO2017160415A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696330B (zh) * 2018-04-18 2020-06-11 力旺電子股份有限公司 靜電放電電路
US10826493B1 (en) 2020-03-13 2020-11-03 Ite Tech. Inc. Gate driving circuit for providing high driving voltage
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
US11355927B2 (en) 2020-07-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for operating the same
TWI831155B (zh) * 2022-03-21 2024-02-01 大陸商常州欣盛半導體技術股份有限公司 提升驅動裝置靜電放電能力的方法及對應驅動裝置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208045498U (zh) 2017-03-29 2018-11-02 意法半导体国际有限公司 用于提供静电放电(esd)保护的电路
US11063429B2 (en) 2018-04-12 2021-07-13 Stmicroelectronics International N.V. Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
US10944257B2 (en) 2018-04-13 2021-03-09 Stmicroelectronics International N.V. Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection
US10381787B1 (en) 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
US10804900B2 (en) * 2018-08-21 2020-10-13 Texas Instruments Incorporated Pad limited configurable logic device
CN111081760B (zh) * 2019-12-13 2023-07-18 联合微电子中心有限责任公司 一种检测TSV中Cu扩散的器件结构及其制造方法
US11626719B2 (en) * 2020-03-31 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuit and method of operating the same
CN113809727A (zh) * 2020-06-11 2021-12-17 英特尔公司 驱动器辅助esd保护装置和方法
EP4199084A4 (en) * 2020-08-31 2023-10-11 Huawei Technologies Co., Ltd. FIN FIELD EFFECT TRANSISTOR, ESD PROTECTION CIRCUIT, FILTER CIRCUIT AND ELECTRONIC DEVICE
KR20220073008A (ko) 2020-11-26 2022-06-03 삼성전자주식회사 정전기 방전 특성의 대칭적 모델링을 위한 전계 효과 트랜지스터의 모델링 회로 및 이를 이용한 집적 회로의 설계 방법
US11804481B2 (en) * 2021-02-25 2023-10-31 Globalfoundries U.S. Inc. Fin-based and bipolar electrostatic discharge devices
CN115602681A (zh) * 2021-08-30 2023-01-13 台湾积体电路制造股份有限公司（Tw） 集成有硅穿孔的静电放电保护单元和天线
KR20230137776A (ko) 2022-03-22 2023-10-05 에스케이하이닉스 주식회사 입출력회로를 포함하는 전자시스템
US11955474B2 (en) * 2022-08-22 2024-04-09 Nanya Technology Corporation Semiconductor layout for electrostatic discharge protection, electrostatic discharge protection circuit, and method for forming the same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329692B1 (en) * 1998-11-30 2001-12-11 Motorola Inc. Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
JP3926975B2 (ja) * 1999-09-22 2007-06-06 株式会社東芝 スタック型ｍｏｓトランジスタ保護回路
US6275089B1 (en) * 2000-01-13 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Low voltage controllable transient trigger network for ESD protection
US6327126B1 (en) * 2000-01-28 2001-12-04 Motorola, Inc. Electrostatic discharge circuit
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
EP1402574A2 (en) * 2001-07-05 2004-03-31 Sarnoff Corporation Electrostatic discharge (esd) protection device with simultaneous and distributed self-biasing for multi-finger turn-on
US6867957B1 (en) * 2002-10-09 2005-03-15 Pericom Semiconductor Corp. Stacked-NMOS-triggered SCR device for ESD-protection
US6900970B2 (en) 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US7284549B1 (en) * 2003-08-19 2007-10-23 A.S.C. Industries, Inc. Portable barbeque grill
US7659138B2 (en) 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
EP1603162A1 (en) * 2004-05-28 2005-12-07 Infineon Technologies AG Device for esd protection of an integrated circuit
US7274544B2 (en) * 2004-10-21 2007-09-25 Taiwan Semiconductor Manufacturing Company Gate-coupled ESD protection circuit for high voltage tolerant I/O
US7196406B2 (en) * 2004-11-22 2007-03-27 Infineon Technologies Ag ESD protection apparatus for an electrical device
DE102005013687B3 (de) * 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen
US7427887B2 (en) * 2005-05-13 2008-09-23 Analog Devices, Inc. Open drain driver, and a switch comprising the open drain driver
US7746608B2 (en) * 2005-11-02 2010-06-29 Texas Instruments Incorporated Methodology to guard ESD protection circuits against precharge effects
JP2007214420A (ja) * 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体集積回路
DE102006022105B4 (de) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102006023429B4 (de) * 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis
US7848068B2 (en) * 2006-09-07 2010-12-07 Industrial Technology Research Institute ESD protection circuit using self-biased current trigger technique and pumping source mechanism
US7839612B1 (en) * 2006-10-09 2010-11-23 Marvell International Ltd. Circuits, architectures, apparatuses, systems, and methods for ESD protection of integrated circuits having multiple power rails
US7678632B2 (en) 2006-11-17 2010-03-16 Infineon Technologies Ag MuGFET with increased thermal mass
JP2008263068A (ja) * 2007-04-12 2008-10-30 Nec Electronics Corp 静電気保護回路
US7817387B2 (en) * 2008-01-09 2010-10-19 Freescale Semiconductor, Inc. MIGFET circuit with ESD protection
US8169760B2 (en) * 2009-01-19 2012-05-01 International Business Machines Corporation Signal and power supply integrated ESD protection device
CN102013674B (zh) * 2009-09-07 2013-05-15 上海宏力半导体制造有限公司 静电放电保护电路和方法
US8514535B2 (en) * 2011-01-10 2013-08-20 International Business Machines Corporation Electrostatic discharge device control and structure
CN103151346B (zh) * 2011-12-07 2016-11-23 阿尔特拉公司 静电放电保护电路
CN104037171B (zh) * 2013-03-04 2016-09-28 旺宏电子股份有限公司 半导体元件及其制造方法与操作方法
JP2014241537A (ja) * 2013-06-12 2014-12-25 株式会社東芝 静電気保護回路
KR101975608B1 (ko) 2013-06-12 2019-05-08 매그나칩 반도체 유한회사 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
US9237055B2 (en) * 2014-04-16 2016-01-12 University Of Macau ZigBee receiver exploiting an RF-to-BB current-reuse blixer and hybrid filter topology
KR102140734B1 (ko) * 2014-05-14 2020-08-04 삼성전자주식회사 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
US9356598B2 (en) * 2014-07-03 2016-05-31 Arizona Board Of Regents On Behalf Of Arizona State University Threshold logic gates with resistive networks
TWI551147B (zh) * 2014-07-17 2016-09-21 瑞昱半導體股份有限公司 傳送電路
JP6333672B2 (ja) * 2014-08-28 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6384223B2 (ja) 2014-09-17 2018-09-05 株式会社ソシオネクスト 静電気保護回路および集積回路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696330B (zh) * 2018-04-18 2020-06-11 力旺電子股份有限公司 靜電放電電路
US10944258B2 (en) 2018-04-18 2021-03-09 Ememory Technology Inc. RC circuit triggered electrostatic discharge circuit
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
US10826493B1 (en) 2020-03-13 2020-11-03 Ite Tech. Inc. Gate driving circuit for providing high driving voltage
TWI722830B (zh) * 2020-03-13 2021-03-21 聯陽半導體股份有限公司 提供高驅動電壓的閘極驅動電路
CN113393814A (zh) * 2020-03-13 2021-09-14 联阳半导体股份有限公司 提供高驱动电压的栅极驱动电路
CN113393814B (zh) * 2020-03-13 2022-08-30 联阳半导体股份有限公司 提供高驱动电压的栅极驱动电路
US11355927B2 (en) 2020-07-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for operating the same
TWI776354B (zh) * 2020-07-22 2022-09-01 台灣積體電路製造股份有限公司 靜電放電元件及用於操作靜電放電元件的方法
US11710962B2 (en) 2020-07-22 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for operating the same
TWI831155B (zh) * 2022-03-21 2024-02-01 大陸商常州欣盛半導體技術股份有限公司 提升驅動裝置靜電放電能力的方法及對應驅動裝置

Also Published As

Publication number Publication date
TWI715720B (zh) 2021-01-11
CN108702148B (zh) 2023-10-13
KR20180118629A (ko) 2018-10-31
CN108702148A (zh) 2018-10-23
US20170271322A1 (en) 2017-09-21
WO2017160415A1 (en) 2017-09-21
US10332871B2 (en) 2019-06-25
EP3430722A4 (en) 2019-10-30
EP3430722A1 (en) 2019-01-23

Similar Documents

Publication Publication Date Title
TWI715720B (zh) 省面積且強健的靜電放電電路
US9620188B2 (en) MTJ spin hall MRAM bit-cell and array
US10134723B2 (en) Electrostatic discharge protection device and electronic device having the same
TWI538073B (zh) 用於靜電放電（ｅｓｄ）保護之延伸汲極非平面金氧半場效電晶體
TWI601240B (zh) 用於高電壓（ｈｖ）靜電放電（ｅｓｄ）保護之ｒｃ堆疊ｍｏｓｆｅｔ電路
CN103199121B (zh) 去耦电容器及其制造方法
US9953986B2 (en) Method and apparatus for improving read margin for an SRAM bit-cell
US8618579B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
CN103972227A (zh) 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置
WO2017078676A1 (en) Transient triggered finfet silicon controlled rectifier for electrostatic discharge protection
US8737028B2 (en) RC-triggered ESD clamp device with feedback for time constant adjustment
US11901727B2 (en) Apparatuses and method for over-voltage event protection
US20150124360A1 (en) Inverter-embedded silicon controlled rectifier
KR102423589B1 (ko) 전압 보호 메커니즘을 갖는 장치
TWI575519B (zh) 負微分電阻式記憶體
JP2002100761A (ja) シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
US20220130820A1 (en) Backend electrostatic discharge diode apparatus and method of fabricating the same
US11362188B2 (en) Field effect transistors with reduced electric field by thickening dielectric on the drain side
US8015518B2 (en) Structures for electrostatic discharge protection for bipolar semiconductor circuitry
US9299693B2 (en) Electrostatic discharge protection device
CN108735729B (zh) 电子设备及具备esd防护功能的芯片内部电路
US20230275042A1 (en) Active protection circuits for semiconductor devices
WO2019005148A1 (en) FLOATING GRID TRANSISTOR