TWI575519B - 負微分電阻式記憶體 - Google Patents

負微分電阻式記憶體 Download PDF

Info

Publication number
TWI575519B
TWI575519B TW104117643A TW104117643A TWI575519B TW I575519 B TWI575519 B TW I575519B TW 104117643 A TW104117643 A TW 104117643A TW 104117643 A TW104117643 A TW 104117643A TW I575519 B TWI575519 B TW I575519B
Authority
TW
Taiwan
Prior art keywords
memory
transistor
coupled
terminal
storage node
Prior art date
Application number
TW104117643A
Other languages
English (en)
Other versions
TW201614649A (en
Inventor
丹尼爾 莫瑞斯
尤嘉 艾維可
瑞菲爾 羅伊斯
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201614649A publication Critical patent/TW201614649A/zh
Application granted granted Critical
Publication of TWI575519B publication Critical patent/TWI575519B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G11C11/38—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic) using tunnel diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

負微分電阻式記憶體
本發明係關於記憶體，特別係關於記憶體位元單元。
對於高效能中央處理器(CPU)、圖像處理器(GPU)及系統晶片(SoC)而言，密集及高效能嵌入式記憶體係必要的構件。靜態隨機存取記憶體(SRAM)係一種常用的記憶體，但其在先進程序節點處無法良好地縮減至低電源電壓(例如小於1V)。由於單元尺寸係SRAM位元單元尺寸的三分之一，因此嵌入式動態隨機存取記憶體(EDRAM)對於某些應用係一種具有吸引力的記憶體替代選擇。然而，EDRAM由於其必須被定期地更新(例如每一毫秒或更短)而也具有挑戰性。在更新期間，EDRAM位元單元的值被讀取及重新寫入至其最大電壓位準。更新會消耗顯著的動態電力並且減少用於EDRAM陣列之讀取及寫入操作的可用帶寬。
100‧‧‧高階電路
101‧‧‧電晶體
102‧‧‧NDR裝置
103‧‧‧NDR裝置
104‧‧‧電容器
105‧‧‧電容器
200‧‧‧描點圖
201‧‧‧下拉電流
220‧‧‧描點圖
230‧‧‧電路
300‧‧‧位元單元
320‧‧‧位元單元佈局
400‧‧‧位元單元
420‧‧‧位元單元
500‧‧‧佈局
600‧‧‧橫截面A
620‧‧‧橫截面B
700‧‧‧記憶體位元單元
720‧‧‧位元單元
800‧‧‧記憶體位元單元
820‧‧‧位元單元
900‧‧‧記憶體位元單元
1000‧‧‧記憶體位元單元
1600‧‧‧計算裝置
1610‧‧‧第一處理器
1620‧‧‧音訊子系統
1630‧‧‧顯示器子系統
1632‧‧‧顯示器介面
1640‧‧‧I/O控制器
1650‧‧‧電力管理
1660‧‧‧記憶體子系統
1670‧‧‧連結性
1672‧‧‧蜂巢連接
1674‧‧‧無線連結性
1680‧‧‧周邊連接
1682‧‧‧周邊裝置
1684‧‧‧周邊裝置
1690‧‧‧處理器
本發明之實施例將由以下本發明之各種實施例之詳細說明以及由附圖來獲得更完整地瞭解，然而，其中不應將本發明侷限於特定實施例，而僅係用於說明及理解之目的。
圖1繪示依照本發明之一實施例之負微分電阻(NDR)裝置式記憶體位元單元之高階電路。
圖2A至2C繪示顯示NDR二極體及相關電路之I至V特徵的描點圖。
圖3A繪示依照本發明之一實施例之具有n型電晶體之NDR裝置式記憶體位元單元。
圖3B繪示依照本發明之一實施例之具有n型電晶體之NDR裝置式記憶體位元單元之佈局的俯視圖。
圖4A至B繪示依照本發明之一實施例之具有p型電晶體之NDR裝置式記憶體位元單元。
圖5繪示依照本發明之一實施例之圖3A之NDR裝置式記憶體位元單元陣列之佈局的俯視圖。
圖6A繪示依照本發明之一實施例之圖3B之NDR裝置式記憶體位元單元之佈局之橫截面。
圖6B繪示依照本發明之一實施例之圖3B之NDR裝置式記憶體位元單元之佈局之另一橫截面。
圖7A至B繪示依照本發明之一實施例之具有n型電晶體之單一NDR裝置式記憶體位元單元。
圖8A至B繪示依照本發明之一實施例之具有p型電晶體之單一NDR裝置式記憶體位元單元。
圖9繪示依照本發明之一實施例之具有與NDR裝置配對之電晶體以形成鎖存元件之單一NDR裝置式記憶體位元單元。
圖10繪示依照本發明之一實施例之具有TFET電晶體之NDR裝置式記憶體位元單元。
圖11係具有依照本發明之一實施例之NDR裝置式記憶體之一智慧型裝置或一電腦系統或一SoC(系統晶片)。
【發明內容及實施方式】
某些實施例描述一種記憶體位元單元，其包括：儲存節點；存取電晶體，其耦合至該儲存節點；電容器，其具有耦合至該儲存節點之第一端子；及一或多個負微分電阻(NDR)裝置，其耦合至該儲存節點，使得記憶體位元單元不具有接地線或供應線中之一者或不具有接地線或供應線兩者。在一實施例中，該一或多個NDR裝置包含以下之一者：江崎二極體(Esaki diode)；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
某些實施例與1T-1C(一電晶體-一電容器)位元單元搭配使用穿隧裝置之NDR特徵以產生EDRAM位元單元大小裝置，但沒有更新(亦即，如未使用更新之一SRAM位元單元)的需求。在一實施例中，NDR式位元單元形成一緊密的電路及佈局，其抵銷位元單元之電容器之洩離並且允許位元單元靜態地保持其狀態。
所以，相較於EDRAM設計，某些實施例使更新操作成為不必要的，使得位元單元作用如同一靜態RAM。再者，在儲存節點上靜態地保持狀態的能力改變存取電晶體及電容器之設計限制以實現這些裝置之額外的縮放。在一實施例中，位元單元之佈局使用NDR裝置之一垂直配置來節省區域。在一實施例中，位元單元再使用WL(字線)及PL(電容器背板線)做為NDR裝置電流槽以藉由減少在位元單元中之整個金屬佈線來減少單元尺寸。其他技術效果將可從各個所述實施例而獲得瞭解。
在以下的說明中，討論許多細節以提供本發明之實施例之更詳細的解釋。然而，習於此技者將瞭解，本發明之實施例可在沒有這些具體細節下被實現。在其他實例中，為了避免混淆本發明之實施例，已知的結構及裝置係以方塊圖形式而非詳細展示。
應注意，在實施例之對應的圖式中，信號係以線表示。某些線可以係粗的(以指示更多構成信號路徑)及/或在一或多個末端處具有箭頭(以指示主要資訊流動方向)。此等指示不意欲被限制。再者，線被用於結合一或多個例示性實施例以促進對電路或邏輯單元更易於瞭解。任何表示信號(如藉由設計需要或偏好所決定)實際上可包括一或多個信號，其可在另一方向上行進且可由任何適當的類型之信號方案來實施。
遍及整個說明書以及在申請專利範圍中，術語「連接」意指被連接的事物之間的直接電連接而沒有任何中間 裝置。術語「耦合」意指在被連接的事物之間的直接電連接或透過一或多個被動或主動中間裝置之間接連接。術語「電路」意指一或多個被動及/或主動組件，其被配置以彼此協作來提供一所需的功能。術語「信號」意指至少一個電流信號、電壓信號或資料/時脈信號。「一」及「該」的意思包含複數引用。「在…之中」的意思包含「在…之中」及「在…之上」。
術語「縮放」通常指稱從一種處理技術轉換至另一種處理技術之設計(示意圖及佈局)且後續被減小至佈局區域。術語「縮放」通常亦指稱將在相同技術節點中的佈局及裝置小型化。術語「縮放」亦可指稱相對於另一參數(例如電源位準)之信號頻率的調整(例如減緩或加速(亦即，分別縮小或放大))。術語「大致上」、「接近」、「近似」及「大約」通常指稱在一目標值之+/-20%中。
除非另有指定，序數形容詞「第一」、「第二」及「第三」等的使用用來描述常見的物件(僅指示被引用之類似物件的不同實例)，而且不意欲暗示所示描述的物件一定按照所給定的順序(無論是時間上、空間上、分級或任何其他方式)。
用於實施例之目的，電晶體係金屬氧化物半導體(MOS)電晶體，其包含汲極、源極、閘極及基體端子。該電晶體亦包含三閘及FinFET電晶體、多閘體圓柱電晶體、穿隧場效電晶體(TFET)、方線或矩形帶狀電晶體 或其他如實施碳奈米管或自旋電子裝置之電晶體功能的裝置。MOSFET對稱源極及汲極端子，即係相同端子且在本文中可互相使用。另一方面，TFET裝置具有不對稱源極及汲極端子。熟悉此項技術者將瞭解，其他電晶體(例如雙極接面電晶體(BJT PNP/NPN)、BiCMOS、CMOS、eFET等)可在不違背本發明之範疇下來使用。術語「MN」指示一n型電晶體(例如NMOS、NPN BJT等)且術語「MP」指示一p型電晶體(例如PMOS、PNP BJT等)。
圖1繪示依照本發明之一實施例之一NDR裝置式記憶體位元單元之高階電路100。在一實施例中，電路100包括一或多個電晶體101、一或多個NDR裝置102及103、儲存節點(SN)及電容器104。在此，NDR裝置103的虛線框及虛線指示可選擇的裝置及連接線。然而，亦可參考各種不同實施例來描述其他選項。
具有NDR特徵之裝置在低電壓展現比在高電壓還高的導電性。各種不同材料及裝置結構可展現NDR特徵，包含：江崎二極體、諧振穿隧二極體及TFET。在低電壓之最大電流至在高電壓之最小電流的比值被稱為峰谷比(PVR)；且在這些電流位準處所觀察到的電壓分別被稱為峰值電壓及谷值電壓。NDR裝置通常具有峰谷比及低峰值電流的限制。在此描述的某些實施例之位元單元係以低峰值電流(例如小於0.1nA)來運作。該位元單元將與具有較高峰值電流位準之NDR裝置良好地配合運作。
當兩個穿隧NDR裝置102及103串聯耦合時，產生的組合係稱為雙元件的電路元件。該雙元件形成具有作為SN之中間節點的雙穩態記憶體元件。在一實施例中，NDR裝置102被耦合至參考電源Verf2及SN。在一實施例中，Vref2係以WL(字線)或WLB(反字線)取代。在一實施例中，NDR裝置103被耦合至參考電源Vref1及SN。在一實施例中，Verf1係以板片(其係用於偏壓電容器104之端子之其中一者之DC偏壓)取代。在一實施例中，當在SN上之電壓係在高電壓(例如接近Vdd)時，NDR裝置102(亦稱為上拉NDR裝置)流出電流的能力係比NDR裝置103(亦稱為下拉NDR裝置)吸入電流的能力更強大，因此可將SN上之電壓維持在高位。相反地，當在SN上之電壓係在低電壓時，下拉NDR裝置103更強大地吸入電流且SN可以被保持在低電壓。
在此，NDR裝置102及103被表示為兩個端子裝置，但通常裝置102及103可具有兩個或更多個實體端子，該等兩個或更多個實體端子在至少兩個端子之間具有一NDR特徵。例如，當TFET閘極端子具有一分離偏壓電壓時，TFET可在源極及汲極端子之間展現NDR特徵。
在一實施例中，一或多個電晶體101(在此亦稱為存取電晶體)係一單一n型或p型電晶體。在一實施例中，TFET組合可用於一或多個電晶體101。在一實施例中，一或多個電晶體101之閘極端子取決於電晶體101是否係n型電晶體或p型電晶體而耦合至WL或WLB。在一實施 例中，電晶體101之源極或汲極端子被耦合至BL(位元線)而電晶體101之汲極或源極端子被耦合至SN。在一實施例中，SN被耦合至電容器104使得電容器104之第一端子被耦合至SN且電容器104之第二端子被耦合至板片。在一實施例中，在板片上之電壓係Vdd/2(即一半的電源電壓)。在其他實施例中，板片可以不同的電壓位準來偏壓。
雙元件單元(即NDR裝置102及103)幫助保持記憶體在電容SN上之狀態。NDR雙元件之電流驅動能力係低的(如圖2A至B所示)，但足夠克服將電荷逐漸汲離電容器104之洩漏。在一實施例中，來自NDR裝置之電流(即NDR裝置102或103之其中一者緩和電荷從SN上洩漏之損失且可將在SN上之儲存電荷恢復至原始值。
圖2A至2C繪示描點圖200及220及展示NDR二極體之I至V特徵之相關電路230。應指出的係，圖2A至2B中具有與其他圖式之元件相同元件符號(或名稱)的那些元件係可以任何相似於所述之方式來操作或運作，但不以此為限。
對於圖2A，x軸線係在SN上以伏特為單位之電壓(亦即VSN)，而y軸線係通過NDR裝置(亦即，102及103)之以nA為單位的電流。對於圖2B，x軸線係在SN上以伏特為單位之電壓(亦即，VSN)，而y軸線係至SN以nA為單位之電流Ix。描點圖200及220係使用圖2C之電路230所形成，其中NDR裝置102及103係以江崎 二極體取代。在此，Vref2係Vdd(電源)而Vref1係接地(Vss)。電壓源極Vx被用來驅動電流至SN或從SN吸入電流。
現返回至圖2A，當VSN從0V增加時，下拉電流201(即從SN通過NDR裝置103至接地之電流)增加而上拉電流202(即從SN通過NDR裝置102至Vdd之電流)保持0或接近0直到接近0.5V的VSN。在SN上接近0.5V，下拉電流201突然下降接近於0而上拉電流202突然上升。當VSN進一步增加時，上拉電流202下降且達到接近於0而VSN達到接近相等於Vdd，同時下拉電流201大致上保持接近於0且相等於電流202。接近0.5V之VSN的區域係如圖2B所示之亞穩態區域。
在圖2B中，描點圖220展示當SN儲存一「0」及SN儲存一「1」時的電流Ix。當VSN係在高電壓時，NDR裝置102流出電流的能力係比NDR裝置103吸入電流之能力更強大，因此能將在SN上之電壓維持在高位。相反地，當VSN係在低電壓時，下拉NDR裝置103更強大地吸入電流且SN可以被維持在低電壓。
圖3A依照本發明之一實施例繪示具有n型電晶體之NDR裝置式記憶體位元單元300。應指出的係，圖3A中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。雖然在此描述之實施例係參考用於NDR裝置之江崎二極體，但其他類型之NDR裝置可在不違背實施例 之範疇下被使用。
在此實施例中，一或多個電晶體101藉由n型MOS電晶體(MN1)所繪示，NDR裝置102係藉由江崎二極體D1所繪示，且NDR裝置103係藉由江崎二極體D2所繪示。在一實施例中，電容器C1 104係形成在基板上之金屬電容器。在一實施例中，電容器C1 104係由在基板中之電晶體所形成之一MOS式電容器。在一實施例中，電容器C1 104係由電晶體及金屬網線所形成之混合電容器。在一實施例中，D1之端子(在此係陰極)之其中一者被耦合至WL或Vref2，使得相同金屬線用於控制MN1之閘極端子。此一實施例之一技術功效係在於減少位元單元中互連佈線的數量，其騰出區域以用於其他互連佈線。
在此實施例中，再使用WL及/或電容器背板信號以供應NDR雙元件(亦即，NDR裝置102及103)。在此一實施例中，減少Vdd(電源)及Vss(接地)至各個位元單元之額外佈線，因為其不再由位元單元300所使用。藉由減少金屬佈線，位元單元之尺寸且因而記憶體陣列之尺寸會因為金屬佈線空間及用於提供Vdd及Vss之額外接觸及通孔被減少而減小。在一實施例中，由於WL大體上在0或負偏壓，因此其被用於代替接地。雖然NDR雙元件當WL被確認時可能會停止保持狀態，但這不會是問題，因為當位元單元300被讀取/寫入時WL確認係瞬間發生，且此時在SN上之電荷被恢復至完整值。切換WL可能會引入寄生電流，其會放電電容器104及寄生電容 器，但這些電流相較於那些存取電晶體MN1係小的。在一實施例中，當板被保持在邏輯-1電壓時，NDR雙元件之正供應可被連接至電容器104之背板。
在一實施例中，因為來自NDR裝置之鎖存行為需要克服洩漏，因此NDR供應電壓與一定址線(例如字線、位元線)或板線(及板)結合。在此實施例中，雖然NDR裝置可停止形成鎖存元件，但當使用定址線時，記憶體狀態可維持動態。此時，在操作中，NDR裝置之低電流有利於防止讀取干擾(例如位元單元消除)。此行為之一技術功效係位元單元區域的縮減。
位元單元300之某些非限制性技術功效係在於使用NDR裝置102及103與儲存電容器104結合，免除了更新操作之需要，這可節省能量且增加記憶體陣列帶寬。此外，洩漏消除NDR裝置進一步實現位元單元300之縮放。例如，電容器104在不傷害最差讀取限度下可以被製成較小或較易洩漏的。此外，可編定增加通過存取電晶體MN1洩漏的預算。此使裝置縮放或消除緊密地調節WL超過/低於驅動電壓。
圖3B繪示依照本發明之一實施例之具有n型電晶體之NDR裝置式記憶體位元單元300之佈局320的俯視圖。應指出的係，圖3B中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
位元單元佈局320係自解釋性且展示BL、NDR裝置 102、存取電晶體MN1、NDR裝置103、SN、電容器C1104及相關接觸件；包含至MN1之閘極端子之接觸件、電晶體(亦即，FIN)接觸件、鰭式通孔、MN1之閘極區域、用於在MN1之閘極區域上方成長之NDR裝置之開口區域、在基板上之金屬電容器區域及Metal-0。藉由消除用於接地及電源之佈線，移除接地及電源接觸件及通孔可使位元單元佈局320更緊密。
圖4A至4B繪示依照本發明之一實施例之具有p型電晶體之NDR裝置式記憶體位元單元400及420。應指出的係，在圖4A至B中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。為了不混淆圖4A至B之實施例，將討論圖3A之實施例與圖4A至4B之實施例之間的差異。
圖4A至4B之實施例係類似於圖3A之實施例，但使用p型MOS電晶體而不是n型MOS電晶體。在功能上，位元單元400及420操作類似於位元單元300。在這些實施例中，NDR裝置D1及D2之端子之耦合亦被反向。例如，在位元單元400之實施例中，NDR裝置D1之陽極被耦合至WL或Vref2而NDR裝置D1之陰極被耦合至SN。同樣地，NDR裝置D2之陽極被耦合至SN而NDR裝置D2之陰極被耦合至Vref1或板。在圖4B之實施例中，另外數量的金屬佈線、接觸件及通孔係藉由將NDR裝置D2之陰極與Vref1或板耦合而減少。陽極及陰極連 接之反轉被完成以匹配解確認字線電壓之值及在電壓區域(其中發生NDR特徵)中偏壓NDR裝置所需要之值。
圖5繪示依照本發明之一實施例之圖3B之NDR裝置式記憶體位元單元陣列之佈局500的俯視圖。應指出的係，在圖5中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
佈局500展示數個位元單元，其各者具有相似於圖3B之佈局320的佈局。佈局500之實施例展示藉由再使用用於Vref1的WL而減少金屬佈線(及相關的電容及區域)。佈局500展示BL(1)、與Vref1共用之WL(2)、WL(3)、Vref2(4)、位元單元300之位元單元邊界(5)及位元單元300(6)之電容器104之邊界。展示之陣列500之各層及區域包含：FIN(亦即，存取電晶體101)、鰭式接觸件、電晶體MN1閘極、電晶體MN1閘極接觸件、Metal-0層、電容器105邊界及用於NDR裝置之開口，其被形成在電晶體MN1之閘極端子上方。佈局500之實施例展示位元單元300之陣列如何可被定位以用來製造緊密的記憶體陣列。
圖6A繪示依照本發明之一實施例之圖3B之NDR裝置式記憶體位元單元佈局320之佈局之橫截面A600。應指出的係，圖6A中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。在此實施例中，位元線接觸 件、存取電晶體、SN接觸件及NDR裝置被裝配成相等於1.5倍的接觸閘極間距的尺寸。在此實施例中，由於用於額外的導線及接觸件之受限的額外空間，共用位元單元定址及偏壓信號之優勢是顯而易見的。
圖6B繪示依照本發明之一實施例之圖3B之NDR裝置式記憶體位元單元之佈局之橫截面B620。應指出的係，圖6B中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。在此實施例，由於用於額外的導線及接觸件之受限的額外空間，共用位元單元定址及偏壓信號之優勢是顯而易見的。
圖7A至B繪示依照本發明之一實施例之具有n型電晶體MN1之單一NDR裝置式記憶體位元單元700及720。應指出的係，圖7A至7B中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
在一實施例中，為了節省相較於位元單元300之額外區域，可使用單一NDR裝置二極體D2，如位元單元700中所示。在此實施例中，NDR裝置102被免除，其釋放更多區域並且使位元單元佈局更緊密。在此實施例中，NDR裝置D2之陽極被耦合至Vref1而NDR裝置D2之陰極被耦合至SN。在另一實施例中，為了節省相較於位元單元300之額外區域，可使用單一NDR裝置二極體D1，如位元單元720中所示。在此實施例中，NDR裝置103 被免除，其釋放更多區域並且使位元單元佈局更緊密。在此實施例中，NDR裝置D1之陰極被耦合至Vref2/WL(亦即，WL或Vref2)而NDR裝置D1之陽極被耦合至SN。
圖8A至B繪示依照本發明之一實施例之具有p型電晶體MP1之單一NDR裝置式記憶體位元單元800及820。應指出的係，在圖8A至8B中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
在一實施例中，為了節省相較於位元單元400之額外區域，可使用單一NDR裝置二極體D2，如位元單元800中所示。在此實施例中，NDR裝置102被免除，其釋放更多區域並且使位元單元佈局更緊密。在此實施例，D2之陰極被耦合至Vref1(或板)而D2之陽極被耦合至SN。在另一實施例中，為了節省相較於位元單元420之額外區域，可使用單一NDR裝置二極體D1，如位元單元820中所示。在此實施例中，NDR裝置103被免除，其釋放更多區域並且使位元單元820之佈局更緊密。在此實施例中，NDR裝置D1之陽極被耦合至Vref2/WL(亦即，WL或Vref2)而NDR裝置D1之陰極被耦合至SN。
圖9繪示依照本發明之一實施例之具有與NDR裝置配對之電晶體以形成鎖存元件之單一NDR裝置式記憶體位元單元900。應指出的係，圖9中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似 於所述之方式來操作或運作，但不以此為限。
在此實施例中，相較於位元單元300，NDR裝置103係用一電晶體洩漏路徑來取代。在此，該路徑係藉由n型電晶體MN2所示。在一實施例中，MN2之閘極端子被耦合至Vref3而MN2之源極端子被耦合至Vref2；且MN2之汲極端子被耦合至SN。在此實施例中，MN2提供負載，該負載造成與單一NDR裝置(在此係裝置102)結合之狀態保持。在一實施例中，因為電晶體MN2具有比NDR裝置103少的程序複雜度，因此改善位元單元900超過佈局320的佈局密度。在一實施例中，偏壓電壓Vref2可以與板共用。
圖10繪示依照本發明之一實施例之具有TFET電晶體之NDR裝置式記憶體位元單元1000。應指出的係，圖10中具有與任何其他圖示之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
TFET係可行的裝置，因為其可由於一較大的副臨限斜率而提供顯著的效能增加及減少能量消耗。在此實施例中，一或多個電晶體101係用兩個n型TFET MNT1及MNT2來取代。在此實施例中，由於TFET通道電流係不對稱的(亦即，電流大致上沿一方向流動)，因此MNT1之源極端子係耦合至MNT2之汲極端子而MNT1之汲極端子係耦合至MNT2之源極端子。
位元單元1000之其他元件及裝置係相同於參考圖3 所述之那些元件及裝置。位元單元1000之其他替代方案可以係參考其他實施例所述但使用TFET MNT1及MNT2而不是電晶體MN1之替代設計。一類似的位元單元1000可以使用如參考p型電晶體式記憶體位元單元之其他實施例所示之具有NDR裝置之相似拓撲p型TFET MPT1及MPT2(未圖示)而形成。使用TFET可改良位元單元之低電壓效能或提供具有NDR特徵之較易整合的裝置。
圖11係具有依照本發明之一實施例之NDR裝置式記憶體之一智慧型裝置或一電腦系統或一SoC(系統晶片)。應指出的係，圖11中具有與任何其他圖式之元件相同元件符號(或名稱)的那些元件可以任何相似於所述之方式來操作或運作，但不以此為限。
圖11繪示行動裝置之一實施例之方塊圖，其中可使用平坦的表面介面連接器。在一實施例中，計算裝置1600表示一行動計算裝置，諸如計算平板電腦、行動電話或智慧型電話、一無線啟動電子書或其他無線行動裝置。應瞭解的係，特定組件大體上被展示，但並不是此一裝置之所有組件都展示於計算裝置1600中。
在一實施例中，計算裝置1600依照所述之實施例包含具有NDR裝置式記憶體之第一處理器1610。計算裝置1600之其他方塊亦包含實施例之NDR裝置式記憶體之設備。各種不同本發明之實施例亦可包括在1670中之網路介面(諸如無線介面)，使得系統實施例可併入在無線裝置(例如蜂巢式電話或個人數位助理)中。
在一實施例中，處理器1610(及/或處理器1690)可以包含一或多個實體裝置，諸如微處理器、應用處理器、微控制器、可程式邏輯裝置或其他處理工具。藉由處理器1610所執行之處理操作包含操作平台或操作系統之執行，其中執行應用及/或裝置功能。該處理操作包含以人類使用者或其他裝置與I/O(輸入/輸出)相關之操作、與電力管理之操作及/或與將計算裝置1600連接至另一裝置有關之操作。該處理操作亦可包含與音訊I/O及/或顯示I/O有關的操作。
在一實施例中，計算裝置1600包含音訊子系統1620(其表示硬體(例如音訊硬體及音訊電路))及與提供音訊功能至計算裝置相關之軟體(例如驅動器、編解碼器)組件。音訊功能可以包含揚聲器及/或耳機輸出以及麥克風輸入。用於此功能之裝置可以被整合至計算裝置1600或連接至計算裝置1600。在一實施例中，使用者與藉由提供接收音訊命令及藉由處理器1610處理之計算裝置1600相互作用。
顯示器子系統1630表示硬體(例如顯示裝置)及軟體(例如驅動器)組件，其對於使用者提供視覺及/或觸覺顯示以與計算裝置1600互動。顯示器子系統1630包含顯示器介面1632，其包含用於提供顯示至使用者之特定螢幕或硬體裝置。在一實施例中，顯示器介面1632包含從處理器1610分離之邏輯以執行至少與顯示有關的某些處理。在一實施例中，顯示子系統1630包含一觸控螢幕 (或觸控平板)裝置，其提供輸出及輸入至使用者。
I/O控制器1640表示與使用者互動有關的硬體裝置及軟體組件。I/O控制器1640係可操作以管理係音訊子系統1620及/或顯示子系統1630之部分的硬體。此外，I/O控制器1640繪示用於透過使用者可能與系統互動而連接至計算裝置1600之額外裝置的連接點。例如，可以被附加至計算裝置1600之裝置可包含麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或鍵盤裝置，或其他用於特定應用(諸如讀卡機或其他裝置)之I/O裝置。
如上述，I/O控制器1640可以與音訊子系統1620及/或顯示子系統1630互動。例如，通過麥克風或其他音訊裝置之輸入可以提供用於計算裝置1600之一或多個應用或功能的輸入或命令。此外，可提供音訊輸出以取代或附加至顯示器輸出。在另一實例中，若顯示子系統1630包含一觸控螢幕，則顯示裝置亦充當可以藉由I/O控制器1640至少部分地管理之一輸入裝置。在計算裝置1600上亦可具有額外按鈕或開關以提供藉由I/O控制器1640來管理I/O功能。
在一實施例中，I/O控制器1640管理裝置(諸如加速計、相機、光感測器或其他環境感測器、或其他硬體)可以包含在計算裝置1600中。輸入可以係直接使用者互相影響之部分，以及將環境輸入提供至系統以影響其操作(諸如用於雜訊之濾除、調整用於亮度偵測之顯示、應用 用於相機之閃光或其他特徵)。
在一實施例中，計算裝置1600包含電力管理1650，其管理電池電力使用、電池之充電及與省電操作有關的特徵。記憶體子系統1660包含用於儲存在計算裝置1600中之資訊的記憶體裝置。記憶體可以包含非揮發性(若電力至記憶體裝置被中斷，則狀態不會改變)及/或揮發性(若電力至記憶體裝置被中斷，則狀態係不確定的)記憶體裝置。記憶體子系統1660可以儲存應用資料、使用者資料、音樂、照片、文件或其他資料，以及與計算裝置1600之應用及功能之執行相關的系統資料(不論是長期或暫時性)。
亦提供實施例之元件作為用於儲存電腦執行指令(例如在本文中所述實施任何其他程序之指令)之機器可讀媒體(例如記憶體1660)。機器可讀媒體(例如記憶體1660)可包含快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相變記憶體(PCM)或其他適於儲存電子器件或電腦執行指令之機器可讀媒體，但不以此為限。例如，本發明之實施例可被下載作為電腦程式(例如BIOS)，其可從遠端電腦(例如伺服器)經由通信鏈路(例如數據機或網路連接)轉換至請求端電腦(例如用戶端)作為資料信號。
連結性1670包含硬體裝置(例如無線及/或有線連接器及通信硬體)及軟體組件(例如驅動器、協定堆疊)用來實現與外部裝置通信之計算裝置1600。計算裝置1600 可以係分離裝置(諸如計算裝置、無線存取點或基地台)以及周邊設備(諸如頭戴式耳機、印表機或其他裝置)。
連結性1670可以包含多個不同類型連接。概括來說，計算裝置1600繪示蜂巢連接1672及無線連結性1674。蜂巢式連結性1672通常指稱藉由無線載波(諸如經由GSM(用於行動通信之全球系統)或變化型式或衍生物、CDMA(分碼多重存取)或變化型式或衍生物、TDM(分時多工)或變化型式或衍生物或其他蜂巢服務標準)所提供之蜂巢網路連接。無線連接(或無線介面)1674指稱無線連結性不是蜂巢，且可以包含個人區域網路(諸如藍芽、近場等等)、區域網路(諸如Wi-Fi)及/或廣域網路(諸如WiMax)或其他無線通信。
周邊連接1680包含硬體介面及連接器，以及軟體組件(例如驅動器、協定堆疊)以製造周邊連接。應瞭解的係計算裝置1600可以皆係周邊裝置(「至」1682)至其他計算裝置，以及具有周邊裝置(「從」1684)連接至其。計算裝置1600一般具有一對接連接器以作為連接至其他計算裝置之用，諸如管理(例如下載及/或上傳、改變、同步化)在計算裝置1600上之內容。此外，對接連接器可以允許計算裝置1600連接至允許計算裝置1600控制內容輸出(例如視聽或其他系統)之特定周邊設備。
除了專用的對接連接器或其他周邊設備連接硬體之外，計算裝置1600可以經由共同的或基於標準的連接器形成周邊連接1680。常見的類型可以包含一通用序列匯 流排(USB)連接器(其可以包含任何數量的不同硬體介面)、包含微顯示埠(MDP)之顯示埠、高清晰度多媒體介面(HDMI)、火線或其他類型。
參考在說明書中的「一實施例」、「一種實施例」、「某些實施例」或「其他實施例」意謂被包含在至少某些實施例(但不一定是所有實施例)中之結合實施例所述之特定特徵、結構或特徵。「一實施例」、「一種實施例」或「某些實施例」之各種不同顯現不一定係全部參照相同實施例。若說明書陳述「可能」包含一組件、特徵、結構或特徵，則該組件、特徵、結構或特徵係不需要被包含的。若說明書或請專利範圍指稱「一」元件，則其不意味僅有一種元件。若說明書或申請專利範圍指稱「一額外」元件，則其不排除有多於一個的額外元件。
再者，特定特徵、結構、功能或特徵可在一或多個實施例中以任何適當的方式被結合。例如，第一實施例可在任何段落與第二實施例結合，前提是與該兩個實施例有關的特定特徵、結構、功能或特徵不互斥。
雖然本發明已描述與其之特定實施例結合，但此實施例之替代、修改及變化型式將按照先前描述而使對本技藝有普通瞭解之人士更深入瞭解。例如，其他記憶體架構(例如動態隨機存取記憶體(DRAM))可使用所述的實施例。本發明之實施例意欲包含如落在所附申請專利範圍之廣泛範疇中之所有此替代、修改及變化型式。
此外，已知的電力/接地連接至積體電路(IC)晶片 及其他組件可能或可能不被展示在本發明圖式中(為了說明及描述之簡便)，以免混淆本發明。再者，可在方塊圖形式中展示配置以避免混淆本發明，且亦考慮到的事實係關於此方塊圖配置之執行的細節係高度依賴於在欲被實施之本發明中的平台(亦即，此細節應充分地在習於此技者之範圍中)。其中，為了描述本發明之實施例之實例，提出特定細節(例如電路)，習於此技者應瞭解的係本發明可以在沒有或有這些特定細節之變化型式下被實現。該描述因此被認為係繪示說明而不是限制。
以下實例係關於另外的實施例。在實例中之細節可在一或多個實施例中之任何段落被使用。在本文中所述的設備之所有可選的特徵亦可關於方法或程序。
例如，提供一種記憶體位元單元，其包括：儲存節點；存取電晶體，其耦合至該儲存節點；電容器，其具有耦合至該儲存節點之第一端子；及一或多個負微分電阻裝置，其耦合至該儲存節點，使得該記憶體位元單元不具有接地線或供應線中之一者或不具有接地線或供應線兩者。在一實施例中，該一或多個負微分電阻裝置包含以下之其中一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
在一實施例中，存取電晶體具有一閘極端子耦合至字線。在一實施例中，一或多個負微分電阻裝置係單一裝置，其具有耦合至字線之第一端子及耦合至儲存節點之第二端子。在一實施例中，該一或多個負微分電阻裝置，包 括：第一負微分電阻裝置，其具有耦合至字線之第一端子及耦合至儲存節點之第二端子；及第二負微分電阻裝置，其具有耦合至儲存節點之第一端子及耦合至電源節點之第二端子。
在一實施例中，一或多個負微分電阻裝置包括：第一負微分電阻裝置，其具有耦合至字線之第一端子及耦合至儲存節點之第二端子；及第二負微分電阻裝置，其具有耦合至儲存節點之第一端子及耦合至電容器之第二端子的第二端子。在一實施例中，存取電晶體被耦合至一位元線。
在一實施例中，該存取電晶體係以下之其中一者：p型電晶體；或n型電晶體。在一實施例中，該電容器係形成為以下之一者：電晶體式電容器；金屬電容器；或金屬電容器及電晶體式電容器之組合。在一實施例中，存取電晶體包括第一穿隧場效電晶體及第二穿隧場效電晶體。在一實施例中，第一穿隧場效電晶體之源極端子被耦合至第二穿隧場效電晶體之汲極端子，及其中，第一穿隧場效電晶體之汲極端子被耦合至第二穿隧場效電晶體之源極端子。
在一實施例中，一或多個負微分電阻裝置係單一負微分電阻裝置，且其中，記憶體位元單元進一步包括電晶體，其與存取電晶體分離，耦合至儲存節點。在一實施例中，電晶體之閘極端子以一參考電壓被偏壓。
在另一實例中，提供一種系統，其包括：處理器，其具有由組織成列及行之記憶體位元單元所形成之記憶體陣 列，其中，每個記憶體位元單元係依照上述之記憶體位元單元；及用於允許處理器與另一裝置通信之無線介面。在一實施例中，系統進一步包括堆疊在處理器上方或下方之記憶體晶粒。
在另一實例中，提供一種位元單元，其包括：字線；位元線；儲存節點；存取電晶體，其耦合至儲存節點、字線及位元線；電容器，其具有第一端子耦合至儲存節點及第二端子耦合至電壓節點；及第一負微分電阻裝置耦合至儲存節點及字線。在一實施例中，位元單元進一步包括第二負微分電阻裝置耦合至儲存節點及電壓節點。
在一實施例中，第一及第二負微分電阻裝置包含以下之一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。在一實施例中，該存取電晶體係以下之一者：p型電晶體；或n型電晶體。在一實施例中，電壓節點被耦合至係一半額定電源之電源。在一實施例中，該位元單元進一步包括一電晶體，其與存取電晶體分離，耦合至儲存節點，其中該電晶體之閘極端子係藉由參考電壓所偏壓。
在另一實例中，提供一種系統，其包括：處理器，其具有由組織成列及行之位元單元所形成之記憶體陣列，其中每個位元單元係依照上述之位元單元；及用於允許處理器與另一裝置通信之無線介面。在一實施例中，系統進一步包括堆疊在處理器上方或下方之記憶體晶粒。
在另一實例中，提供一種記憶體位元單元，其包括： 儲存節點；存取電晶體，其耦合至該儲存節點；電容器，其具有耦合至該儲存節點之第一端子；及一或多個負微分電阻裝置，其耦合至該儲存節點，使得至少一個負微分電阻裝置亦被耦合至一字線、位元線、板線或其他定址信號。
在一實施例中，該一或多個負微分電阻裝置包括：第一負微分電阻裝置，其具有耦合至位元線之第一端子及耦合至儲存節點之第二端子；及第二負微分電阻裝置，其具有耦合至儲存節點之第一端子及耦合至另一信號之第二端子。
在另一實例中，提供一種方法，其包括：耦合一存取電晶體，該存取電晶體耦合至儲存節點；將具有第一端子之電容器耦合至儲存節點；及將一或多個負微分電阻裝置耦合至儲存節點，使得記憶體位元單元不具有接地線或供應線中之一者或不具有接地線或供應線兩者。在一實施例中，該一或多個負微分電阻裝置包含以下之一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
在一實施例中，該方法進一步包括將存取電晶體之閘極端子耦合至一字線。在一實施例中，一或多個負微分電阻裝置係單一裝置，其具有第一及第二端子，且其中該方法進一步包括：將第一端子耦合至字線，並且將第二端子耦合至儲存節點。
在一實施例中，該一或多個負微分電阻裝置包括：第一負微分電阻裝置，其具有第一及第二端子；及第二負微 分電阻裝置，其具有第一及第二端子。在一實施例中，該方法進一步包括：將第一負微分電阻裝置之第一端子耦合至字線；並且將第一負微分電阻裝置之第二端子耦合至儲存節點。
在一實施例中，該方法進一步包括：將第二負微分電阻裝置之第一端子耦合至儲存節點；及將第二負微分電阻裝置之第二端子耦合至電源節點。在一實施例中，方法進一步包括：將第二負微分電阻裝置之第一端子耦合至儲存節點；及將第二負微分電阻裝置之第二端子耦合至電容器之第二端子。
在一實施例中，方法進一步包括將存取電晶體耦合至一位元線。在一實施例中，該存取電晶體係以下之一者：p型電晶體；或n型電晶體。在一實施例中，該方法進一步包括將該電容器形成為以下之一者：電晶體式電容器；金屬電容器；或金屬電容器及電晶體式電容器之組合。在一實施例中，該存取電晶體包括第一穿隧場效電晶體及第二穿隧場效電晶體。
在一實施例中，該方法進一步包括：將第一穿隧場效電晶體之源極端子耦合至第二穿隧場效電晶體之汲極端子，及將第一穿隧場效電晶體之汲極端子耦合至第二穿隧場效電晶體之源極端子。在一實施例中，該一或多個負微分電阻裝置係單一負微分電阻裝置，且其中該方法進一步包括將與存取電晶體分離之電晶體)耦合至儲存節點。在一實施例中，該方法進一步包括以參考電壓偏壓該電晶體 之閘極端子。
在另一實例中，提供一種設備，其包括：用於耦合一耦合至儲存節點之存取電晶體之構件；將具有第一端子之電容器耦合至儲存節點之構件；及將一或多個負微分電阻裝置耦合至儲存節點之構件，使得記憶體位元單元不具有接地線或供應線中之一者或不具有接地線或供應線兩者。在一實施例中，一或多個負微分電阻裝置包含以下之一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
在一實施例中，該設備進一步包括將存取電晶體之閘極端子耦合至一字線之構件。在一實施例中，一或多個負微分電阻裝置係單一裝置，其具有第一及第二端子，且其中該方法進一步包括：將第一端子耦合至字線之手段，及將第二端子耦合至儲存節點之手段。在一實施例中，一或多個負微分電阻裝置，包括：第一負微分電阻裝置，其具有第一及第二端子；及第二負微分電阻裝置，其具有第一及第二端子。
在一實施例中，方法進一步包括：將第一負微分電阻裝置之第一端子耦合至字線之手段；及將第一負微分電阻裝置之第二端子耦合至儲存節點之手段。在一實施例中，方法進一步包括：將第二負微分電阻裝置之第一端子耦合至儲存節點之手段；及將第二負微分電阻裝置之第二端子耦合至電源節點之手段。
在一實施例中，該方法進一步包括：將第二負微分電 阻裝置之第一端子耦合至儲存節點之手段；及將第二負微分電阻裝置之第二端子耦合至電容器之第二端子之手段。在一實施例中，設備進一步包括將存取電晶體耦合至一位元線之構件。在一實施例中，該存取電晶體係以下之一者：一p型電晶體；或一n型電晶體。在一實施例中，該設備進一步包括用於將電容器形成為以下之一者的構件：電晶體式電容器；金屬電容器；或金屬電容器及電晶體式電容器之組合。
在一實施例中，該存取電晶體包括第一穿隧場效電晶體及第二穿隧場效電晶體。在一實施例中，該設備進一步包括：將第一穿隧場效電晶體之源極端子耦合至第二穿隧場效電晶體之汲極端子之構件，及將第一穿隧場效電晶體之汲極端子耦合至第二穿隧場效電晶體之源極端子之構件。在一實施例中，一或多個負微分電阻裝置係單一負微分電阻裝置，且其中該方法進一步包括將與存取電晶體分離之該電晶體耦合至儲存節點之手段。在一實施例中，該設備進一步包括以參考電壓偏壓電晶體之閘極端子之構件。
在另一實例中，提供一種系統，其包括：處理器，其具有由組織成列及行之記憶體位元單元所形成之記憶體陣列，其中每個記憶體位元單元係依照如申請專利範圍第1至13項之任一項；及用於允許處理器與另一裝置通信之無線介面。在一實施例中，該系統進一步包括堆疊在處理器上方或下方之記憶體晶粒。
提供的摘要將使讀者確定技術揭示之性質及要點。所提交之該摘要應理解為其將不用於限制申請專利範圍之範疇或方法。以下申請專利範圍在此併入至詳細說明中，且每個申請專利範圍項其本身作為一分離實施例。
100‧‧‧高階電
101‧‧‧電晶體
102、103‧‧‧NDR裝置
104‧‧‧電容器

Claims (16)

  1. 一種記憶體位元單元，包括：儲存節點；存取電晶體，其耦合至該儲存節點；電容器，其具有耦合至該儲存節點之第一端子；及負微分電阻裝置，其耦合至該儲存節點，使得該記憶體位元單元不具有接地線或供應線中之一者或不具有接地線或供應線兩者，其中，該負微分電阻裝置係單一負微分電阻裝置，且其中，該記憶體位元單元進一步包括電晶體，其與該存取電晶體分離，且耦合至該儲存節點。
  2. 如申請專利範圍第1項之記憶體位元單元，其中，該負微分電阻裝置包含以下之一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
  3. 如申請專利範圍第1項之記憶體位元單元，其中，該存取電晶體具有耦合至字線之閘極端子。
  4. 如申請專利範圍第3項之記憶體位元單元，其中，該負微分電阻裝置具有耦合至該字線之第一端子及耦合至該儲存節點之第二端子。
  5. 如申請專利範圍第1項之記憶體位元單元，其中，該存取電晶體係耦合至位元線。
  6. 如申請專利範圍第1項之記憶體位元單元，其 中，該存取電晶體係n型電晶體。
  7. 如申請專利範圍第1項之記憶體位元單元，其中，該電容器係形成為以下之一者：電晶體式電容器；金屬電容器；或金屬電容器及電晶體式電容器的組合。
  8. 如申請專利範圍第1項之記憶體位元單元，其中，該存取電晶體包括第一穿隧場效電晶體及第二穿隧場效電晶體。
  9. 如申請專利範圍第8項之記憶體位元單元，其中，該第一穿隧場效電晶體之源極端子係耦合至該第二穿隧場效電晶體之汲極端子，且其中，該第一穿隧場效電晶體之汲極端子係耦合至該第二穿隧場效電晶體之源極端子。
  10. 如申請專利範圍第1項之記憶體位元單元，其中，該電晶體之閘極端子係藉由參考電壓予以偏壓。
  11. 一種用於記憶體裝置之位元單元，包括：字線；位元線；儲存節點；存取電晶體，其耦合至該儲存節點、字線及位元線；電容器，其具有耦合至該儲存節點之第一端子及耦合至電壓節點之第二端子；第一負微分電阻裝置，其耦合至該儲存節點及該字 線；及電晶體，其與該存取電晶體分離，且耦合至該儲存節點。
  12. 如申請專利範圍第11項之位元單元，其中，該第一負微分電阻裝置包含以下之一者：江崎二極體；諧振穿隧二極體；或穿隧場效電晶體(TFET)。
  13. 如申請專利範圍第11項之位元單元，其中，該電晶體之閘極端子係藉由參考電壓予以偏壓。
  14. 一種記憶體系統，包括：處理器，其具有由組織成列及行之記憶體位元單元所形成之記憶體陣列，其中，每一記憶體位元單元係依照如申請專利範圍第1至10項之任一項；及無線介面，用於使處理器與另一裝置通信。
  15. 如申請專利範圍第14項之系統，其進一步包括堆疊在該處理器上方或下方的記憶體晶粒。
  16. 一種記憶體系統，包括：處理器，其具有由組織成列及行之位元單元所形成之記憶體陣列，其中，每一位元單元係依照如申請專利範圍第11至13項之任一項；及無線介面，用於使處理器與另一裝置通信。
TW104117643A 2014-07-08 2015-06-01 負微分電阻式記憶體 TWI575519B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/045695 WO2016007135A1 (en) 2014-07-08 2014-07-08 A negative differential resistance based memory

Publications (2)

Publication Number Publication Date
TW201614649A TW201614649A (en) 2016-04-16
TWI575519B true TWI575519B (zh) 2017-03-21

Family

ID=55064604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117643A TWI575519B (zh) 2014-07-08 2015-06-01 負微分電阻式記憶體

Country Status (7)

Country Link
US (1) US20170084326A1 (zh)
EP (1) EP3167486A4 (zh)
JP (1) JP6533238B2 (zh)
KR (1) KR102227315B1 (zh)
CN (1) CN106463509B (zh)
TW (1) TWI575519B (zh)
WO (1) WO2016007135A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063828A1 (fr) * 2017-03-10 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Verrou memoire tfet sans rafraichissement
WO2019066821A1 (en) * 2017-09-27 2019-04-04 Intel Corporation MEMORY BASED ON NEGATIVE DIFFERENTIAL RESISTANCE
WO2019132997A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Memory device with negative resistance materials
US20190296081A1 (en) * 2018-03-23 2019-09-26 Intel Corporation Selector-based electronic devices, inverters, memory devices, and computing devices
US20190385657A1 (en) * 2018-06-19 2019-12-19 Intel Corporation High density negative differential resistance based memory
TWI692195B (zh) * 2019-09-11 2020-04-21 茂達電子股份有限公司 馬達驅動裝置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953249A (en) * 1997-06-27 1999-09-14 Texas Instruments Incorporated Memory cell having negative differential resistance devices
TW552679B (en) * 2001-08-06 2003-09-11 Nec Corp A memory device
US20090039438A1 (en) * 2001-12-21 2009-02-12 Synopsys, Inc. Negative Differential Resistance Pull Up Element For DRAM
TW201133720A (en) * 2009-11-24 2011-10-01 Qualcomm Inc Improved eDRAM architecture
US20120326239A1 (en) * 2011-06-23 2012-12-27 Kabushiki Kaisha Toshiba Sram device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
JP2003069417A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法
US6611452B1 (en) * 2002-04-05 2003-08-26 T-Ram, Inc. Reference cells for TCCT based memory cells
US7745820B2 (en) * 2005-11-03 2010-06-29 The Ohio State University Negative differential resistance polymer devices and circuits incorporating same
US7508701B1 (en) * 2006-11-29 2009-03-24 The Board Of Trustees Of The Leland Stanford Junior University Negative differential resistance devices and approaches therefor
US8645777B2 (en) * 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953249A (en) * 1997-06-27 1999-09-14 Texas Instruments Incorporated Memory cell having negative differential resistance devices
TW552679B (en) * 2001-08-06 2003-09-11 Nec Corp A memory device
US20090039438A1 (en) * 2001-12-21 2009-02-12 Synopsys, Inc. Negative Differential Resistance Pull Up Element For DRAM
TW201133720A (en) * 2009-11-24 2011-10-01 Qualcomm Inc Improved eDRAM architecture
US20120326239A1 (en) * 2011-06-23 2012-12-27 Kabushiki Kaisha Toshiba Sram device

Also Published As

Publication number Publication date
WO2016007135A1 (en) 2016-01-14
JP2017521855A (ja) 2017-08-03
KR102227315B1 (ko) 2021-03-12
EP3167486A4 (en) 2018-07-11
TW201614649A (en) 2016-04-16
CN106463509B (zh) 2020-12-29
US20170084326A1 (en) 2017-03-23
CN106463509A (zh) 2017-02-22
KR20170030482A (ko) 2017-03-17
JP6533238B2 (ja) 2019-06-19
EP3167486A1 (en) 2017-05-17

Similar Documents

Publication Publication Date Title
TWI575519B (zh) 負微分電阻式記憶體
US9953986B2 (en) Method and apparatus for improving read margin for an SRAM bit-cell
US10170185B2 (en) Hybrid memory and MTJ based MRAM bit-cell and array
TWI564895B (zh) 高電壓耐受字元線驅動器
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
TWI537941B (zh) 用以最佳化自旋轉移力矩－磁性隨機存取記憶體（ｓｔｔ－ｍｒａｍ）尺寸和寫入錯誤率之裝置和方法
US10498314B2 (en) Vectored flip-flop
US10707846B2 (en) Tunnel field-effect transistor (TFET) based high-density and low-power sequential
US9263121B2 (en) Low power transient voltage collapse apparatus and method for a memory cell
CN111868828A (zh) 基于高密度负微分电阻的存储器
CN107070444B (zh) 具有细粒度功率门控的非易失性铁电逻辑
US10418975B2 (en) Low clock supply voltage interruptible sequential
WO2019005148A1 (en) FLOATING GRID TRANSISTOR
WO2019066821A1 (en) MEMORY BASED ON NEGATIVE DIFFERENTIAL RESISTANCE