CN113809727A - 驱动器辅助esd保护装置和方法 - Google Patents

Abstract

本公开涉及驱动器辅助ESD保护装置和方法。模拟前端(AFE)驱动器或发送器用于输入输出(IO)引脚的ESD保护，从而减少ESD二极管的数量，并随后降低焊盘电容，以在如双数据速率(DDR)IO、PCI快速(外围组件互连快速)等的IO电路中实现高性能。构成AFE驱动器的有源器件的通道用于连接IO焊盘以将ESD电流放电到接地，从而提供ESD电流的替代路径，并随后减少ESD二极管的数量。附加的p型器件(驱动器路径使能器(DPE))被耦合在IO焊盘和AFE驱动器的栅极端子之间。这种附加的p型器件触发AFE驱动器的通道。这种p型器件由基于RC的结构控制，当功率增加时，该基于RC的结构在常规操作期间切断p型器件。

Description

驱动器辅助ESD保护装置和方法

技术领域

本公开涉及驱动器辅助ESD保护装置和方法。

背景技术

驱动器的用于静电放电(ESD)保护的寄生二极管在先进工艺技术节点中可能不再有效。ESD二极管在面积、功率和焊盘电容等方面增加了IO的许多成本，对高速节点来说是一个更大的挑战。

发明内容

根据本公开的一个方面，提供了一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，用于在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。

根据本公开的另一方面，提供了一种用于保护免受ESD的装置，所述装置包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，包括：第一p型器件，耦合到所述驱动器的所述p型器件；以及第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子能由ESD事件控制。

根据本公开的又一方面，提供了一种系统，包括：存储器；处理器，耦合到所述存储器；以及无线接口，通信地耦合到所述处理器，其中，所述处理器包括根据本公开实施例所述的装置。

根据本公开的又一方面，提供了一种用于保护免受ESD的方法，所述方法包括：将驱动器耦合到IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。

根据本公开的又一方面，提供了一种在其上存储有机器可读指令的机器可读存储介质，所述机器可读指令在被执行时使一个或多个机器执行根据本公开实施例所述的方法。

附图说明

从下面给出的详细描述和本公开的各种实施例的附图将更全面地理解本公开的实施例，然而，这些附图不应被视为将本公开局限于特定实施例，而是仅用于说明和理解。

图1示出了根据一些实施例的驱动器辅助ESD装置的高级架构。

图2示出了根据一些实施例的驱动器辅助ESD装置的电路级架构。

图3示出了根据一些实施例的驱动器辅助ESD装置的电路级架构。

图4示出了根据各种实施例的具有驱动器辅助ESD装置的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

一些实施例使用模拟前端(AFE)驱动器或发送器来对输入输出(IO)管脚进行ESD保护，从而减少ESD二极管的数量并随后降低焊盘电容，以在如双数据速率(DDR)IO、PCI快速(外围组件互连快速)等的IO电路中实现高性能。一些实施例利用构成连接到IO焊盘的AFE驱动器的有源器件的通道来将ESD电流放电到接地，从而提供ESD电流的替代路径并随后减少ESD二极管的数量。一些实施例提供了耦合在IO焊盘和AFE驱动器的栅极端子之间的附加p型器件(驱动器路径使能器(DPE))。这种附加的p型器件触发AFE驱动器的通道。这种p型器件由基于RC的结构控制，当功率增加时，该基于RC的结构在常规操作期间切断p型器件。

在一些实施例中，驱动器辅助ESD保护装置包括：IO焊盘；驱动器，耦合到IO焊盘，其中驱动器包括p型器件和与p型器件串联耦合的n型器件；以及电路(DPE电路)，用于在IO焊盘上发生ESD事件时导通驱动器的p型器件或n型器件之一。在一些实施例中，电路在ESD事件结束时关断p型器件或n型器件之一。在一些实施例中，电路在ESD事件结束时关断p型器件或n型器件两者。在一些实施例中，该装置包括定时器电路(例如，RC定时器)，以确定在IO焊盘上发生ESD事件时，该电路导通p型器件或n型器件之一的持续时间。在一些实施例中，DPE电路包括第一p型器件和第二p型器件，其中第一p型器件耦合到驱动器的p型器件，其中第二p型器件耦合到驱动器的n型器件。在一些实施例中，第一p型器件和第二p型器件的栅极端子耦合到定时器电路的输出。在一些实施例中，第一p型器件和第二p型器件的漏极端子被耦合。在一些实施例中，第一p型器件的源极端子耦合到驱动器的p型器件的栅极。在一些实施例中，第二p型器件的源极端子耦合到驱动器的n型器件的栅极。在一些实施例中，该装置包括箝位电路，耦合到定时器电路的输出以保护电源不受ESD事件的影响而颠簸。在一些实施例中，该装置包括前置驱动器(predriver)，耦合到电路和驱动器。

各种实施例有许多技术效果。例如，实施例降低了IO焊盘的电容，从而使IO能够在不消耗更多功率的情况下以更高的速度或更高的时序裕度运行。这样，节省了二极管和I/O面积。这些实施例与使用栅极全环绕场效应晶体管(FET)的先进技术工艺节点兼容，在这些先进技术工艺节点中，寄生二极管的益处可能丢失而导致高速IP使用增加产品成本的电感器。各种实施例中的实施例使得零ESD二极管能够处于如高带宽存储器IO(HBMIO)的管芯到管芯(Die-to-Die)IO中。其他技术效果将从各种实施例和附图中显而易见。

在下面的描述中，讨论许多细节以提供对本公开的实施例的更彻底的说明。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，为了避免混淆本公开的实施例，以框图形式而不是详细地示出公知结构和设备。

注意，在实施例的相应附图中，信号用线表示。一些线可能更粗，以指示更多的组成信号路径，和/或在一个或多个末端具有箭头，以指示主要信息流方向。此类指示并非旨在限制。相反，线结合一个或多个示例性实施例使用以便于更容易地理解电路或逻辑单元。任何表示的信号(如设计需求或偏好所指示的)实际上可以包括一个或多个可以沿任一方向传播的信号，并且可以利用任何适当类型的信号方案来实现。

在本说明书和权利要求中，术语“连接”是指没有任何中间设备的直接连接，诸如所连接的事物之间的电气、机械或磁性连接。

术语“耦合”是指直接或间接连接，诸如所连接的事物之间的直接电气、机械或磁性连接、或通过一个或多个无源或有源中间设备的间接连接。

这里的术语“相邻”一般是指一个事物紧挨着(例如，紧靠或靠近它们之间的一个或多个事物)或相邻另一个事物(例如，邻接)。

术语“电路”或“模块”可以指布置成彼此协作以提供所需功能的一个或多个无源和/或有源部件。

术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数参考。“在……中”的含义包括“在……中”和“在……上”。

这里的术语“模拟信号”一般是指任何这样的连续信号：该信号的时变特性(变量)是某个其他时变量的表示(即模拟另一个时变信号)。

术语“数字信号”是这样的物理信号：它表示离散值序列(量化离散时间信号)(例如任意比特流的序列)，或数字化的(经采样和模数转换的)模拟信号。

术语“缩放”通常是指将设计(原理图和布局)从一种工艺技术转换为另一种工艺技术，并且随后可能减少布局区域。在某些情况下，缩放还指将设计从一种工艺技术扩升到另一种工艺技术，并可能随后增加布局区域。术语“缩放”通常也指在同一技术节点内缩小或增大布局和设备。术语“缩放”也可指相对于另一参数(例如，电源电平)调整(例如，减速或加速-即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常指在目标值的+/-10％范围内。

除非另有规定，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象仅仅表明相似对象的不同实例正在被提及，并不意味着这样描述的对象必须在时间上、空间上、等级上、或者以任何其他方式以给定的顺序排列。

就本公开而言，短语“A和/或B”和“A或B”是指(A)、(B)或(A和B)。就本公开而言，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“上”、“下”、“在……上”、“在……下”等(如果存在的话)用于描述性目的，而不一定用于描述永久相对位置。

需要指出的是，具有与任何其他附图的具有相同的参考标号(或名称)的那些元素可以以与所描述的类似的方式操作或起作用，但不限于此。

为了实施例的目的，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子(bulkterminal)。晶体管和/或MOS晶体管衍生物还包括三栅极和FinFET晶体管、栅极全围绕圆柱形晶体管、隧穿FET(TFET)、方形线(Square Wire)或矩形带状晶体管(Rectangular RibbonTransistors)、铁电FET(FeFET)或实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称源极和漏极端子，即相同的端子且在这里可以互换使用。另一方面，TFET器件具有不对称的源极和漏极端子。本领域技术人员将理解，可以在不脱离本公开的范围的情况下使用其他晶体管，例如，双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。

图1示出了根据一些实施例的驱动器辅助ESD装置100的高级架构。装置100包括如图所示相耦合的发送器(Tx)驱动器101(或模拟前端(AFE)驱动器101)、前置驱动器102、定时器电路103、箝位电路104、驱动器路径使能器(DPE)电路105和ESD二极管106(例如，二极管D1、D2、D3和D4)。AFE驱动器101包括与下拉器件串联耦合的上拉器件。上拉器件耦合到电源轨VccIO，而下拉器件耦合到接地电源轨(Vss)。定时器电路103负责导通和关断箝位电路104。在焊盘上的ESD事件期间，箝位电路104提供从VccIO电源轨到接地的路径。箝位电路104在ESD事件的持续时间内导通。该持续时间由定时器电路103确定。前置驱动器102为驱动器101提供上拉(Pup)和下拉(Pdn)控制信号。上拉(Pup)和下拉(Pdn)控制信号是从输入数据Datain导出的。

在负充电器件模型(CDM)ESD事件中，焊盘电压升高。连接AFE驱动器101的器件的节点也上升，但由于通过镇流器电阻的下降而处于较低的值。在ESD事件期间，DPE电路105使用该电压来偏置AFE驱动器101的器件的栅极，以导通AFE驱动器101的一个或多个器件的通道，并使用AFE驱动器路径以将ESD电流推至接地(Vss)。

DPE电路105不影响AFE驱动器101的正常功能。在一些实施例中，DPE电路105的器件由定时器电路103的输出(clamp_en_b)控制。DPE电路105的器件的栅极由输出clamp_en_b驱动。当在ESD事件期间由于焊盘电压升高而激活AFE驱动器101时，AFE驱动器漏极处的电压急剧下降，因为AFE驱动器101的器件提供了IO焊盘和接地之间的电路径，从而减少了通过主二极管D2和D4的ESD电流。因此，当设计受到具有较少或最小寄生二极管益处的受害者(驱动器)击穿电压的限制时，装置100更有用。DPE电路105在ESD事件期间屏蔽控件(Pup和Pdn)，并为焊盘上的浪涌电压提供额外路径以流向接地。因此，DPE电路105为了ESD目的而将重复使用(一个或多个)驱动器101的器件，其否则在非ESD模式(例如，正常模式)下作为正常驱动器器件来操作。驱动器101的器件的这种替代使用可以用于减少ESD二极管106(二极管D1-D4)的数量和/或尺寸。在一些实例中，可以完全移除ESD二极管106，因为可以控制驱动器101的器件以在ESD事件期间提供ESD保护。

虽然参考负CDM来描述实施例，但是这些实施例也适用于从IO焊盘抽出电流的正CDM。在正CDM期间，DPE电路105导通AFE驱动器101的上拉PMOS，提供经由箝位电路104的从焊盘到VccIO再到接地的附加路径。在一些实施例中，DPE电路105在正CDM中的影响比在负CDM中小，因为与D1 106相比通过箝位104路径的路径电阻更高。

图2示出了根据一些实施例的驱动器辅助ESD装置200的电路级架构。这里，示出驱动器101的简化电路包括串联耦合的p型器件MPup和n型器件MNdn。在一些实施例中，在p型器件MPup和n型器件MNdn之间可以存在附加器件(有源的或无源的)。P型器件MPup是由Pup控制的上拉驱动器。N型器件MNdn是由Pdn控制的下拉驱动器。前置驱动器102包括如图所示相耦合的反相器102a、102b、102c和102d，以从Datain导出Pup和Pdn信号。这里，前置驱动器102示为简单电路。本领域技术人员将理解，可以使用任何合适的前置驱动器来实现前置驱动器102。定时器电路103包括耦合到缓冲器103a的RC路径(包括电阻器Rt和电容器Ct)。缓冲器103a的输出Clamp_en_b控制箝位电路104的导通/关断持续时间。简单形式的箝位电路104包括缓冲器104a和p型箝位MPc。任何合适的箝位电路都可以用于箝位电路104。

在一些实施例中，DPE电路105包括p型器件MP1和MP2。晶体管MP1和MP2的源极/漏极端子(经由任何中间电阻，如Ron和Rpad)耦合到焊盘。晶体管MP1和MP2的漏极/源极端子分别耦合到Pup和Pdn节点。这里，节点名称和信号名称可以互换使用。例如，Pdn可以根据句子的上下文来指代节点Pdn或信号Pdn。可以通过Clamp_en_b(例如，定时器电路103的输出)来控制晶体管MP1和MP2的栅极。

AFE驱动器101的器件MPup和MNdn分别在正CDM事件和负CDM事件期间提供到电源VccIO或接地Vss的附加ESD电流放电路径。为了这样做，使用现有的定时器103。定时器电路103通常用于ESD保护电路，以控制用于为负CDM ESD电流提供从VccIO到接地的路径的箝位电路104。当VccIO未通电时，定时器电路103的输出Clamp_en_b默认为零。一旦电源轨VccIO上的电压升高，则输出Clamp_en_b将达到VccIO电压电平。定时器电路103用于控制包括基于p型的器件MPc的箝位电路104。因此，基于p型的箝位器件MPc默认导通(ON)，并且当电量增加时，它就会关断(OFF)。因此，当没有通电时，相同的定时器信号(Clamp_en_b)逻辑上为零，因此它保持DPE电路105的器件MP1和MP2导通。

在ESD事件期间，DPE电路105的器件MP1和MP2通过将Pdn和Pup电压施加到使Tx驱动器101导通的焊盘电压附近来使能AFE路径，以将ESD电流放电到接地。并且当功率上升时，Clamp_en_b达到VccIO电压电平，从而关断DPE电路105的器件MP1和MP2，从而消除对驱动器101的常规功能的任何影响。这里，被保护的ESD事件是在没有电源的情况下发生的非系统ESD事件。本领域技术人员将理解，驱动器器件MPup和MNdn固有地具有寄生二极管。Clamp_en_b信号导通DPE电路105的器件MP1和MP2。这些器件MP1和MP2连接到焊盘，从而使AFE驱动器的控制信号(Pup和Pdn)能够在ESD事件期间提供到接地或电源的路径。在正常操作条件下，clamp_en_b为高，从而禁用DPE器件MP1和MP2。在各种实施例中，DPE电路105的尺寸约为驱动器101的尺寸的10倍。例如，晶体管MP1是MPup的十分之一，因此在面积和焊盘电容方面不会对系统施加压力。

虽然参考DPE电路105的p型器件来描述实施例，但是在一些实施例中，p型器件可以被n型器件代替。n型器件的栅极端子可以通过clamp_en_b信号的反相版本(例如，clamp_en)进行控制。在一些实施例中，DPE电路105的p型器件可以由n型和p型器件的组合来代替。

图3示出了根据一些实施例的驱动器辅助ESD装置300的电路级架构。装置300是替代实施例。这里，前置驱动器102和DPE电路105合并为电路301。电路301包括反相器301a、NOR门301b和NAND门301c。输入数据Datain由NOR门301b和NAND门301c接收。NOR门301b和NAND门301c两者也受Clamp_en_b控制。例如，NAND门301c接收Clamp_en_b信号，而NOR门301b经由反相器301a接收反相的Clamp_en_b信号。NOR门301b的输出控制Pup节点，而NAND门301c的输出控制Pdn门。

表1比较了DDR和PCIe设计的ESD数据。

表1

ESD因子	D1二极管数量	D2二极管数量
			参考设计(DDR)*	X	Y
驱动器辅助ESD(DDR)	X	0.5Y
			参考设计(PCIE)	A	B
驱动器辅助ESD(PCIE)	A	0.8B

表2示出了在使用各种实施例的装置时的焊盘电容的改善。

表2

在ESD事件期间，C4焊盘可以利用寄生二极管(在连接到IO焊盘的器件的扩散部分和主体部分之间形成的二极管)的益处来承受高电压(例如，几十伏)。表1列出了满足ESD事件的二极管的相对数量。在像DDR这样的器件受限设计中，大部分ESD电流流过主二极管，导致大量的二极管数量。这种设计受到器件击穿电压的限制，而不受二极管击穿电压的限制。另一方面，具有巨大驱动器尺寸的设计(如PCIE)是受二极管限制的设计。它们受到二极管击穿电压的限制，而不受器件击穿电压的限制。这里，寄生电流占大比例的总电流。下一段我们讨论驱动器辅助(A)方案如何影响这两种设计。

由于DDR设计是器件受限的，因此当驱动器101在ESD事件期间被导通时(p型和/或n型DA辅助方案两者)，通过驱动器101的电流急剧上升，从而降低到器件电压远低于击穿极限。这使得有源二极管的数量减少了大约50％，如表1所示。同时，当DA辅助方案应用于二极管受限设计(如PCIE)时，二极管电流减少较少，因此二极管数量减少约20％，如表1所示。

通过将DDR中D2二极管的数量减少约50％，焊盘电容减少，从而实现更好的眼高(eye height)和眼宽(eye width)。由于PCIE设计已经受二极管的限制，因此PCIE中的益处量低于DDR。使用各种实施例的设计技术，实现了D2二极管的数量减少约20％。

在一些实施例中，该方案可以用于完全去除用于IO的二极管，其不暴露于如HBMIO的封装管脚。这也有助于扩展这些IO、二极管及其保护环。如今，这些都是IO面积扩展的主要限制因素。

图4示出了根据各种实施例的具有驱动器辅助ESD装置的智能设备或计算机系统或SoC(片上系统)。应指出，图4的具有与任何其他图的元素相同的参考标号(或名称)的那些元素可以以与所描述的类似的任何方式操作或起作用，但不限于此。这里描述的任何框都可以具有电流跟踪装置。设备2400内和/或沿其外围的任何IO都可以包括驱动器辅助ESD装置。

在一些实施例中，设备2400表示适当的计算设备，诸如计算平板电脑、移动电话或智能电话、笔记本电脑、台式机、物联网(IOT)设备、服务器、可穿戴设备、机顶盒、支持无线的电子阅读器等。应当理解，总体示出了特定组件，而不是设备2400中示出了这种设备的所有组件。

在一个示例中，设备2400包括SoC(片上系统)2401。在图4中使用虚线示出了SOC2401的示例边界，其中一些示例组件被示出包括在SOC 2401内–然而，SOC 2401可以包括设备2400的任何适当组件。

在一些实施例中，设备2400包括处理器2404。处理器2404可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核或其他处理装置。由处理器2404执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、与将计算设备2400连接到另一设备相关的操作等。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。

在一些实施例中，处理器2404包括多个处理核(也称为核)2408a、2408b、2408c。尽管图4中仅示出三个核2408a、2408b、2408c，但是处理器2404可以包括任何其他适当数量的处理核，例如，数十个或甚至数百个处理核。可以在单个集成电路(IC)芯片上实现处理器核2408a、2408b、2408c。此外，芯片可以包括一个或多个共享和/或私有缓存、总线或互连、图形和/或存储器控制器、或其他组件。

在一些实施例中，处理器2404包括缓存2406。在一个示例中，缓存2406的部分可以专用于单个核2408(例如，缓存2406的第一部分专用于核2408a，缓存2406的第二部分专用于核2408b，以此类推)。在一个示例中，缓存2406的一个或多个部分可以在两个或多个核2408之间共享。缓存2406可以分为不同的级别，例如，级别1(L1)缓存、级别2(L2)缓存、级别3(L3)缓存等。

在一些实施例中，处理器核2404可以包括获取单元，以获取用于由核2404执行的指令(包括具有条件分支的指令)。可以从诸如存储器2430之类的任何存储设备获取指令。处理器核2404还可以包括解码单元，以解码所获取的指令。例如，解码单元可以将所获取的指令解码为多个微操作。处理器核2404可以包括调度单元，以执行与存储经解码的指令相关联的各种操作。例如，调度单元可以保存来自解码单元的数据，直到指令准备好分派为止，例如，直到经解码的指令的所有源值变得可用为止。在一个实施例中，调度单元可以将经解码的指令调度和/或发出(或分派)到执行单元以供执行。

执行单元可以在所分派的指令被解码(例如，由解码单元)和分派(例如，由调度单元)之后执行这些所分派的指令。在一个实施例中，执行单元可以包括一个以上的执行单元(诸如成像计算单元、图形计算单元、通用计算单元等)。执行单元还可以执行各种算术运算，诸如加法、减法、乘法和/或除法，并且可以包括一个或多个算术逻辑单元(ALU)。在一个实施例中，协同处理器(未示出)可以与执行单元一起执行各种算术运算。

进一步地，执行单元可以执行无序的指令。因此，在一个实施例中，处理器核2404可以是无序处理器核。处理器核2404还可以包括引退单元(retirement unit)。引退单元可以在指令被执行后将其引退。在一个实施例中，经执行的指令的引退可以使得从指令的执行提交处理器状态、由指令所使用的物理寄存器被去分派等。处理器核2404还可以包括总线单元，以使处理器核2404的组件与其他组件之间能够经由一条或多条总线进行通信。处理器核2404还可以包括一个或多个寄存器，以存储由核2404的各个组件访问的数据(诸如与分配的应用优先级和/或子系统状态(模式)关联相关的值)。

在一些实施例中，设备2400包括连接电路2431。例如，连接电路2431包括硬件设备(例如，无线和/或有线连接器和通信硬件)和/或软件组件(例如，驱动器、协议栈)，例如，以使设备2400能够与外部设备进行通信。设备2400可以与诸如其他计算设备、无线接入点或基站等的外部设备分离。

在一个示例中，连接电路2431可以包括多个不同类型的连接性。概括地说，连接电路2431可以包括蜂窝连接电路、无线连接电路等。连接电路2431的蜂窝连接电路通常是指由无线运营商提供的蜂窝网络连接，诸如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、第三代合作伙伴项目(3GPP)通用移动通信系统(UMTS)系统或变体或衍生物、3GPP长期演进(LTE)系统或变体或衍生物、3GPP高级LTE(LTE-A)系统或变体或衍生物、第五代(5G)无线系统或变体或衍生物、5G移动网络系统或变体或衍生物、5G新无线电(NR)系统或变体或衍生物、或其他蜂窝服务标准来提供。连接电路2431的无线连接电路(或无线接口)是指非蜂窝的无线连接性，并且可以包括个域网(诸如蓝牙、近场等)、局域网(诸如Wi-Fi)和/或广域网(诸如WiMax)和/或其他无线通信。在一个示例中，连接电路2431可以包括网络接口，诸如有线或无线接口，例如使得系统实施例可以被并入无线设备(例如，蜂窝电话或个人数字助理)中。

在一些实施例中，设备2400包括控制集线器2432，其表示与一个或多个I/O设备的交互相关的硬件设备和/或软件组件。例如，处理器2404可以经由控制集线器2432与显示器2422、一个或多个外围设备2424、存储设备2428、一个或多个其他外部设备2429等中的一者或多者进行通信。控制集线器2432可以是芯片组、平台控制集线器(PCH)等。

例如，控制集线器2432示出了用于连接到设备2400的附加设备的一个或多个连接点，例如，用户可以通过这些连接点与系统进行交互。例如，可以附接到设备2400的设备(例如，设备2429)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或键盘设备、或用于诸如读卡器或其他设备之类的特定应用的其他I/O设备。

如上所述，控制集线器2432可以与音频设备、显示器2422等进行交互。例如，通过麦克风或其他音频设备的输入可以为设备2400的一个或多个应用或功能提供输入或命令。另外，替代显示输出或者在除了显示输出之外，可以提供音频输出。在另一示例中，如果显示器2422包括触摸屏，则显示器2422还充当输入设备，其至少可以部分地由控制集线器2432管理。在计算设备2400上还可以存在附加的按钮或开关，以提供通过控制集线器2432管理的I/O功能。在一个实施例中，控制集线器2432管理诸如加速计、相机、光传感器或其他环境传感器之类的设备，或者可以包括在设备2400中的其他硬件。输入可以是直接用户交互的一部分，并为系统提供环境输入以影响其操作(诸如过滤噪声、调整显示器以进行亮度检测、为相机应用闪光灯或其他特征)。

在一些实施例中，控制集线器2432可以使用任何适当的通信协议耦合到各种设备，例如，PCIe(外围组件互连快速)、USB(通用串行总线)、雷电接口(Thunderbolt)、高清多媒体接口(HDMI)、火线(Firewire)等。

在一些实施例中，显示器2422表示硬件(例如，显示设备)和软件(例如，驱动器)组件，其为用户提供视觉和/或触觉显示以与设备2400进行交互。显示器2422可以包括显示接口、显示屏、和/或用于向用户提供显示的硬件设备。在一些实施例中，显示器2422可以包括提供到用户的输出和输入两者的触摸屏(或触摸板)设备。在一个示例中，显示器2422可以直接与处理器2404通信。显示器2422可以是(如在移动电子设备或膝上型计算机设备中的)内部显示设备或经由显示接口(例如显示端口(DisplayPort)等)附接的外部显示设备中的一者或多者。在一个实施例中，显示器2422可以是头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用的立体显示设备。

在一些实施例中，尽管图中未示出，但是除了(或代替)处理器2404，设备2400还可以包括包含一个或多个图形处理核的图形处理单元(GPU)，其可以控制在显示器2422上显示内容的一个或多个方面。

控制集线器2432(或平台控制器集线器)可以包括硬件接口和连接器，以及软件组件(例如，驱动器、协议栈)，以进行例如到外围设备2424的外围连接。

将理解，设备2400既可以是到其他计算设备的外围设备，也可以具有连接到它的外围设备。设备2400可以具有“对接(docking)”连接器以连接到其他计算设备，用于诸如管理(例如，下载和/或上载、更改、同步)设备2400上的内容。另外，对接连接器可以允许设备2400连接到允许计算设备2400控制内容输出(例如，到视听或其他系统)的某些外围设备。

除了专用对接连接器或其他专用连接硬件外，设备2400还可以经由通用或基于标准的连接器进行外围连接。通用类型可以包括通用串行总线(USB)连接器(可以包括许多不同硬件接口中的任何一个)、显示端口(包括迷你显示端口(MiniDisplayPort，MDP)、高清多媒体接口(HDMI)、火线或其他类型。

在一些实施例中，例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404，连接电路2431可以耦合到控制集线器2432。在一些实施例中，例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404，显示器2422可以耦合到控制集线器2432。

在一些实施例中，设备2400包括经由存储器接口2434耦合到处理器2404的存储器2430。存储器2430包括用于在设备2400中存储信息的存储器设备。

在一些实施例中，存储器2430包括用于维持稳定时钟的装置，如参考各种实施例所述。存储器可以包括非易失性(如果存储器设备的电源中断，则状态不会改变)和/或易失性(如果存储器设备的电源中断，则状态是不确定的)存储器设备。存储器设备2430可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备、或具有适当性能以用作处理存储器的其他存储器设备。在一个实施例中，存储器2430可以用作设备2400的系统存储器，以存储数据和指令以用于在一个或多个处理器2404执行应用程序或处理时使用。存储器2430可以存储应用程序数据、用户数据、音乐、照片、文档或其他数据，以及与设备2400执行应用程序和功能相关的系统数据(无论是长期的还是临时的)。

各种实施例和示例的元件还被提供为机器可读介质(例如，存储器2430)，用于存储计算机可执行指令(例如，用于实现本文讨论的任何其他处理的指令)。机器可读介质(例如，存储器2430)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)而被下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)以数据信号的方式从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。

在一些实施例中，设备2400包括温度测量电路2440，例如，用于测量设备2400的各种组件的温度。在一个示例中，温度测量电路2440可以被嵌入、耦合或附接到要测量和监测其温度的各种组件。例如，温度测量电路2440可以测量核2408a、2408b、2408c、稳压器2414、存储器2430、SOC 2401的主板、和/或设备2400的任何适当组件中的一者或多者的温度(或内部温度)。

在一些实施例中，设备2400包括功率测量电路2442，例如，用于测量由设备2400的一个或多个组件消耗的功率。在一个示例中，除了测量功率之外或者代替测量功率，功率测量电路2442还可以测量电压和/或电流。在一个实例中，功率测量电路2442可以被嵌入、耦合或附接到要测量和监测其功率、电压和/或电流的各种组件。例如，功率测量电路2442可以测量由一个或多个稳压器2414供应的功率、电流和/或电压、供应给SOC 2401的功率、供应给设备2400的功率、由设备2400的处理器2404(或任何其他组件)消耗的功率等。

在一些实施例中，设备2400包括一个或多个稳压器电路，通常称为稳压器(VR)2414。VR 2414以适当的电压电平生成信号，这些信号可以被供应以操作设备2400的任何适当组件。仅作为示例，VR 2414被示为向设备2400的处理器2404供应信号。在一些实施例中，VR 2414接收一个或多个电压识别(VID)信号，并基于VID信号生成适当电平的电压信号。各种类型的VR可以用于VR 2414。例如，VR 2414可以包括“降压”VR、“升压”VR、降压和升压VR的组合、低压差(LDO)调节器、开关DC-DC调节器、基于恒定导通时间控制器的DC-DC调节器等。降压VR通常用于需要将输入电压以比单位更小的比率转换为输出电压的功率输送应用中。升压VR通常用于需要将输入电压以比单位更大的比率转换为输出电压的功率输送应用中。在一些实施例中，每个处理器核都具有其自己的VR，其由PCU 2410a/b和/或PMIC 2412控制。在一些实施例中，每个核都具有分布式LDO的网络，以提供对功率管理的有效控制。LDO可以是数字的、模拟的、或数字或模拟LDO的组合。在一些实施例中，VR 2414包括用于对通过(一个或多个)电源轨的电流进行测量的电流跟踪装置。

在一些实施例中，设备2400包括一个或多个时钟生成器电路，通常称为时钟生成器2416。时钟生成器2416以适当的频率水平生成时钟信号，其可被供应给设备2400的任何适当组件。仅作为示例，时钟生成器2416被示为向设备2400的处理器2404供应时钟信号。在一些实施例中，时钟生成器2416接收一个或多个频率识别(FID)信号，并基于FID信号以适当的频率生成时钟信号。

在一些实施例中，设备2400包括向设备2400的各种组件供电的电池2418。仅作为示例，电池2418被示为向处理器2404供电。尽管图中未示出，但是设备2400可以包括充电电路，例如，基于从AC适配器接收的交流电(AC)电源对电池再充电。

在一些实施例中，设备2400包括功率控制单元(PCU)2410(也称为功率管理单元(PMU)、功率控制器等)。在一个实例中，PCU 2410的一些部分可以由一个或多个处理核2408实现，并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410a。在一个示例中，PCU 2410的一些其他部分可以在处理核2408之外实现，并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410b。PCU 2410可以实现设备2400的各种功率管理操作。PCU 2410可以包括硬件接口、硬件电路、连接器、寄存器等、以及软件组件(例如，驱动器、协议栈)，以实现设备2400的各种功率管理操作。

在一些实施例中，设备2400包括功率管理集成电路(PMIC)2412，例如，以实现设备2400的各种功率管理操作。在一些实施例中，PMIC 2412是可重构功率管理IC(RPMIC)和/或IMVP(

移动电压定位)。在一个示例中，PMIC位于独立于处理器2404的IC芯片内。可以实现设备2400的各种功率管理操作。PMIC 2412可以包括硬件接口、硬件电路、连接器、寄存器等，以及软件组件(例如，驱动器、协议栈)，以实现设备2400的各种功率管理操作。

在一个实例中，设备2400包括PCU 2410或PMIC 2412中的一者或两者。在一个实例中，PCU 2410或PMIC 2412中的任一者在设备2400中可能不存在，并且因此，使用虚线示出这些组件。

设备2400的各种功率管理操作可以由PCU 2410、PMIC 2412、或PCU 2410和PMIC2412的组合来执行。例如，PCU 2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如，P状态)。例如，PCU 2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如，根据ACPI(高级配置和电源接口)规范)。仅作为示例，PCU 2410和/或PMIC 2412可以使设备2400的各种组件转换到睡眠状态、活动状态、适当的C状态(例如，C0状态或另一适当C状态，根据ACPI规范)等。在一个示例中，PCU 2410和/或PMIC 2412可以控制由VR2414输出的电压和/或由时钟生成器输出的时钟信号的频率，例如，通过分别输出VID信号和/或FID信号。在一个示例中，PCU 2410和/或PMIC 2412可以控制电池功率使用、电池2418的电荷、以及与节电操作相关的特征。

时钟生成器2416可以包括锁相环(PLL)、锁频环(FLL)或任何合适的时钟源。在一些实施例中，处理器2404的每个核都具有其自己的时钟源。因此，每个核都可以在不依赖其他核的操作频率的频率下操作。在一些实施例中，PCU 2410和/或PMIC 2412执行自适应或动态频率缩放或调整。例如，如果处理器核没有在其最大功耗阈值或限制下操作，则可以增加处理器核的时钟频率。在一些实施例中，PCU 2410和/或PMIC 2412确定处理器的每个核的操作条件，并且当PCU 2410和/或PMIC 2412确定核在低于目标性能水平而操作时，适时地调整该核的频率和/或电源电压而不使核时钟源(例如，该核的PLL)失锁。例如，如果核从电源轨吸取的电流小于分配给该核或处理器2404的总电流，则PCU 2410和/或PMIC 2412可以暂时性地增加该核或处理器2404的功率吸取(例如，通过增加时钟频率和/或电源电压电平)，使得核或处理器2404能够在更高的性能水平执行。这样，可以在不损害产品可靠性的情况下暂时性地增加处理器2404的电压和/或频率。

在一个示例中，PCU 2410和/或PMIC 2412可以执行功率管理操作，例如，至少部分地基于接收来自功率测量电路2442、温度测量电路2440的测量、电池2418的电荷水平、和/或可以用于功率管理的任何其他适当信息。为此，PMIC 2412可通信地耦合到一个或多个传感器以感测/检测对系统/平台的功率/热行为有影响的一个或多个因素中的各种值/变化。该一个或多个因素的示例包括电流、电压降、温度、操作频率、操作电压、功耗、核间通信活动等。这些传感器中的一个或多个可以与计算系统的一个或多个组件或逻辑/IP块物理接近(和/或热接触/耦合)。另外，在至少一个实施例中，(一个或多个)传感器可以直接耦合到PCU 2410和/或PMIC 2412，以允许PCU 2410和/或PMIC 2412至少部分地基于由一个或多个传感器检测的(一个或多个)值来管理处理器核能量。

还示出了设备2400的示例软件堆栈(但并未示出软件堆栈的所有元素)。仅作为示例，处理器2404可以执行应用程序2450、操作系统(OS)2452、一个或多个功率管理(PM)特定应用程序(例如，通常称为PM应用2458)等。PM应用2458还可以由PCU 2410和/或PMIC 2412执行。OS 2452还可以包括一个或多个PM应用2456a、2456b、2456c。OS 2452还可以包括各种驱动程序2454a、2454b、2454c等，其中一些驱动程序可专门用于功率管理目的。在一些实施例中，设备2400还可以包括基本输入/输出系统(BIOS)2420。BIOS 2420可以与OS 2452通信(例如，经由一个或多个驱动器2454)、与处理器2404通信等。

例如，PM应用2458、2456、驱动器2454、BIOS 2420等中的一个或多个可以用于实现功率管理特定任务，例如，控制设备2400的各种组件的电压和/或频率，控制设备2400的各种组件的唤醒状态、睡眠状态和/或任何其他适当的功率状态，控制电池2418的电池功率使用、电荷，与节电操作相关的特征等。

说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着结合这些实施例描述的特定特征、结构或特性至少包括在一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同的实施例。如果说明书陈述“可以”、“可能”或“可”包括组件、特征、结构或特性，则不需要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“一个”元件，这并不意味着只有一个元件。如果说明书或权利要求提及“附加”元件，则不排除存在一个以上的附加元件。

此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何合适的方式组合。例如，可以在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何情况下组合第一实施例与第二实施例。

虽然已经结合其具体实施例描述了本公开，但是根据前述描述，对于本领域的普通技术人员来说，这些实施例的许多替代方案、修改和变化将是显而易见的。本公开的实施例旨在包含落入所附权利要求的广泛范围内的所有此类替代、修改和变化。

此外，为了简化说明和讨论并且为了不模糊本公开，在所示附图中可能示出也可能未示出到集成电路(IC)芯片和其他组件的众所周知的电源/接地连接。此外，可以以框图形式示出布置以避免模糊本公开，并且还考虑到关于此类框图布置的实施方式的细节高度依赖于将在其中实施本发明的平台(即，这些细节应该在本领域技术人员的视界范围内)。在为了描述本公开的示例性实施例而阐述具体细节(例如，电路)的情况下，对于本领域技术人员来说显而易见的是，本公开可以在没有这些特定细节或改变这些特定细节的情况下实践。因此，说明书被认为是说明性的而不是限制性的。

本文中描述的各种实施例被示为示例。这些示例的特征可以以任何合适的方式相互组合。这些示例包括：

示例1：一种装置，包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，用于在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。

示例2：示例1所述的装置，其中，所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

示例3：示例1所述的装置，包括定时器电路，用于确定在所述IO焊盘上发生所述ESD事件时，所述电路导通所述p型器件或所述n型器件之一的持续时间。

示例4：示例3所述的装置，其中，所述电路包括第一p型器件和第二p型器件，其中所述第一p型器件耦合到所述驱动器的所述p型器件，其中所述第二p型器件耦合到所述驱动器的所述n型器件。

示例5：示例4所述的装置，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到所述定时器电路的输出。

示例6：示例4所述的装置，其中，所述第一p型器件和所述第二p型器件的漏极端子被耦合，并进一步耦合到所述IO焊盘。

示例7：示例4所述的装置，其中，所述第一p型器件的源极端子耦合到所述驱动器的所述p型器件的栅极。

示例8：示例4所述的装置，其中，所述第二p型器件的源极端子耦合到所述驱动器的所述n型器件的栅极。

示例9：示例3所述的装置，包括箝位电路，耦合到所述定时器电路的输出。

示例10：示例1所述的装置，包括前置驱动器，耦合到所述电路和所述驱动器。

示例11：一种装置，包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，包括：第一p型器件，耦合到所述驱动器的所述p型器件；以及第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子能由ESD事件控制。

示例12：示例11所述的装置，其中，所述电路在所述IO焊盘上发生所述ESD事件时，导通所述p型器件或所述n型器件之一。

示例13：示例11所述的装置，其中，所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

示例14：示例11所述的装置，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到定时器电路的输出。

示例15：示例11所述的装置，其中，所述第一p型器件和所述第二p型器件的漏极端子被耦合，并进一步耦合到所述IO焊盘。

示例16：示例11所述的装置，其中，所述第一p型器件的源极端子耦合到所述驱动器的所述p型器件的栅极。

示例17：示例11所述的装置，其中，所述第二p型器件的源极端子耦合到所述驱动器的所述n型器件的栅极。

示例18：一种系统，包括：存储器；处理器，耦合到所述存储器；以及无线接口，通信地耦合到所述处理器，其中所述处理器包括：IO焊盘；驱动器，耦合到所述IO焊盘，其中所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及电路，包括：第一p型器件，耦合到所述驱动器的所述p型器件；以及第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子由ESD事件控制。

示例19：示例18所述的系统，其中，所述电路在所述IO焊盘上发生所述ESD事件时导通所述p型器件或所述n型器件之一，其中所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

示例20：示例18所述的系统，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到定时器电路的输出，并且其中所述第一p型器件和所述第二p型器件的漏极端子被耦合。

提供了摘要，将使读者能够确定技术公开的性质和要点。该摘要是在理解它将不被用于限制权利要求的范围或含义的情况下提交的。权利要求在此并入具体实施方式中，并且每项权利要求单独作为一个实施例。

Claims (23)

1.一种用于保护免受ESD的装置，所述装置包括：

IO焊盘；

驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及

电路，用于在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。

2.根据权利要求1所述的装置，其中，所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

3.根据权利要求1所述的装置，包括定时器电路，用于确定在所述IO焊盘上发生所述ESD事件时，所述电路导通所述p型器件或所述n型器件之一的持续时间。

4.根据权利要求3所述的装置，其中，所述电路包括第一p型器件和第二p型器件，其中，所述第一p型器件耦合到所述驱动器的所述p型器件，其中，所述第二p型器件耦合到所述驱动器的所述n型器件。

5.根据权利要求4所述的装置，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到所述定时器电路的输出。

6.根据权利要求4所述的装置，其中，所述第一p型器件和所述第二p型器件的漏极端子被耦合，并进一步耦合到所述IO焊盘。

7.根据权利要求4所述的装置，其中，所述第一p型器件的源极端子耦合到所述驱动器的所述p型器件的栅极。

8.根据权利要求4所述的装置，其中，所述第二p型器件的源极端子耦合到所述驱动器的所述n型器件的栅极。

9.根据权利要求3所述的装置，包括箝位电路，耦合到所述定时器电路的输出。

10.根据权利要求1至9中任一项所述的装置，包括前置驱动器，耦合到所述电路和所述驱动器。

11.一种用于保护免受ESD的装置，所述装置包括：

IO焊盘；

驱动器，耦合到所述IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及

电路，包括：

第一p型器件，耦合到所述驱动器的所述p型器件；以及

第二p型器件，耦合到所述驱动器的所述n型器件，其中，所述第一p型器件和所述第二p型器件的栅极端子能由ESD事件控制。

12.根据权利要求11所述的装置，其中，所述电路在所述IO焊盘上发生所述ESD事件时，导通所述p型器件或所述n型器件之一。

13.根据权利要求11所述的装置，其中，所述电路在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

14.根据权利要求11所述的装置，其中，所述第一p型器件和所述第二p型器件的栅极端子耦合到定时器电路的输出。

15.根据权利要求11所述的装置，其中，所述第一p型器件和所述第二p型器件的漏极端子被耦合，并进一步耦合到所述IO焊盘。

16.根据权利要求11所述的装置，其中，所述第一p型器件的源极端子耦合到所述驱动器的所述p型器件的栅极。

17.根据权利要求11至16中任一项所述的装置，其中，所述第二p型器件的源极端子耦合到所述驱动器的所述n型器件的栅极。

18.一种系统，包括：

存储器；

处理器，耦合到所述存储器；以及

无线接口，通信地耦合到所述处理器，其中，所述处理器包括根据权利要求1至10中任一项所述的装置。

19.一种系统，包括：

存储器；

处理器，耦合到所述存储器；以及

无线接口，通信地耦合到所述处理器，其中，所述处理器包括根据权利要求11至17中任一项所述的装置。

20.一种用于保护免受ESD的方法，所述方法包括：

将驱动器耦合到IO焊盘，其中，所述驱动器包括p型器件和与所述p型器件串联耦合的n型器件；以及

在所述IO焊盘上发生ESD事件时，导通所述驱动器的所述p型器件或所述n型器件之一。

21.根据权利要求20所述的方法，包括：在所述ESD事件结束时，关断所述p型器件或所述n型器件之一。

22.根据权利要求20所述的方法，包括：确定在所述IO焊盘上发生所述ESD事件时导通所述p型器件或所述n型器件之一的持续时间。

23.一种在其上存储有机器可读指令的机器可读存储介质，所述机器可读指令在被执行时使一个或多个机器执行根据权利要求20至22中任一项所述的方法。

Images