CN114175479A - 混合数字线性和开关电容器电压调节器 - Google Patents

混合数字线性和开关电容器电压调节器 Download PDF

Info

Publication number
CN114175479A
CN114175479A CN202080052212.8A CN202080052212A CN114175479A CN 114175479 A CN114175479 A CN 114175479A CN 202080052212 A CN202080052212 A CN 202080052212A CN 114175479 A CN114175479 A CN 114175479A
Authority
CN
China
Prior art keywords
output
voltage
comparator
switched capacitor
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080052212.8A
Other languages
English (en)
Inventor
大下隆生
法布里斯·帕莱特
林克尔·简
杰德·里兹克
丹尼·布朗斯坦
艾哈迈德·阿尔诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114175479A publication Critical patent/CN114175479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

提供了一种片上电压调节器(VR)，其能够在片上系统(SOC)的待机模式期间输送比传统解决方案(例如，FIVR、LDO)高得多的转换效率，并且它能够在连接待机模式期间大大节省功率消耗。该VR在SOC的待机模式期间常见的低负载电流状况下作为开关电容器VR进行操作，而它自动切换到数字线性VR操作，以应对从待机状况退出时突然出现的高负载电流状况。数字比例‑积分‑微分(PID)或数字比例‑微分‑平均(PDA)控制器被用来实现具有稳定性和鲁棒性的极低功率操作。因此，对于低负载电流状况(例如，低于500mA)，混合VR实现了比线性电压调节器(LVR)高得多的转换效率。

Description

混合数字线性和开关电容器电压调节器
优先权要求
本申请要求2019年9月6日递交的标题为“HYBRID DIGITAL LINEAR AND SWITCHEDCAPACITOR VOLTAGE REGULATOR”的美国专利申请16/563,495号的优先权，该美国申请被通过引用完全并入以用于所有目的。
背景技术
开关电容器(switched-capacitor，SC)电压调节器(voltage regulator，VR)是一种类型的DC-DC转换器，已知在转换器体系结构之中这种类型的DC-DC转换器会为轻负载电流输送良好的功率转换效率，但由于其在产品语境中的高成本，它没有被广泛用作片上系统(system-on-chip，SOC)的完全集成解决方案。SC VR中的飞电容器(fly capacitor)的数目决定了SC VR能够输送的最高负载电流。因此，为了让SC VR提供高负载电流，希望有许多开关电容器，例如金属-绝缘体-金属(metal-insulator-metal，MIM)电容器。SOC也需要MIM电容器来用于许多其他电力轨的电压垂落抑制，这就造成了资源冲突。另外，在电力供应被例如从1.8V转换到1.02V时，传统的片上线性电压调节器(linear voltage regulator，LVR)解决方案可实现有限的转换效率(例如，56.7％)。这种有限的效率会导致功率损失。
附图说明
通过以下给出的详细描述并且通过本公开的各种实施例的附图，将更充分理解本公开的实施例，然而详细描述和附图不应当被理解为将本公开限制到特定实施例，而只是用于说明和理解。
图1根据一些实施例图示了开关电容器电压调节器(SCVR)的概念机制。
图2根据一些实施例图示了混合数字线性SCVR。
图3根据一些实施例图示了混合SCVR的两种操作模式的功能示意图。
图4根据一些实施例图示了混合数字线性SCVR的比较器电路。
图5根据一些实施例图示了具有3:2分压器比率的开关电容器分压器电路。
图6根据一些实施例图示了具有1:2分压器比率的开关电容器分压器电路。
图7根据一些实施例图示了处于数字线性VR模式中的开关电容器分压器电路。
图8根据一些实施例图示了混合SCVR数字反馈控制器的状态图。
图9根据一些实施例图示了数字反馈控制器的另一状态转变图。
图10根据一些实施例图示了反馈控制器功能的高级别视图。
图11根据一些实施例图示了示出混合SCVR与传统线性VR的转换效率的图线。
图12根据一些实施例图示了示出针对1.8V到0.7V的转换的混合SCVR与传统线性VR的转换效率的图线。
图13根据一些实施例图示了示出当各种实施例的微分器被接通和关断时的经调节电压的图线。
图14根据本公开的一些实施例图示了具有混合SCVR的智能设备或者计算机系统或者SoC(片上系统)。
具体实施方式
全集成片上降压转换器(fully integrated on-die Buck converter，FIVR)只有在负载电流足够高(例如，大于500mA)时才能实现更高的效率(例如，80％至90％的转换效率)，但对于低负载电流状况，它不能实现高转换效率。这里，转换效率是指将输入功率转换为输出功率。
一些实施例描述了一种片上电压调节器(VR)，它可以在SOC的待机模式期间输送比传统解决方案(例如，FIVR，和低压差(low dropout，LDO)调节器)高得多的转换效率，并且它可以在连接待机(connected standby)模式期间大大节省功率消耗。连接待机是一种操作模式，在该模式下设备可以保持在低功率的空闲状况中，但仍然能够立即转变到完全操作状态。一些实施例描述了一种混合片上数字线性/开关电容器电压调节器(VR)，它在SOC的待机模式期间常见的低负载电流状况下作为开关电容器VR进行操作，而它自动切换到数字线性VR操作，以应对从待机状况退出时突然出现的高负载电流状况。在一些实施例中，混合VR部署了一种数字比例-积分-微分(proportional-integral-derivative，PID)或数字比例-平均-微分(proportional-averaging-derivative，PDA)控制器，以实现具有稳定性和鲁棒性的极低功率操作。
各种实施例有许多技术效果。例如，对于低负载电流状况(例如，低于500mA)，混合VR实现了比线性电压调节器(LVR)高得多的转换效率。这里，低负载电流状况一般是指在几乎空闲的操作状态(例如SOC的待机模式或连接待机模式)中预期的电流水平。对于低负载电流状况，各种实施例的混合VR实现了比全集成降压转换器解决方案(FIVR)更高的转换效率。如上所述，如果负载电流低于500mA，则FIVR无法输送良好的效率(例如，80％或更高)。混合SC VR可以用与传统SC VR中相同数目的电容器(例如，飞电容器(fly capacitor))来管理和应对高负载电流需求。
在SOC的待机状况期间，平均负载电流在大部分时间都非常低，但它偶尔也可能面临突然的高负载电流状况，例如在退出待机状况时。对于开关电容器VR而言，最大电流能力受到电容器大小的限制，并且一般而言，由于电容器大小有限，传统的开关电容器VR不能支持突然的高负载电流。各种实施例的混合VR具有作为数字线性调节器操作的能力，其中VR自动进入线性数字VR模式中，从而混合VR可以应对偶尔可能发生的突然的高负载电流，甚至在待机状况期间也能应对。一些实施例的混合VR的其他优点是，它不直接使用传统FIVR中使用的片外组件，并且也可能不需要为大批量制造(high volume manufacturing，HVM)进行校准。因此，混合VR也降低了将产品推向市场的成本。
在接下来的描述中，论述了许多细节以提供对本公开的实施例的更透彻说明。然而，本领域技术人员将会清楚，没有这些具体细节也可以实现本公开的实施例。在其他情况下，以框图形式而不是详细示出公知的结构和设备，以避免模糊本公开的实施例。
注意，在实施例的相应附图中，以线条来表示信号。一些线条可能更粗，以指示更多的构成信号路径，和/或在一端或多端具有箭头，以指示主信息流方向。这种指示并不打算是限制性的。更确切地说，这些线条与一个或多个示范性实施例被联合使用来帮助更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号可实际上包括可在任一方向上行进并且可利用任何适当类型的信号方案来实现的一个或多个信号。
在整个说明书各处，以及在权利要求中，术语“连接”的意思是直接连接，例如连接的事物之间的电连接、机械连接或磁连接，没有任何中间设备。
这里，术语“模拟信号”是任何这样的连续信号：对于该连续信号，该信号的时变特征(变量)是某个其他时变量的表示，即，类似于另一时变信号。
这里，术语“数字信号”是这样的物理信号：其是对例如任意比特流的或者数字化的(采样并且模数转换的)模拟信号的离散值(量化离散时间信号)的序列的表示。
术语“耦合”的意思是直接或间接连接，例如连接的事物之间的直接电连接、机械连接或磁连接，或者通过一个或多个无源或有源中间设备的间接连接。
这里的术语“邻近”一般指的是一事物的位置与另一事物挨着(例如，紧挨着或者接近并且其间有一个或多个事物)或者毗邻(例如，与其邻接)。
术语“电路”或“模块”可以指被布置为与彼此合作来提供期望的功能的一个或多个无源和/或有源组件。
术语“信号”可以指至少一个电流信号、电压信号、磁信号、或者数据/时钟信号。“一”和“该”的含义包括多数指代。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”一般是指将某个设计(图解和布局)从一个工艺技术转换到另一个工艺技术并随后减小布局面积。术语“缩放”一般也指在同一技术节点内减小布局和器件的大小。术语“缩放”还可以指相对于另一参数(例如，电力供应水平)调整信号频率(例如，减慢或加速，即分别是缩小或放大)。术语“基本上”、“接近”、“大致”、“近似”和“大约”一般指在目标值的+/-10％内。
除非另有指明，否则使用序数形容词“第一”、“第二”和“第三”等等来描述共同对象，只是表明相似对象的不同实例被引用，而并不打算暗示这样描述的对象必须在时间上、空间上、排名上或者以任何其他方式处于给定的序列中。
对于本公开而言，短语“A和/或B”和“A或B”的意思是(A)、(B)或者(A和B)。对于本公开而言，短语“A、B和/或C”的意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等等(如果有的话)是用于描述性目的的，而并不一定用于描述永久的相对位置。
要指出，附图的具有与任何其他附图的元素相同的标号(或名称)的那些元素可按与所描述的相似的任何方式来操作或工作，但不限于此。
对于实施例而言，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(metal oxide semiconductor，MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物也包括三栅和FinFET晶体管、全包围栅圆柱体晶体管、隧道效应FET(Tunneling FET，TFET)、方形线晶体管、矩形带状晶体管、铁电FET(ferroelectric FET，FeFET)或者像碳纳米管或自旋器件之类的实现晶体管功能的其他器件。MOSFET对称源极和漏极端子是相同的端子并且在这里可被互换使用。另一方面，TFET器件具有非对称源极和漏极端子。本领域技术人员将会明白，在不脱离本公开的范围的情况下，可以使用其他晶体管，例如双极结晶体管(BJT PNP/NPN)、BiCMOS、CMOS等等。
图1根据一些实施例图示了开关电容器电压调节器(SCVR)100的概念机制。SCVR包括比较器101、反馈控制器102、开关电容器(SC)分压器103、以及可变阻抗104，它们如图所示那样耦合。比较器101将输出电压Vout(在节点Vout上)与参考电压Vref(在节点Vref处)进行比较，并且生成输出out(在节点out上)，该输出out表明Vout上的电压是高于还是低于Vref。反馈控制器102可包括向上/向下计数器，并且取决于输出out的逻辑电平，它增大代码的值或者减小代码的值。数字代码被可变阻抗块104接收，它依据代码的值增大或减小其阻抗。因此，节点Vout上的电压被调节，其中Vin2是到可变阻抗块104的输入电压。
这里，开关电容器分压器103是包括MIM飞电容器和MOS开关的电路。在这个示例中，开关电容器分压器以最低限度的效率损失将节点Vin1上的1.8V输入向下转换为节点Vin2上的1.2V。在电压转换到1.2V之后，电阻性组件104进一步向下转换到节点Vout上1.05V的目标输出电压。控制器102控制这个电阻性组件104的电阻，以实现节点Vout上的目标输出电压。作为调节电路的一部分，比较器101将输出电压与目标电压Vref进行比较，而反馈控制器102基于比较器输出out来调整块104的电阻。例如，如果输出电压Vout高于目标电压Vref，则控制器102增大电阻104，以造成更高的IR电压降并且使得输出电压降低，而如果输出电压Vout低于目标电压Vref，则控制器102减小电阻以降低IR下降，以使得输出电压升高。
图2根据一些实施例图示了混合数字线性SCVR 200。SCVR 200包括参考生成器201、多个PID或PDA比较器电路2020至202N(其中N为整数)、数字反馈控制器203、多个开关电容器相位驱动器2040至204N(其中N为整数)、电容器阵列2050至205N、包括电阻器R1和R2的分压器、以及负载电容器Cload。输出节点Vout被耦合到负载(被建模为电流宿)。负载可以是任何适当的负载，例如处理器核心、缓存、图形单元、I/O，等等。
在一些实施例中，参考生成器201包括数模转换器(digital-to-analogconverter，DAC)，它接收M比特数字代码TrimCode[M:0]，其中M是整数，并且生成相应的参考电压Vref。DAC是一种将(例如，二进制或温度计编码的)数字数据转换为模拟信号(电流、电压或电荷)的装置。在一些实施例中，DAC 201是脉冲宽度调制器DAC。在其他实施例中，可以使用其他类型的DAC来实现DAC 201。例如，插值DAC(也称为过采样DAC)、二进制加权DAC(例如，开关电阻器DAC、开关电容器DAC、开关电流源DAC)、R-2R梯形DAC、温度计编码DAC、分段DAC等等可被用于实现DAC 201。在这个示例中，DAC 201是电阻器DAC(RDAC)，它根据M比特TrimCode和输入参考(例如带隙参考电压(例如，1.0V的BGRefVoltage))生成各种电压水平的Vref。例如，来自带隙参考电路的参考电压BGRefVoltage馈送到RDAC 201中，并且RDAC201对参考电压BGRefVoltage进行修整，以调整目标输出电压Vref。
在一些实施例中，比较器202(例如，比较器2020)将节点Vref上的电压与反馈电压Vfeedback进行比较。在一些实施例中，比较器202包括三个独立的比较器。主比较器在逻辑上是一个单一的比较器，它可以对每个周期的输入进行采样，并且包括两个独立的并行物理比较器，它们相互交错，每个比较器可以每两个周期对输入电压采样一次。在各种实施例中，比较器202接收三个输入，即来自RDAC 201的参考电压Vref、分压后的输出电压Vfeedback、以及VR的输出电压Vout，并且基于该比较产生二进制输出(0或1)，并且结果被发送到数字反馈控制器。N个比较器2020到202N之中的每个比较器生成二进制输出，该输出组合起来形成N比特代码(图示为Code[N:0])。每个比较器基于以下三个项的加权和来生成输出决定：比例项、微分项和平均项(或者在一些情况下，积分项)。图4图示了比较器2020的一个这种实施例。
返回参考图2，Code[N:0]被发送到反馈控制器203。反馈控制器203采取动作，以通过选择性地接通或关断一个或多个开关电容器相位驱动器2040至204N来控制输出电压。因此，通过改变相位驱动器2040-204N的有效大小来控制Vin和Vout之间的电阻。通过使用N比特库组使能代码BankEn[N:0](其中N为整数)接通和关断相位驱动器2040至204N的库组，相位驱动器的有效大小可以被修改，从而，它可以增大或减小IR下降，以及输出电压Vout。通过修改到相位驱动器2040至204N的N比特相位时钟PhaseClock[N:0]，可以实现Vin和Vout之间进一步细化的电压调整(经由电阻的调整)。来自每个开关电容器相位驱动器2040至204N的输出被合并在一起以形成输出Vout。在各种实施例中，以任何适当的配置实现用于每个开关电容器相位驱动器2040至204N的电容器205。例如，电容器2050至205N可被实现为MIM电容器、晶体管和金属电容器的混合体、晶体管电容器、或者金属电容器。在一些实施例中，电容器被配置为阵列配置，例如K x L阵列，其中K和L是整数。
图3根据一些实施例图示了混合SCVR的两种操作模式的功能示意图300。示意图300示出了比较器202(例如，比例、微分和平均(PDA)比较器)的更多细节。比较器202包括微分器202a、作为平均器的低通滤波器(low pass filter，LPF)202b、减法器202c、减法器202d、权重ω1、ω2和ω3、求和器节点、以及钟控比较器202e。这里，每个开关电容器相位驱动器被建模有开关电容器分压器204a、多路复用器(Mux)204b以及可变电阻器RSW。
在各种实施例中，FSM(finite state machine，有限状态机)203经由控制代码控制功率开关204的有效阻抗。Mux 204b用于根据加载状况(例如，电流消耗量Iload)选择线性VR模式(例如，低压差(LDO)模式)或者SCVR模式之一。在各种实施例中，比较器202接收三个输入，即来自RDAC 201的参考电压Vref、分压后的输出电压Vfeedback、以及VR的输出电压Vout，并且基于该比较产生二进制输出上/下(0或1)，并且结果被发送到数字反馈控制器203。
在各种实施例中，PDA比较器202包括两个单独的操作环路：电压模式环路和电流模式环路。通常，在VR的反馈系统中使用的比较器只具有电压模式环路。具有两个单独的环路允许了更快地响应Vout节点上的di/dt(电流的突然变化)事件，因为电流模式环路允许经由微分器202a进行的立即且直接的负载电流测量。在只具有电压模式环路的典型比较器中，di/dt事件只有在Vout上的电压垂落显著之后才被检测到。
注意，一般而言，Cload很高(例如，在500nF范围内)，因此仅仅通过电压模式环路来检测di/dt事件是一个缓慢的过程。高Cload不仅是因为负载的动态电容，而且还因为Vin和Cout之间的解耦电容器、电容器阵列205(例如，MIM电容器阵列)、以及连接到Vin或Vout电力供应网以抑制超出VR的带宽的电压垂落的封装电容器。大的Cload隐藏了di/dt事件的影响。在di/dt事件中，VR的输出电压(Vout)开始逐渐下移，并且(典型VR的)电压模式环路不能区分di/dt事件与常规的稳态纹波，直到电压垂落变得显著为止。这是因为典型的VR并不测量通过Vout节点的电流。在各种实施例中，微分器202a立即检测Vout上的di/dt事件，并且FSM 203使用此信息来控制功率开关204。例如，微分器计算出Cload.d(Vout)/dt，它等于开关电流Isw和负载电流Iload的差异。在一些实施例中，对Vout进行采样的具有ω2的电容器(表示为“微分”)以时钟相位φ1对Vout进行采样，并且它以时钟相位φ2再次对Vout进行采样。在一些实施例中，没有用于采样的传递门，因为微分器202a在不同的相位中不切换到不同的节点，但Vout在每个相位被自动采样。电荷被注入到电容器ω2，它与第一和第二次采样的Vout的电压差量成比例。
与传统的VR相比，各种实施例的电流模式环路对Vout上的电压纹波提供更好的控制。电压纹波不仅影响VR的功率效率，而且可能扼杀芯片操作，并且因此，它对产品的正常操作很重要。这个控制环路包含两个极点。主极点在VR的输出Vout处，并且该极点的位置理论上可以用下面的公式来写出：
Figure BDA0003477355820000091
其中Rsw表示功率MOS开关204的电阻，并且Cload表示VR的负载电容。在产品语境上，Cload通常是500nF，并且Rsw由负载电流决定。根据公式(1)，对于200μA的负载电流，极点频率(fpole1)大约是100Hz的量级，而对于200mA的负载电流，极点频率(fpole1)大约是100kHz的量级。第二极点在上/下计数器203的输出处，该计数器充当积分器电路。第二极点(fpole2)的位置大致在
Figure BDA0003477355820000101
的量级，其中fsampling表示钟控比较器202e的采样频率。上/下计数器的比特的数目由开关电阻调制的粒度(ΔR)和电阻调制的范围(max[R]-min[R])决定。fpole2是独立于负载电流的，并且对于50MHz的采样频率和上/下计数器203的6比特分辨率，fpole2大约为800kHz。
继续这个示例，对于低负载电流(200μA)，fpole1(＝100Hz)和fpole2(＝800kHz)相距较远，这可以实现足够高的相位裕量，而对于高负载电流(例如，200mA)，fpole1(＝100kHz)和fpole2(＝800kHz)接近在一起，这导致不良的相位裕量。已知，电压纹波是相位裕量的函数，并且较差的相位裕量会增大电压纹波。根据各种实施例，电流控制环路大大改善了这种情形。电流控制环路在控制环路中创建了零点，因为负载电流是由输出电压的微分得出的，如以下公式所示：
Figure BDA0003477355820000102
其中Cload表示VR的负载电容器，Iload是负载电流，并且Isw表示通过功率MOS开关204的电流。零点(fzero)的位置在第二极点fpole2附近，因为上/下计数器输出和电流(Isw-Iload)是由频率为fsampling的共同时钟采样的。根据各种实施例，fzero处的零点抵消了fpole2处的第二极点的影响，这大大改善了相位裕量。在各种实施例中，当Vout等于目标，并且ISW等于Iload时，VR 300实现了稳定状态。
图4根据一些实施例图示了混合数字线性SCVR的比较器电路400(例如，202)。比较器400包括可分别由时钟相位Φ1、Φ2、Φ1和Φ2控制的开关(例如，晶体管)S1、S2、S2和S4。比较器还包括与可由时钟相位Φ1(第一相位)控制的开关S5耦合的增益提升反相器放大器401。这里，图示了增益提升反相器放大器的一个示例实施例。在一些实施例中，增益提升反相器放大器401包括p型晶体管MP1a和MP2a、n型晶体管MN1a和MN2a、以及反相器401a和401b，它们如图所示那样耦合。在一些实施例中，简单的反相器或反相放大器取代了增益提升反相器401。
比较器400包括钟控比较级，包括p型晶体管MP1、MP2、MP3、MP4和MP5；以及n型晶体管MN1、MN2、MN3、MN4和MN5，它们如图所示那样耦合。晶体管MP5可由时钟相位Φ2(第二相位)控制。MP1的栅极可由反相器401的输出控制。晶体管MN1可由时钟相位Φ2控制。晶体管MN4可由时钟相位Φ2控制。晶体管MP3可由电压V2(例如，供应电压Vccxx的1/2)控制。
这里，主比较器在逻辑上是一个单一的比较器，它可以对每个周期的输入进行采样，并且包括两个独立的并行物理比较器，它们相互交错，每个比较器可以每两个周期对输入电压采样一次。比较器接收三个输入，即来自RDAC 201的参考电压Vref、分压后的输出电压Vfeedback、以及VR的输出电压Vout，并且基于该比较产生二进制输出Out(0或1)。比较器400将结果Out发送至数字反馈控制器203。
根据各种实施例，比较器400基于比例项、微分项和平均项这三个项的加权和来生成Out。比例(P)分量、微分(D)分量和平均(A)分量的加权和被作为输入接收到增益提升反相器401。反相器401的输入可被表达为：
Figure BDA0003477355820000111
这里，总权重由与权重ω1、ω2,和ω3相关联的电容的比率来指示。开关电容器加法器提供求和，并且每个项的权重由电容器的比率决定。比例项与常规的电压比较器相同，并且它捕捉两个输入信号的电压差量(例如，Vref和Vfeedback之间的差异)。微分项捕捉dVout/dt。微分是通过捕捉前一个周期和当前周期的输出电压Vout，并且通过开关电容器减法器的减法来实现的。注意，i(电流)＝C(电容)*dVout/dt。因此，微分项捕捉了负载电流Iload。这个项的作用例如是改善相位裕量，并且减小电压纹波。最后一项是平均项，它捕捉两个输入信号的滤波后版本的电压差异。作为到比较器400中的输入之一的信号Vfeedback可包含AC噪声。如果输入包含AC噪声，即SCVR的采样频率的谐波，那么，由于混叠效应，DC电压可能不会收敛到目标。在这种情况下，经由LPF 202b产生的VFeedback的低通滤波版本有助于SCVR环路将Vout收敛到正确的目标。
传统的数字PID控制器要求完整的ADC(模数转换器)和复杂的数字滤波器，这消耗了大量的功率和硅面积。本发明的比较器与现有的设计不同，并且它可以用一种简单的机制以最低限度的硅面积和极低的功率(例如，大约在50μW的量级)实现PID控制。另外，比较器400具有自动归零的能力，因此，不要求校准。
这里，使用了两个辅助比较器。一个比较器被用于检测目标电压加上偏移量的电压，并且另一个比较器被用于检测目标电压减去偏移量的电压。可以通过熔丝覆盖、电阻器或操作系统来对这些偏移量进行编程。在一个示例中，偏移量的故障设置约为50mV。每个辅助比较器产生二进制输出(0或1)，并且它被发送到数字反馈控制器203。
反相器401的输出被时钟比较器202e接收。任何适当的时钟比较器都可被用来实现电路202e。电路202e将MP1的栅极电压与MP3的栅极电压(V2)进行比较，并且基于该比较来生成0或1输出“Out”。功能与静态比较器相同，但具有已知的比较时间。本领域的技术人员将会明白，对于静态比较器，比较所需要的时间是未知的，并且在比较期间，比较器输出可以处于元稳定状态。对于钟控比较器202e，在一个时钟周期内作出决定，而比较器的输出不会变成元稳定。
图5根据一些实施例图示了具有2:3分压器比率的开关电容器分压器电路500(例如，2040)。图6根据一些实施例图示了具有1:2分压器比率的开关电容器分压器电路600。图7根据一些实施例图示了处于数字线性VR模式中的开关电容器分压器电路700。
在一些实施例中，开关电容器分压器电路500和600包括p型晶体管MP1、MP2、MP3、MP4、MP5和MP6；n型晶体管MN1、MN2和MN3，电容器C1和C3，内部节点n1、n2、n3和n4，它们如图所示那样耦合。时钟相位Φ1#(它是Φ1的逆或补)控制晶体管MP1。时钟相位Φ2#(它是Φ2的逆或补)控制晶体管MP2。时钟相位Φ2#控制晶体管MP3。时钟相位Φ1#控制晶体管MP4。对于2:3分压器配置，输出Vout控制晶体管MP5，而对于1:2分压器配置，时钟相位Φ1#控制它。时钟相位Φ2#控制晶体管MP6。对于2:3分压器配置，时钟相位Φ1控制晶体管MN1，而对于1:2分压器配置，地控制它。时钟相位Φ2控制晶体管MN2。对于2:3分压器配置，节点V1(例如，地)控制晶体管MN3，而对于1:2分压器配置，时钟相位Φ1控制它。对于2:3分压器比率配置，晶体管MN3是关断的。节点n1和n3耦合到电容器C1，而节点n2和n4耦合到电容器C2。
假设Vin为1.8V，在2:3分压器比率配置中，在时钟的第一相位期间，MP1的栅极处于1.0V，MP3的栅极处于1.8V，MP2的栅极处于1.8V，MP4的栅极处于0V，MP6的栅极处于1.2V，MN1的栅极处于1.0V，MN2的栅极处于0V，节点n1处于1.8V，节点n2处于1.2V，节点n3处于0.6V，并且节点n4处于0.6V。在这种情况下，输出Vout处于1.2V。这些节点电压(在节点n1、n2、n3和n4上)是说明性的。例如，当负载电流更高时，实际电压可能更低。
假设Vin为1.8V，在2:3分压器比率配置中，在时钟的第二相位期间，MP1的栅极处于1.8V，MP3的栅极处于1.0V，MP2的栅极处于0V，MP4的栅极处于1.8V，MP6的栅极处于0V，MN1的栅极处于0V，MN2的栅极处于1.0V，节点n1处于1.2V，节点n2处于1.8V，节点n3处于0V，并且节点n4处于1.2V。在这种情况下，输出Vout处于1.2V。
开关电容器分压器电路700包括与电路500和600中相同的晶体管和电容器，如分压器701所示。这里，晶体管MP1和MP3的栅极端子联结到节点pBias_a，该节点也耦合到晶体管MP7和可编程电流源702。在各种实施例中，可编程电流源702可由FSM 203控制。
在SC VR模式中，通过接通和关断晶体管库组来控制开关电阻。电路700在LDO模式中是功率MOS用法，其中基于可编程偏置电流702来控制开关电阻。常见的功率MOS开关拓扑结构可以在三种不同的使用配置中操作。在电路500、600和700的操作期间，通过更低的源极到栅极(Vgs)电压或者源极到漏极(Vds)电压来使能更高电压操作。当Vin＝l.8V并且Vout＝l.05V时，对于电路500、600和700，最坏情况Vgs或栅极到漏极电压Vgd只是1.1V，而对于传统的功率开关，最坏情况Vgs或Vgd是1.8V。
在数字线性VR模式中，电路700可以应对突然的高负载，就像从待机模式退出时一样。在数字线性VR模式期间，如电路配置700所示，所有的相位驱动器都是接通的，并且通过修改通过相位驱动器单元的偏置电流来调整输出电压。继续同一示例，在Vin为1.8V的情况下，对于电路700，晶体管MP1、MP3和MP7被pBias_a偏置，晶体管MP2的栅极处于0V，MP4的栅极处于0V，MP5的栅极处于1.05V，Vout处于1.05V，MP6的栅极处于1.05V，MN1的栅极处于0.9V，并且MN2的栅极处于0.9V。在线性VR模式中，晶体管栅极没有被钟控，而是完全接通、完全关断或者被偏置(例如，由Pbias_a)。在这种配置中，晶体管MP2和MP4是接通的，晶体管MP5是关断的，晶体管MP6是关断的，晶体管MN1是接通的，晶体管MN2是接通的，晶体管MN3是接通的，晶体管MP1、MP3和MP7是偏置的。
图8根据一些实施例图示了混合SCVR数字反馈控制器的状态图800。在一些实施例中，用上/下计数器203来从L(例如，L＝0)到P(例如，P＝47)计数，并且用一个比特状态来跟踪VR当前是处于SC VR模式801还是LDO模式802中，从而来实现状态图800。上/下计数器203中的计数指示出功率MOS开关204的强度，它与开关电阻(Rsw)成反比。在这个示例中，在SCVR和LDO模式的每一者中，可以指定功率MOS 204的48个不同强度。如果比较器202的输出指示出功率MOS 204的强度太低，则计数器203被递增，反之亦然。这个规则适用于SC VR和LDO模式两者。
SC VR模式801和LDO模式802之间的转变可以如下发生：如果FSM 203处于SC VR模式801的最高状态(例如，SC VR 47)，并且比较器202指示出增大功率MOS 204的强度，则FSM203转变到LDO 8状态。如果FSM 203处于LDO模式中的LDO 8或更低状态，并且比较器202指示出减小功率MOS 204的强度，则FSM 203转变到SC VR 47。正如所预测的，不同模式之间的转变会造成不连续性。为了避免边界情况的极限循环场景，在一些实施例中，为SC VR和LDO模式之间的转变添加了滞后。例如，如果SC VR到LDO的转变发生，则对于接下来的H个周期(例如，H＝10)，禁止从LDO到SC VR的转变。
图9根据一些实施例图示了数字反馈控制器的另一状态转变图900。在各种实施例中，有两种不同的操作模式：SCVR模式901(与801相同)，以及数字线性VR模式910(与802相同)。FSM 203可以开始于状态901或910，这取决于FSM 203的设置方式。为了说明图900，假设FSM 203在开始时处于SCVR模式901中。
当负载电流低于阈值(例如，约100mA)时，控制器203在SCVR模式901中操作，而当负载电流高于阈值(例如，约100mA)时，它在数字VR模式910中操作。控制器203基于负载电流和操作的情境自动选择操作模式。数字反馈控制器203的一个作用是基于比较器输出值和VR的操作情境来识别目标驱动器电阻值，并且将该信息发送给相位驱动器204，从而相位驱动器204可以造成期望的IR下降，并且输出电压Vout被收敛到目标。
在SCVR模式901中，VR的功能是充当开关电容器电压调节器。分压器比率是2比1，以及3比2。配置寄存器、操作系统、熔丝等等对此进行设置。在一些实施例中，VR具有一种机制来造成故意的IR下降，从而使得输出电压Vout被收敛到目标。在这个示例中，数字反馈控制器203包括6比特上/下计数器，以通过改变相位驱动器204的有效大小(以及因此改变电阻)来控制IR下降。有效计数器状态是0到47之间的整数，其每一者指示出相位驱动器2040-47的有效大小。图10根据一些实施例图示了反馈控制器功能的高级别视图1000。视图1000图示了数字VR模式1001(902)和SCVR模式1002(901)的计数器值。
返回参考图9，在块902，关于计数器203的值做出确定。如果负载电流低于阈值(例如，约100mA)，则该过程继续进行到块902，在这里确定计数器值是否低于其最大值(例如，47)或高于其最小计数值(例如，0)。基于Vout、分压版本Vfeedback和Vref，比较器202的输出确定计数器203是否应当向上或向下计数。
如果在块902，比较器202的输出指示出计数器值应当增大，那么在块903，确定计数器值是否仍不是47(例如，它小于其最大值)。如果计数器值没有处于其最大值(例如，47)，那么在块905，计数器值“i”被递增1，并且过程返回到SCVR模式901。如果计数器值处于其最大值，那么在块904，计数器值被设置在某个稳定水平(例如，值8)，并且VR模式变化到数字VR模式910。
如果在块902，比较器202的输出指示出计数器值应当减小，那么在块907，确定计数器值是否仍未处于其最小值(例如，0)。如果计数器值没有处于其最小值(例如，0)，那么在块908，计数器值“i”被递减1，并且该过程返回到SCVR模式901。如果计数器值处于其最小值，那么在块909，计数器值被保持在该最小值(例如，值0)，并且该过程继续返回到块901。
在块910，对于数字VR模式重复与SCVR模式类似的过程。在数字VR模式910中，SCVR作为常规的数字线性VR进行操作。这种操作模式的一个动机是因为SCVR模式901所能输送的最大负载电流受到电容器(例如，飞电容器)的大小的限制。一旦负载电流超过SCVR模式901的限制，那么操作模式就会被转变到数字VR模式910。数字VR模式的操作是控制偏置电流，以通过相位驱动器204造成故意的IR下降，从而使得VR的VFeedback(分压的Vout)被收敛到目标电压Vref，或者VR的输出电压被收敛到目标(根据图2)。处于数字VR模式910中意味着负载电流现在高于阈值(例如，约100mA)。
与SCVR模式901不同，数字VR模式910中的故意IR下降是指从输入电压(例如，1.8V)直接到输出电压Vout的电压降。数字VR模式中的控制与对于SCVR模式901的控制类似。在这个示例中，有效计数器状态是8到47之间的整数，如图10所示。与SCVR模式901不同的是，在数字VR模式期间，相位驱动器204的大小是固定的，但偏置生成电路控制通过开关的电流的水平，这改变了有效驱动器电阻和IR下降，并且因此改变了输出电压Vout。数字反馈控制器203接收来自主比较器的信号，并且决定递增或递减计数器值。如果比较器值指示出VR输出电压应当更低，那么它就会递减计数器203以增大相位驱动电阻，这增大了IR下降，并且因此，输出电压被降低，反之亦然。最终，输出电压被收敛到目标电压。
如果在块911，比较器202的输出指示出计数器值应当增大，那么在块912，确定计数器值是否仍不是47(例如，它小于其最大值)。如果计数器值没有处于其最大值(例如，47)，那么在块913，计数器值“i”被递增1，并且过程返回到线性VR模式910。如果计数器值处于其最大值，那么在块914，计数器值被保持在该最大值(例如，值47)，并且该过程继续返回到块901。
如果在块911，比较器202的输出指示出计数器值应当减小，那么在块907，确定计数器值是否仍未处于其最小值(例如，8)。如果对于线性VR模式，计数器值没有处于其最小值(例如，8)，那么在块916，计数器值“i”被递减1，并且该过程返回到数字VR模式910。如果计数器值处于其最大值(例如，8)，那么在块917，计数器值被设置在某个稳定水平(例如，值47)，并且VR模式变化到SCVR模式901。例如，如果计数器值处于最小值(例如，8)并且比较器输出仍然指示出计数器值应当被递减，那么FSM 203转变到SCVR模式901以进一步减小驱动强度。
在一些实施例中，上/下计数器203的增量或减量的数字默认为1，但它可以大于1，并且它是基于辅助比较器输出的值来确定的。如果辅助比较器检测到输出电压低于目标，并且输出电压和目标之间的差量超过某个阈值(例如，默认＝50mV)，那么它就不会递增1，而是递增更高的数字(例如，+4或+8，取决于配置)。主比较器基于电压比较、微分和平均(或积分)项的加权和来做出决定。辅助比较器基于电压比较(根据图2，VFeedback(分压的Vout)与Vref的比较)做出决定。根据各种实施例，辅助比较器在物理上只是一种传统的比较器。辅助比较器被用于检测输出电压偏离目标超过50mV(或某个预定的或可编程的阈值)的状况。
以相同的方式，如果辅助比较器检测到输出电压高于目标，并且输出电压和目标之间的差量超过某个阈值(例如，默认＝50mV)，那么它就不会递减1，而是递减更高的数字(例如，-4或-8，取决于配置)。这个操作被称为升压操作。根据各种实施例，升压操作的作用是改善VR的输出电压的恢复时间。
图11根据一些实施例图示了示出混合SCVR与传统线性VR的转换效率的图线1100。在这个示例中，电压转换是从1.8V Vin到1.02V Vout。与传统的LVR解决方案1102相比，各种实施例的混合SCVR(如波形1101所示)对于低负载电流(例如，小于0.1A)实现了大幅提高的效率。各种实施例的SCVR对于低负载电流状况实现了超过80％的转换效率。对于超过80至约90mA的高负载电流，效率会下降，其中VR在数字线性调节器模式中操作。在数字线性调节器模式中，转换效率与传统LVR的一样好(如波形1102所示)。基于本发明的VR解决方案的使用模式，混合SCVR被用于SOC的连接待机模式，并且在该状况期间，高负载状况的概率非常低。因此，即使在高负载电流状况中效率不高，在待机模式中对整体效率的影响也不显著。虽然如此，数字线性调节器模式仍被用来应对突然的高负载电流，例如从待机模式退出等等，虽然这种状况可能不会经常发生。
在一些实施例中，从SCVR模式到数字LVR模式的转变点取决于飞电容器的总大小。根据一些实施例，通过增大飞电容器的大小，SCVR模式操作可以被向更高的负载电流扩展，并且对于更高负载电流的效率可被提高。
图12根据一些实施例图示了示出对于1.8V到0.7V转换混合SCVR(波形1201)与传统线性VR(波形1202)的转换效率的图线1200。图线1200示出了对于各种实施例的SCVR与传统线性电压调节器(LVR)解决方案，从1.8V到0.7V的电压转换的预计效率。对于更高的转换比率，混合SCVR比传统的LVR解决方案更有优势。例如，在20mA的负载电流下，混合SCVR实现了73％的转换效率，而LVR的转换效率仅为38％。在这个示例中，使用混合SCVR，相应的功率节省约为17mW。
图13根据一些实施例图示了分别示出当各种实施例的微分器被关断(波形1301)和接通(波形1302)时的经调节电压的图线1300。图线1300示出由示波器捕捉的硅上的VR的输出电压的波形。它包含两个波形1301和1302，一个是使能了微分器的(波形1302)，另一个是禁用了微分器的(波形1301)。电压调节器反馈系统具有两个极点，并且主极点是电压调节器的输出Vout，而次级点在控制器203中。对于轻负载电流，主极点位置在足够低的频率中，并且它与次极点的距离足够大。对于高负载电流，主极点向更高频率移动，并且越来越接近次极点，这可能导致反馈环路的稳定性问题。如图13所示，数字PDA控制器203通过在两个极点之间注入零点，非常有效地维持了稳定性。
图14根据本公开的一些实施例图示了具有混合SCVR的智能设备或者计算机系统或者SoC(片上系统)。这里论述的SoC中的任何块都可包括各种实施例的SCVR。
在一些实施例中，设备2400表示适当的计算设备，例如计算平板、移动电话或智能电话、膝上型电脑、桌面型电脑、物联网(Internet-of-Things，IOT)设备、服务器、可穿戴设备、机顶盒、具备无线能力的电子阅读器，等等。将会理解，某些组件被概括示出，并且在设备2400中没有示出这种设备的所有组件。
在一示例中，设备2400包括SoC(片上系统)2401。SOC 2401的示例边界在图15中利用虚线图示，其中一些示例组件被图示为包括在SOC2401内——然而，SOC 2401可包括设备2400的任何适当组件。
在一些实施例中，设备2400包括处理器2404。处理器2404可包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核心、或者其他处理装置。处理器2404执行的处理操作包括对其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括关于与人类用户或与其他设备的I/O(输入/输出)的操作、关于功率管理的操作、关于将计算设备2400连接到另一设备的操作，等等。处理操作还可包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，处理器2404包括多个处理核心(也称为核心)2408a、2408b、2408c。虽然在图15中只图示了三个核心2408a、2408b、2408c，但处理器2404可包括任何其他适当数目的处理核心，例如数十个或者甚至数百个处理核心。处理器核心2408a、2408b、2408c可被实现在单个集成电路(IC)芯片上。此外，芯片可包括一个或多个共享的和/或私有的缓存、总线或互连、图形和/或存储器控制器，或者其他组件。
在一些实施例中，处理器2404包括缓存2406。在一示例中，缓存2406的一些部分可专用于个体核心2408(例如，缓存2406的第一部分专用于核心2408a，缓存2406的第二部分专用于核心2408b，等等依此类推)。在一示例中，缓存2406的一个或多个部分可以是两个或更多个核心2408之间共享的。缓存2406可被分割成不同的级别，例如第1级(L1)缓存、第2级(L2)缓存、第3级(L3)缓存，等等。
在一些实施例中，处理器核心2404可包括取得单元来取得指令(包括具有条件分支的指令)来供核心2404执行。可以从诸如存储器2430之类的任何存储设备取得指令。处理器核心2404也可包括解码单元来对取得的指令解码。例如，解码单元可将取得的指令解码成多个微操作。处理器核心2404可包括调度单元来执行与存储经解码的指令相关联的各种操作。例如，调度单元可保存来自解码单元的数据，直到指令准备好调谴为止，例如，直到解码的指令的所有源值变得可用为止。在一个实施例中，调度单元可调度和/或发出(或调谴)解码的指令到执行单元以便执行。
执行单元可在调谴的指令被解码(例如，被解码单元解码)和派谴(例如，被调度单元调谴)之后执行这些指令。在一实施例中，执行单元可包括多于一个执行单元(例如成像计算单元、图形计算单元、通用计算单元，等等)。执行单元也可执行各种算术操作，例如加法、减法、乘法和/或除法，并且可包括一个或多个算术逻辑单元(arithmetic logic unit，ALU)。在一实施例中，协处理器(未示出)可联合执行单元来执行各种算术操作。
另外，执行单元可无序地执行指令。因此，处理器核心2404在一个实施例中可以是无序处理器核心。处理器核心2404也可包括引退单元。引退单元可在执行的指令被提交之后引退这些指令。在一实施例中，执行的指令的引退可导致处理器状态被从指令的执行提交、指令使用的物理寄存器被解除分配，等等。处理器核心2404还可包括总线单元来使能处理器核心2404的组件和其他组件之间经由一个或多个总线的通信。处理器核心2404还可包括一个或多个寄存器来存储被核心2404的各种组件访问的数据(例如与指派的app优先级和/或子系统状态(模式)关联有关的值)。
在一些实施例中，设备2400包括连通性电路2431。例如，连通性电路2431包括硬件设备(例如，无线和/或有线连接器和通信硬件)和/或软件组件(例如，驱动器、协议栈)，来例如使得设备2400能够与外部设备通信。设备2400可与诸如其他计算设备、无线接入点或基站等等之类的外部设备相分离。
在一示例中，连通性电路2431可包括多种不同类型的连通性。概括而言，连通性电路2431可包括蜂窝连通性电路、无线连通性电路，等等。连通性电路2431的蜂窝连通性电路一般指的是由无线运营商提供的蜂窝网络连通性，例如经由以下所列项来提供：GSM(global system for mobile communications，全球移动通信系统)或者变体或衍生物，CDMA(code division multiple access，码分多址接入)或者变体或衍生物，TDM(timedivision multiplexing，时分复用)或者变体或衍生物，第3代合作伙伴计划(3rdGeneration Partnership Project，3GPP)通用移动电信系统(Universal MobileTelecommunications Systems，UMTS)系统或者变体或衍生物，3GPP长期演进(Long-TermEvolution，LTE)系统或者变体或衍生物，3GPP LTE高级版(LTE-Advanced，LTE-A)系统或者变体或衍生物，第五代(5G)无线系统或者变体或衍生物，5G移动网络系统或者变体或衍生物，5G新无线电(New Radio，NR)系统或者变体或衍生物，或者其他蜂窝服务标准。连通性电路2431的无线连通性电路(或无线接口)指的是非蜂窝的无线连通性，并且可包括个人区域网(例如蓝牙、近场等等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)，和/或其他无线通信。在一示例中，连通性电路2431可包括网络接口，例如有线或无线接口，例如，使得系统实施例可被包含到无线设备中，例如，蜂窝电话或个人数字助理。
在一些实施例中，设备2400包括控制中枢2432，该控制中枢表示关于与一个或多个I/O设备的交互的硬件设备和/或软件组件。例如，处理器2404可经由控制中枢2432与显示器2422、一个或多个外围设备2424、存储设备2428、一个或多个其他外部设备2429等等中的一个或多个进行通信。控制中枢2432可以是芯片组、平台控制中枢(Platform ControlHub，PCH)，等等。
例如，控制中枢2432说明了连接到设备2400的附加设备的一个或多个连接点，例如，通过这些附加设备用户可与系统交互。例如，可附接到设备2400的设备(例如，设备2429)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或小键盘设备、或者用于特定应用的其他I/O设备，例如读卡器或其他设备。
如上所述，控制中枢2432可与音频设备、显示器2422等等交互。例如，通过麦克风或其他音频设备的输入可为设备2400的一个或多个应用或功能提供输入或命令。此外，取代显示输出，或者除了显示输出以外，还可提供音频输出。在另一示例中，如果显示器2422包括触摸屏，则显示器2422也充当输入设备，该输入设备可至少部分由控制中枢2432来管理。在计算设备2400上也可以有额外的按钮或开关来提供由控制中枢2432管理的I/O功能。在一个实施例中，控制中枢2432管理诸如加速度计、相机、光传感器或其他环境传感器之类的设备，或者可被包括在设备2400中的其他硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(例如对噪声的过滤，调整显示器以进行亮度检测，对相机应用闪光灯，或者其他特征)。
在一些实施例中，控制中枢2432可利用任何适当的通信协议耦合到各种设备，例如PCIe(Peripheral Component Interconnect Express，快速外围组件互连)、USB(Universal Serial Bus，通用串行总线)、Thunderbolt、高清晰度多媒体接口(HighDefinition Multimedia Interface，HDMI)、Firewire，等等。
在一些实施例中，显示器2422表示提供视觉和/或触觉显示来供用户与设备2400交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示器2422可包括显示接口、显示屏、和/或用于向用户提供显示器的硬件设备。在一些实施例中，显示器2422包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。在一示例中，显示器2422可直接与处理器2404通信。显示器2422可以是像在移动电子设备或膝上型电脑设备中那样的内部显示设备或者经由显示接口(例如，DisplayPort等等)附接的外部显示设备中的一个或多个。在一个实施例中，显示器2422可以是头戴式显示器(head mounted display，HMD)，例如立体显示设备，来用于虚拟现实(virtual reality，VR)应用或增强现实(augmented reality，AR)应用中。
在一些实施例中，虽然在附图中没有图示，但除了处理器2404以外(或者取代处理器2004)，设备2400还可包括图形处理单元(Graphics Processing Unit，GPU)，该图形处理单元包括一个或多个图形处理核心，其可控制在显示器2422上显示内容的一个或多个方面。
控制中枢2432(或者平台控制器中枢)可包括硬件接口和连接器，以及软件组件(例如，驱动器、协议栈)，来进行例如到外围设备2424的外围连接。
将会理解，设备2400既可以是其他计算设备的外围设备，也可以有外围设备连接到它。设备2400可具有“坞接”连接器来连接到其他计算设备，以便例如管理设备2400上的内容(例如，下载和/或上传、改变、同步)。此外，坞接连接器可允许设备2400连接到某些外设，这些外设允许计算设备2400控制例如到视听或其他系统的内容输出。
除了专属坞接连接器或其他专属连接硬件以外，设备2400还可经由常见的或者基于标准的连接器来进行外围连接。常见类型可包括通用串行总线(Universal Serial Bus，USB)连接器(其可包括若干种不同硬件接口中的任何一种)、包括MiniDisplayPort(MDP)的DisplayPort，高清晰度多媒体接口(High Definition Multimedia Interface，HDMI)、Firewire、或者其他类型。
在一些实施例中，连通性电路2431可耦合到控制中枢2432，例如除了直接耦合到处理器2404以外或者取代直接耦合到处理器2404。在一些实施例中，显示器2422可耦合到控制中枢2432，例如除了直接耦合到处理器2404以外或者取代直接耦合到处理器2404。
在一些实施例中，设备2400包括存储器2430，其经由存储器接口2434耦合到处理器2404。存储器2430包括用于存储设备2400中的信息的存储器设备。存储器可包括非易失性存储器设备(如果到存储器设备的电力中断，状态不会变化)和/或易失性存储器设备(如果到存储器设备的电力中断，则状态不确定)。存储器设备2430可以是动态随机访问存储器(dynamic random access memory，DRAM)设备、静态随机访问存储器(static randomaccess memory，SRAM)设备、闪存设备、相变存储器设备、或者具有适当的性能来用作进程存储器的某种其他存储器设备。在一个实施例中，存储器2430可充当设备2400的系统存储器，以存储数据和指令来在一个或多个处理器2404执行应用或进程时使用。存储器2430可存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与设备2400的应用和功能的执行有关的系统数据(无论是长期的还是暂时的)。
各种实施例和示例的元素也可以以用于存储计算机可执行指令(例如，实现本文论述的任何其他过程的指令)的机器可读介质(例如，存储器2430)的形式提供。机器可读介质(例如，存储器2430)可包括——但不限于——闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(phase change memory，PCM)、或者适合用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序(例如，BIOS)被下载，该计算机程序可经由通信链路(例如，调制解调器或网络连接)借由数据信号被从远程计算机(例如，服务器)传送到作出请求的计算机(例如，客户端)。
在一些实施例中，设备2400包括温度测量电路2440，例如用于测量设备2400的各种组件的温度。在一示例中，温度测量电路2440可被嵌入，或者耦合或附接到其温度要被测量和监视的各种组件。例如，温度测量电路2440可测量核心2408a、2408b、2408c、电压调节器2414、存储器2430、SoC 2401的主板和/或设备2400的任何适当组件中的一个或多个的温度(或者其内的温度)。
在一些实施例中，设备2400包括功率测量电路2442，例如用于测量设备2400的一个或多个组件消耗的功率。在一示例中，除了测量功率以外，或者取代测量功率，功率测量电路2442还可测量电压和/或电流。在一示例中，功率测量电路2442可被嵌入，或者耦合或附接到其功率、电压和/或电流消耗要被测量和监视的各种组件。例如，功率测量电路2442可测量由一个或多个电压调节器2414供应的功率、电流和/或电压、供应到SOC2401的功率、供应到设备2400的功率、由设备2400的处理器2404(或任何其他组件)消耗的功率，等等。
在一些实施例中，设备2400包括一个或多个电压调节器电路，统称为电压调节器(voltage regulato，VR)2414，例如SCVR。VR 2414按适当的电压水平生成信号，这些信号可被供应来操作设备2400的任何适当组件。仅作为示例，VR 2414被图示为向设备2400的处理器2404供应信号。在一些实施例中，VR 2414接收一个或多个电压标识(VoltageIdentification，VID)信号，并且基于VID信号生成处于适当水平的电压信号。对于VR2414可利用各种类型的VR。例如，VR 2414可包括“降压”VR、“升压”VR、降压和升压VR的组合、低压差(low dropout，LDO)调节器、开关DC-DC调节器，等等。降压VR一般被用于其中输入电压需要被以小于单位一的比率变换成输出电压的电力输送应用中。升压VR一般被用于其中输入电压需要被以大于单位一的比率变换成输出电压的电力输送应用中。在一些实施例中，每个处理器核心具有其自己的VR，该VR被PCU2410a/b和/或PMIC 2412控制。在一些实施例中，每个核心具有分布式LDO的网络来提供对功率管理的高效控制。LDO可以是数字的、模拟的或者是数字或模拟LDO的组合。VR是可如参考各种实施例所述提供自适应电压输出的自适应VR。
在一些实施例中，设备2400包括一个或多个时钟生成器电路，统称为时钟生成器2416。时钟生成器2416可按适当的频率水平生成时钟信号，这些信号可被供应给设备2400的任何适当组件。仅作为示例，时钟生成器2416被图示为向设备2400的处理器2404供应时钟信号。在一些实施例中，时钟生成器2416接收一个或多个频率标识(FrequencyIdentification，FID)信号，并且基于FID信号以适当的频率生成时钟信号。时钟生成器2416是可如参考各种实施例所述提供自适应频率输出的自适应时钟源。
在一些实施例中，设备2400包括向设备2400的各种组件供应电力的电池2418。仅作为示例，电池2418被图示为在向处理器2404供应电力。虽然在附图中没有图示，但设备2400可包括充电电路，以例如基于从交流电(Alternating Current，AC)适配器接收的AC电力供应来对电池再充电。
在一些实施例中，设备2400包括功率控制单元(Power Control Unit，PCU)2410(也称为功率管理单元(Power Management Unit，PMU)、功率控制器，等等)。在一示例中，PCU 2410的一些部分可由一个或多个处理核心2408实现，并且PCU 2410的这些部分被利用虚线框来象征性图示并且被标注为PCU 2410a。在一示例中，PCU 2410的一些其他部分可在处理核心2408外部实现，并且PCU 2410的这些部分被利用虚线框来象征性图示并且被标注为PCU 2410b。PCU 2410可为设备2400实现各种功率管理操作。PCU 2410可包括硬件接口、硬件电路、连接器、寄存器等等，以及软件组件(例如，驱动器、协议栈)，来为设备2400实现各种功率管理操作。
在一些实施例中，设备2400包括功率管理集成电路(Power ManagementIntegrated Circuit，PMIC)2412，以例如为设备2400实现各种功率管理操作。在一些实施例中，PMIC 2412是可重配置功率管理IC(Reconfigurable Power Management IC，RPMIC)和/或IMVP(
Figure BDA0003477355820000261
Mobile Voltage Positioning，
Figure BDA0003477355820000262
移动电压定位)。在一示例中，PMIC在与处理器2404分离的IC芯片内。这可为设备2400实现各种功率管理操作。PMIC 2412可包括硬件接口、硬件电路、连接器、寄存器，等等，以及软件组件(例如，驱动器、协议栈)，来为设备2400实现各种功率管理操作。
在一示例中，设备2400包括PCU 2410或PMIC 2412中的一者或两者。在一示例中，PCU 2410或者PMIC 2412中的任何一者可在设备2400中不存在，因此这些组件是利用虚线来图示的。
设备2400的各种功率管理操作可由PCU 2410、由PMIC 2412或者由PCU 2410和PMIC 2412的组合来执行。例如，PCU 2410和/或PMIC 2412可为设备2400的各种组件选择功率状态(例如，P状态)。例如，PCU 2410和/或PMIC 2412可为设备2400的各种组件选择功率状态(例如，根据ACPI(Advanced Configuration and Power Interface，高级配置和电力接口)规范)。仅作为示例，PCU 2410和/或PMIC 2412可使得设备2400的各种组件转变到休眠状态、转变到活跃状态、转变到适当的C状态(例如，C0状态，或者另一适当的C状态，根据ACPI规范)，等等。在一示例中，PCU 2410和/或PMIC 2412可控制由VR 2414(例如，SCVR)输出的电压和/或由时钟生成器输出的时钟信号的频率，例如分别通过输出VID信号和/或FID信号。在一示例中，PCU 2410和/或PMIC 2412可控制电池功率使用、电池2418的充电、以及与省电操作有关的特征。
时钟生成器2416可包括锁相环(phase locked loop，PLL)、锁频环(frequencylocked loop，FLL)、或者任何适当的时钟源。在一些实施例中，处理器2404的每个核心具有其自己的时钟源。这样，每个核心可按独立于其他核心的操作频率的频率来进行操作。在一些实施例中，PCU 2410和/或PMIC 2412执行适应性的或者动态的频率缩放或调整。例如，如果核心没有在以其最大功率消耗阈值或限度进行操作，则可增大该处理器核心的时钟频率。在一些实施例中，PCU 2410和/或PMIC 2412确定处理器的每个核心的操作条件，并且当PCU 2410和/或PMIC 2412确定核心在以低于目标性能水平操作时，机会主义地调整该核心的频率和/或供电电压，而核心钟控源(例如，该核心的PLL)不会失去锁定。例如，如果核心在从电力供应轨汲取电流，该电流小于为该核心或处理器2404分配的总电流，则PCU 2410和/或PMIC 2412可临时增大对于该核心或处理器2404的功率汲取(例如，通过增大时钟频率和/或电力供应电压水平)，使得该核心或处理器2404可以按更高的性能水平来运转。这样，可以为处理器2404临时增大电压和/或频率，而不会违反产品可靠性。
在一示例中，PCU 2410和/或PMIC 2412可例如至少部分基于从功率测量电路2442、温度测量电路2440接收测量、接收电池2418的充电水平、和/或接收可用于功率管理的任何其他适当的信息，来执行功率管理操作。为此，PMIC 2412通信地耦合到一个或多个传感器来感测/检测对于系统/平台的功率/热行为具有影响的一个或多个因素中的各种值/变化。一个或多个因素的示例包括电流、电压垂落、温度、操作频率、操作电压、功率消耗、核心间通信活动，等等。这些传感器中的一个或多个可被设在计算系统的一个或多个组件或者逻辑/IP块的物理近邻(和/或与其热接触/耦合)。此外，(一个或多个)传感器在至少一个实施例中可直接耦合到PCU 2410和/或PMIC 2412以允许PCU 2410和/或PMIC 2412至少部分基于由这些传感器中的一个或多个检测到的(一个或多个)值来管理处理器核心能量。
还图示了设备2400的示例软件栈(虽然没有图示该软件栈的所有元素)。仅作为示例，处理器2404可执行应用程序2450、操作系统2452、一个或多个功率管理(PowerManagement，PM)特定应用程序(例如，统称为PM应用2458)，等等。PM应用2458也可被PCU2410和/或PMIC 2412执行。OS 2452也可包括一个或多个PM应用2456a、2456b、2456c。OS2452也可包括各种驱动器2454a、2454b、2454c等等，其中一些可专用于功率管理目的。在一些实施例中，设备2400还可包括基本输入/输出系统(Basic Input/Output System，BIOS)2420。BIOS 2420可以与OS 2452通信(例如，经由一个或多个驱动器2454)，与处理器2404通信，等等。
例如，PM应用2458、2456、驱动器2454、BIOS 2420等等中的一个或多个可用于实现功率管理特定任务，例如控制设备2400的各种组件的电压和/或频率，控制设备2400的各种组件的唤醒状态、休眠状态和/或任何其他适当的功率状态，控制电池功率使用、电池2418的充电、与功率节省操作有关的特征，等等。
说明书中提及“一实施例”、“一个实施例”、“一些实施例”或者“其他实施例”的意思是联系这些实施例描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定包括在所有实施例中。“一实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指的是相同实施例。如果说明书陈述“可”、“可能”或者“可以”包括某一组件、特征、结构或特性，那么并不是必须要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”元素，那么并不意味着只有一个该元素。如果说明书或权利要求提及“一额外”元素，那么并不排除有多于一个该额外元素。
此外，在一个或多个实施例中可按任何适当的方式来组合特定的特征、结构、功能或特性。例如，在与两个实施例相关联的特定特征、结构、功能或特性不互斥的任何地方，可将第一实施例与第二实施例相组合。
虽然已结合其特定实施例描述了本公开，但本领域普通技术人员根据前述描述将清楚这种实施例的许多替换、修改和变化。本公开的实施例打算包含落在所附权利要求的宽广范围内的所有这种替换、修改和变化。
此外，为了图示和论述的简单，并且为了不模糊本公开，在给出的附图内可能示出或者不示出到集成电路(IC)芯片和其他组件的公知电源/接地连接。另外，可能以框图形式示出布置以避免模糊本公开，并且同时也考虑到了如下事实：关于这种框图布置的实现的具体细节是高度取决于要在其内实现本公开的平台的(即，这种具体细节应当完全在本领域技术人员的视野内)。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，本领域技术人员应当清楚，没有这些具体细节，或者利用这些具体细节的变体，也可实现本公开。从而说明书应当被认为是说明性的，而不是限制性的。
提供以下示例来说明各种实施例。这些示例可按任何适当的方式从属于彼此。
示例1：一种装置，包括：与输入供应节点和输出供应节点相耦合的多个开关电容器驱动器，其中所述输出供应节点用于向一个或多个负载提供输出电压；比较器，来接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压；以及与所述比较器相耦合的控制器，其中，所述控制器接收所述比较器的输出并且生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器。
示例2：如示例1所述的装置，其中，所述比较器包括：第一电路，用于对所述输出电压进行微分并且生成指示微分的第一输出；第二电路，用于对所述输出电压版本取平均并且生成指示所述平均的第二输出；以及第三电路，用于将所述输出电压版本与所述参考电压进行比较，并且生成指示所述比较的第三输出。
示例3：如示例2所述的装置，其中，所述比较器包括节点来对所述第一输出、第二输出和第三输出的加权版本进行求和以生成第四输出。
示例4：如示例3所述的装置，其中，所述比较器包括钟控比较器，来接收所述第四输出并且生成所述比较器的输出。
示例5：如示例1所述的装置，其中，所述多个开关电容器驱动器中的个体开关电容器驱动器包括：至少两个电容器；以及多个晶体管，所述多个晶体管中的一些耦合到所述至少两个电容器，其中所述多个晶体管能由时钟的两个不同相位来控制。
示例6：如示例5所述的装置，其中，所述至少两个电容器是MIM电容器。
示例7：如示例1所述的装置，其中，所述多个开关电容器驱动器中的个体开关电容器驱动器能够作为以下之一来操作：2:3分压器，或者1:2分压器。
示例8：如示例1所述的装置，其中，所述比较器是比例-微分-平均(PDA)比较器。
示例9：如示例1所述的装置，包括数模(DAC)转换器来根据带隙参考和数字代码生成所述参考电压。
示例10：如示例1所述的装置，包括与所述输出供应节点相耦合的分压器，来生成所述输出电压版本。
示例11：如示例1所述的装置，其中，所述控制器包括上/下计数器。
示例12：如示例1所述的装置，其中，所述控制器用于生成所述数字代码以根据所述一个或多个负载的电流需求来使得所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作。
示例13：如示例12所述的装置，其中，如果所述一个或多个负载的电流需求小于阈值，则所述开关电容器调节模式发生。
示例14：如示例13所述的装置，其中，如果所述一个或多个负载的电流需求大于所述阈值，则所述线性调节模式发生。
示例15：如示例13所述的装置，其中，所述阈值约为100毫安。
示例16：一种装置，包括：与输入供应节点和输出供应节点相耦合的多个开关电容器驱动器，其中所述输出供应节点用于向一个或多个负载提供输出电压；以及控制器，其与所述多个开关电容器驱动器耦合并且用于根据所述一个或多个负载的电流需求来使得所述多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作。
示例17：如示例16所述的装置，包括与所述控制器相耦合的比较器，其中所述比较器接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压。
示例18：如示例17所述的装置，其中，所述控制器用于接收所述比较器的输出并且生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器，并且其中，所述比较器包括：第一电路，用于对所述输出电压进行微分并且生成指示微分的第一输出；第二电路，用于对所述输出电压版本取平均并且生成指示所述平均的第二输出；以及第三电路，用于将所述输出电压版本与所述参考电压进行比较，并且生成指示所述比较的第三输出。
示例19：一种系统，包括：存储器；与所述存储器相耦合的处理器核心；与所述处理器核心相耦合的电压调节器，其中所述电压调节器包括：与输入供应节点和输出供应节点相耦合的多个开关电容器驱动器，其中所述输出供应节点用于向所述处理器核心提供输出电压；以及控制器，其与所述多个开关电容器驱动器耦合并且根据所述处理器核心的电流需求来使得所述多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作；以及无线接口，用于允许所述处理器核心与另一设备进行通信。
示例20：如示例19所述的系统，其中，所述电压调节器包括与所述控制器相耦合的比较器，其中，所述比较器接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压。
示例21：如示例20所述的系统，其中，所述控制器用于接收所述比较器的输出并且生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器，并且其中，所述比较器包括：第一电路，用于对所述输出电压进行微分并且生成指示微分的第一输出；第二电路，用于对所述输出电压版本取平均并且生成指示所述平均的第二输出；以及第三电路，用于将所述输出电压版本与所述参考电压进行比较，并且生成指示所述比较的第三输出。
提供了摘要，它将允许读者确定本技术公开的性质和主旨。摘要是带着如下理解提交的：它不会被用于限制权利要求的范围或含义。特此将所附权利要求纳入到详细描述中，其中每个权利要求独立作为一个单独的实施例。

Claims (24)

1.一种装置，包括：
多个开关电容器驱动器，与输入供应节点和输出供应节点相耦合，其中所述输出供应节点用于向一个或多个负载提供输出电压；
比较器，用于接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压；以及
控制器，与所述比较器相耦合，其中，所述控制器用于接收所述比较器的输出并且生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器。
2.如权利要求1所述的装置，其中，所述比较器包括：
第一电路，用于对所述输出电压进行微分并且生成指示微分的第一输出；
第二电路，用于对所述输出电压版本取平均并且生成指示所述平均的第二输出；以及
第三电路，用于将所述输出电压版本与所述参考电压进行比较并且生成指示所述比较的第三输出。
3.如权利要求2所述的装置，其中，所述比较器包括节点来对所述第一输出、第二输出和第三输出的加权版本进行求和以生成第四输出。
4.如权利要求3所述的装置，其中，所述比较器包括钟控比较器来接收所述第四输出并且生成所述比较器的输出。
5.如权利要求1所述的装置，其中，所述多个开关电容器驱动器中的个体开关电容器驱动器包括：
至少两个电容器；以及
多个晶体管，所述多个晶体管中的一些耦合到所述至少两个电容器，其中所述多个晶体管能由时钟的两个不同相位来控制。
6.如权利要求5所述的装置，其中，所述至少两个电容器是MIM电容器。
7.如权利要求1所述的装置，其中，所述多个开关电容器驱动器中的个体开关电容器驱动器能够作为以下之一来操作：2:3分压器或者1:2分压器。
8.如权利要求1所述的装置，其中，所述比较器是比例-微分-平均(PDA)比较器。
9.如权利要求1所述的装置，包括：数模(DAC)转换器，用于根据带隙参考和数字代码生成所述参考电压。
10.如权利要求1所述的装置，包括：与所述输出供应节点相耦合的分压器，用于生成所述输出电压版本。
11.如权利要求1至10中的任何一项所述的装置，其中，所述控制器包括上/下计数器。
12.如权利要求1所述的装置，其中，所述控制器用于生成所述数字代码以根据所述一个或多个负载的电流需求来使得所述多个开关电容器相位驱动器中的所述一个或多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作。
13.如权利要求12所述的装置，其中，如果所述一个或多个负载的电流需求小于阈值，则所述开关电容器调节模式发生。
14.如权利要求13所述的装置，其中，如果所述一个或多个负载的电流需求大于所述阈值，则所述线性调节模式发生。
15.根据权利要求13至14中的任何一项所述的装置，其中，所述阈值约为100毫安。
16.一种装置，包括：
多个开关电容器驱动器，与输入供应节点和输出供应节点相耦合，其中所述输出供应节点用于向一个或多个负载提供输出电压；以及
控制器，与所述多个开关电容器驱动器耦合并且用于根据所述一个或多个负载的电流需求来使得所述多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作。
17.如权利要求16所述的装置，包括与所述控制器相耦合的比较器，其中，所述比较器接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压。
18.如权利要求16至17中的任何一项所述的装置，其中，所述控制器用于接收所述比较器的输出并且生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器，并且其中，所述比较器包括：
第一电路，用于对所述输出电压进行微分并且生成指示微分的第一输出；
第二电路，用于对所述输出电压版本取平均并且生成指示所述平均的第二输出；以及
第三电路，用于将所述输出电压版本与所述参考电压进行比较，并且生成指示所述比较的第三输出。
19.一种系统，包括：
存储器；
一个或多个负载，包括与所述存储器相耦合的处理器核心；
电压调节器，与所述处理器核心相耦合，其中所述电压调节器是根据权利要求1至15中的任何一项所述的；以及
无线接口，与所述处理器核心通信地耦合。
20.一种系统，包括：
存储器；
一个或多个负载，包括与所述存储器相耦合的处理器核心；
与所述处理器核心相耦合的电压调节器，其中所述电压调节器是根据权利要求16至18中的任何一项所述的；以及
无线接口，与所述处理器核心通信地耦合。
21.一种方法，包括：
经由输出供应节点向一个或多个负载提供输出电压，其中，多个开关电容器驱动器与输入供应节点和所述输出供应节点相耦合；
由比较器接收至少三个输入，包括：输出电压版本，所述输出电压，以及参考电压；并且
由控制器接收所述比较器的输出；
生成数字代码来使能或禁用所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器。
22.如权利要求21所述的方法，包括：
对所述输出电压进行微分以生成指示微分的第一输出；
对所述输出电压版本取平均；
生成指示所述平均的第二输出；
将所述输出电压版本与所述参考电压进行比较；并且
生成指示所述比较的第三输出。
23.如权利要求22所述的方法，包括：对所述第一输出、所述第二输出和所述第三输出的加权版本进行求和以生成第四输出。
24.如权利要求21-23中的任何一项所述的方法，包括：根据所述一个或多个负载的电流需求来使得所述多个开关电容器相位驱动器中的一个或多个开关电容器相位驱动器在开关电容器调节模式或者线性调节模式中操作。
CN202080052212.8A 2019-09-06 2020-08-06 混合数字线性和开关电容器电压调节器 Pending CN114175479A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/563,495 US11323026B2 (en) 2019-09-06 2019-09-06 Hybrid digital linear and switched capacitor voltage regulator
US16/563,495 2019-09-06
PCT/US2020/045274 WO2021045866A1 (en) 2019-09-06 2020-08-06 Hybrid digital linear and switched capacitor voltage regulator

Publications (1)

Publication Number Publication Date
CN114175479A true CN114175479A (zh) 2022-03-11

Family

ID=74849638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052212.8A Pending CN114175479A (zh) 2019-09-06 2020-08-06 混合数字线性和开关电容器电压调节器

Country Status (5)

Country Link
US (2) US11323026B2 (zh)
JP (1) JP2022547787A (zh)
CN (1) CN114175479A (zh)
DE (1) DE112020003722T5 (zh)
WO (1) WO2021045866A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712820A (zh) * 2024-02-05 2024-03-15 成都光创联科技有限公司 激光器线性电源的驱动电路及激光器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220094256A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Two stage multi-input multi-output regulator
JP2022144011A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 電源回路及び半導体集積回路
US20230353048A1 (en) * 2022-04-29 2023-11-02 Apple Inc. Regulator Switch Array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636023B1 (en) * 1999-10-14 2003-10-21 Juniper Networks, Inc. Combined linear and switching voltage regulator
US20050036245A1 (en) * 2003-08-15 2005-02-17 Intersil Americas Inc. Bridge power converter overload protection
US7432844B2 (en) 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US8089788B2 (en) * 2008-09-30 2012-01-03 Intel Corporation Switched capacitor voltage regulator having multiple conversion ratios
US8253470B2 (en) 2010-08-04 2012-08-28 Broadcom Corporation Offset calibration for amplifiers
US9651961B2 (en) 2011-12-27 2017-05-16 Intel Corporation Multi-mode voltage regulation with feedback
JP2018169719A (ja) 2017-03-29 2018-11-01 富士通株式会社 電源回路
KR101902119B1 (ko) 2017-06-19 2018-11-07 전북대학교산학협력단 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712820A (zh) * 2024-02-05 2024-03-15 成都光创联科技有限公司 激光器线性电源的驱动电路及激光器
CN117712820B (zh) * 2024-02-05 2024-04-19 成都光创联科技有限公司 激光器线性电源的驱动电路及激光器

Also Published As

Publication number Publication date
US20210075316A1 (en) 2021-03-11
US20220239222A1 (en) 2022-07-28
DE112020003722T5 (de) 2022-04-21
US11323026B2 (en) 2022-05-03
WO2021045866A1 (en) 2021-03-11
US11757357B2 (en) 2023-09-12
JP2022547787A (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
US11757357B2 (en) Hybrid digital linear and switched capacitor voltage regulator
US11755048B2 (en) Differential to single-ended high bandwidth compensator
US11650233B2 (en) Fast response load current sensing apparatus and method
EP3907866B1 (en) Accurate load current sensing apparatus and method
US11444532B2 (en) Non-linear clamp strength tuning method and apparatus
US11205962B2 (en) Real-time switching period estimation apparatus and method
CN114204810A (zh) 无缝非线性电压调节控制到线性控制的装置和方法
US11675379B2 (en) Variable-adaptive integrated computational digital low dropout regulator
EP3866323A1 (en) Apparatus and method of balancing input power from multiple sources
US10908673B2 (en) Reliable digital low dropout voltage regulator
CN114253336A (zh) 低功率混合反向带隙基准和数字温度传感器
CN115378253A (zh) 计算型电流传感器
US11336270B2 (en) Fuse-less self-start controller
KR20220040376A (ko) 프로세서 피크 전류 제어 장치 및 방법
WO2022060503A1 (en) Dual-folded boot-strap based buck-boost converter
CN113835517A (zh) 快速动态电容、频率、和/或电压节流装置和方法
US11429172B2 (en) Digital linear regulator clamping method and apparatus
US20210089876A1 (en) Oscillator based neural network apparatus
CN113093581A (zh) 双边沿触发mux-d扫描触发器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination