CN113835517A - 快速动态电容、频率、和/或电压节流装置和方法 - Google Patents
快速动态电容、频率、和/或电压节流装置和方法 Download PDFInfo
- Publication number
- CN113835517A CN113835517A CN202011342463.8A CN202011342463A CN113835517A CN 113835517 A CN113835517 A CN 113835517A CN 202011342463 A CN202011342463 A CN 202011342463A CN 113835517 A CN113835517 A CN 113835517A
- Authority
- CN
- China
- Prior art keywords
- processor
- throttle
- fast
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000008569 process Effects 0.000 claims description 16
- 239000000446 fuel Substances 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 17
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 7
- 230000007704 transition Effects 0.000 abstract description 7
- 238000007726 management method Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000009529 body temperature measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
- G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
本公开涉及快速动态电容、频率、和/或电压节流装置和方法。处理器或片上系统(SoC)的专用引脚用于指示电池的功率水平(例如电荷、电压和/或电流)是否低于阈值。阈值可以是预先确定的或可编程的。电池用于为处理器和/或SoC供电。在确定电池的功率水平低于阈值时,处理器绕过进入低性能或功率模式的常规处理,并直接节流处理器的电压和/或操作频率。这允许处理器在低电池功率下继续操作。根据专用引脚上的电压的逻辑电平从活动状态到低性能或功率模式的快速转换(例如,约10μS)降低了去耦电容器设计要求,并使处理器能够适应更高的封装功率控制设置(例如,PL4)。
Description
技术领域
本公开涉及快速动态电容、频率、和/或电压节流装置和方法。
背景技术
来自电池的最大电流输出限制了处理器的最大高频操作。例如,对于多核处理器,加速(turbo)模式频率受最大高频的限制。当从电池传输到处理器(或包括处理器的系统)的电压电平或电流低于阈值时,处理器或与操作系统协同的系统可以决定进入低功率模式,使得处理器或系统可以继续操作,但性能水平会降低。然而,这种向低功率模式的转换需要时间。例如,处理器可能需要300μS或更多时间来将操作频率降低到最小频率。因此,延迟可能会对用户体验产生负面影响。此外,进入低功率模式的响应时间可以确定平台的(一个或多个)电源轨(power supply rail)上的(一个或多个)去耦电容器的尺寸。当电池无法再提供所需功率时,该(一个或多个)去耦电容器维持该(一个或多个)电源轨上的电压。进入低功率模式的较高响应时间意味着(一个或多个)去耦电容器的尺寸应较大,以维持电压并允许进入低功率模式的系统时间。(一个或多个)大型去耦电容器可能会增加系统的物料清单(BoM)。
发明内容
根据本公开的一个方面,提供了一种能够节流的处理器,所述处理器包括:引脚,用于接收关于电池电荷相对于阈值的指示;一个或多个处理器核;以及功率控制单元,用于处理来自所述引脚的指示,并确定是否要快速节流所述一个或多个处理器核,其中,为了快速节流所述一个或多个处理器核,所述功率控制单元将绕过常规动态电压和频率缩放流并直接节流所述一个或多个处理器核。
根据本公开的另一方面,提供了一种能够节流的装置,包括:引脚,用于接收关于电池电荷相对于阈值的指示;一个或多个处理器核;以及功率控制单元,用于处理来自所述引脚的指示,并确定是否要快速节流所述一个或多个处理器核,其中,如果所述一个或多个处理器核中的任一者处于C6功率状态,则所述功率控制单元将延迟所述快速节流。
根据本公开的又一方面,提供了一种系统,包括:存储器;处理器,耦合到所述存储器;电池,用于为所述处理器供电;以及燃油表(fuel gauge),用于参照阈值来监测所述电池的电荷水平,其中,所述燃油表的输出被提供给所述处理器的引脚,其中,所述处理器包括:一个或多个处理器核;以及功率控制单元,用于处理来自所述引脚的指示,并基于所述引脚的逻辑电平确定是否快速节流所述一个或多个处理器核,其中,为了快速节流所述一个或多个处理器核,所述功率控制单元将绕过常规动态电压和频率缩放流并直接节流所述一个或多个处理器核。
附图说明
从下面给出的详细描述和本公开的各种实施例的附图将更全面地理解本公开的实施例,然而,这些附图不应被视为将本公开局限于特定实施例,而是仅用于说明和理解。
图1A示出了根据一些实施例的通过动态电容、频率和/或电压节流用于快速低功率模式的装置。
图1B示出了根据一些实施例的通过动态电容、频率和/或电压节流用于快速低功率模式的具有下降检测器(droop detector)的装置。
图2A示出了根据一些实施例的用于启用快速低功率模式的控制寄存器。
图2B示出了根据一些实施例的节流状态的查找表。
图3示出了根据一些实施例的用于快速低功率模式的流程图。
图4示出了根据一些实施例的用于快速低功率模式的平台级流程图。
图5示出了根据各种实施例的具有通过动态电容、频率和/或电压节流用于快速低功率模式的装置的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
各种实施例描述用于快速动态电容、频率和/或电压节流的装置和方法。在一些实施例中,处理器或片上系统(SoC)的专用引脚用于指示电池的功率水平(例如,电荷、电压和/或电流)是否低于阈值。阈值可以预先确定或可编程。电池用于为处理器和/或SoC供电。在确定电池的功率水平低于阈值时,处理器绕过进入低性能或功率模式的常规处理,并直接节流处理器的电压和/或操作频率。这允许处理器在低电池功率下继续操作。根据专用引脚上电压的逻辑电平从活动状态到低性能或功率模式的快速转换(例如,约10μS)降低了去耦电容器设计要求,并且使处理器能够适应更高的封装功率(package power)控制设置(例如,PL4)。封装功率控制设置的其他示例包括PL1、PL2、PL4和Tau。在一些实施例中,提供寄存器以启用或禁用用于快速节流电压和/或操作频率的特征。
这里,功率限制1(PL1)是指平均功率的阈值,该阈值不应超过散热解决方案(thermal solution)冷却限制。PL1通常设置为等于TDP功率。不应将PL1设置为高于散热解决方案冷却限制。
这里,功率限制2(PL2)是指这样的功率阈值,如果超过该阈值,则PL2快速功率限制算法将尝试限制在PL2以上的峰值。
这里,功率限制3(PL3)是指这样的功率阈值,如果超过该阈值,则PL3快速功率限制算法将尝试通过反作用限制频率来限制PL3以上峰值的占空比。
这里,功率限制4(PL4)是指不会超过的功率限制。PL4功率限制算法将预先限制频率,以防止PL4以上的峰值。
这里,加速时间参数(Turbo Time Parameter,Tau)是指用于PL1指数加权移动平均(EWMA)功率计算的平均常数。
各种实施例有许多技术效果。例如,各种实施例提供了对平台电源事件(例如,电池电平降至阈值以下)的快速或迅速响应的机制。响应的形式是节流处理器的电压和/或操作频率。该机制允许降低用于处理器或SoC的最小电流规格(Icc Min)。例如,与原始的IccMin相比,Icc Min可以减少一半。该机制还允许适应更高的封装控制设置,诸如PL3和PL4,这些设置通常被禁用。导致节流处理器的电压和/或操作频率的快速响应允许减小去耦电容器的尺寸,因此降低了平台的成本。其他技术效果将从各种实施例和附图中显而易见。
在下面的描述中,讨论许多细节以提供对本公开的实施例的更彻底的说明。然而,对于本领域技术人员来说显而易见的是,可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中,为了避免混淆本公开的实施例,以框图形式而不是详细地示出公知结构和设备。
注意,在实施例的相应附图中,信号用线表示。一些线可能更粗,以指示更多的组成信号路径,和/或在一个或多个末端具有箭头,以指示主要信息流方向。此类指示并非旨在限制。相反,线结合一个或多个示例性实施例使用以便于更容易地理解电路或逻辑单元。任何表示的信号(如设计需求或偏好所指示的)实际上可以包括一个或多个可以沿任一方向传播的信号,并且可以利用任何适当类型的信号方案来实现。
在本说明书和权利要求中,术语“连接”是指没有任何中间设备的直接连接,诸如所连接的事物之间的电气、机械或磁性连接。
术语“耦合”是指直接或间接连接,诸如所连接的事物之间的直接电气、机械或磁性连接、或通过一个或多个无源或有源中间设备的间接连接。
这里的“相邻”一般是指一个事物紧挨着(例如,紧靠或靠近它们之间的一个或多个事物)或相邻另一个事物(例如,邻接)。
术语“电路”或“模块”可以指布置成彼此协作以提供所需功能的一个或多个无源和/或有源部件。
术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数参考。“在……中”的含义包括“在……中”和“在……上”。
这里的术语“模拟信号”一般是指任何这样的连续信号:该信号的时变特性(变量)是某个其他时变量的表示(即模拟另一个时变信号)。
术语“数字信号”是这样的物理信号:它表示离散值序列(量化离散时间信号)(例如任意比特流的序列),或数字化的(经采样和模数转换的)模拟信号。
术语“缩放”通常是指将设计(原理图和布局)从一种工艺技术转换为另一种工艺技术,并且随后可能减少布局区域。在某些情况下,缩放还指将设计从一种工艺技术扩升到另一种工艺技术,并可能随后增加布局区域。术语“缩放”通常也指在同一技术节点内缩小或增大布局和设备。术语“缩放”也可指相对于另一参数(例如,电源电平)调整(例如,减速或加速-即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常指在目标值的+/-10%范围内。
除非另有规定,否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象仅仅表明相似对象的不同实例正在被提及,并不意味着这样描述的对象必须在时间上、空间上、等级上、或者以任何其他方式以给定的顺序排列。
就本公开而言,短语“A和/或B”和“A或B”是指(A)、(B)或(A和B)。就本公开而言,短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“上”、“下”、“在……上”、“在……下”等(如果存在的话)用于描述性目的,而不一定用于描述永久相对位置。
需要指出的是,具有与任何其他附图的元素相同的参考标号(或名称)的那些元素可以以与所描述的类似的方式操作或起作用,但不限于此。
为了实施例的目的,这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物,其中MOS晶体管包括漏极、源极、栅极和体端子(bulkterminal)。晶体管和/或MOS晶体管衍生物还包括三栅极和FinFET晶体管、栅极全围绕圆柱形晶体管、隧穿FET(TFET)、方形线(Square Wire)或矩形带状晶体管(Rectangular RibbonTransistors)、铁电FET(FeFET)或实现晶体管功能的其他器件,如碳纳米管或自旋电子器件。MOSFET对称源极和漏极端子,即相同的端子并且在这里可以互换使用。另一方面,TFET器件具有不对称的源极和漏极端子。本领域技术人员将理解,可以在不脱离本公开的范围的情况下使用其他晶体管,例如,双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。
图1A示出了根据一些实施例的通过动态电容、频率和/或电压节流用于快速低功率模式的装置100。装置100是具有由电源102(例如,电池或充电器102)供电的处理器或片上系统(SoC)101的平台的简化表示。在各种实施例中,SoC 101包括提供关于电池102状况的信息的专用引脚LPM引脚(低功率模式引脚)。在一些实施例中,LPM引脚是处理器的PROCHOT#引脚。
燃油表(fuel gauge)103或任何合适的逻辑或芯片监测从电池102到处理器101的电压和/或电流(或电荷)供应。例如,燃油表103中的比较器将电池102的电荷电平与阈值进行比较,并提供由LPM引脚接收的输出。该阈值可以通过软件(如固件)或硬件(如保险丝、寄存器等)编程。在一些实施例中,阈值被设置为电池容量的20%。然而,可以使用任何其他阈值。当达到电池102的阈值电平时,燃油表103或任何合适的逻辑或芯片断言LPM引脚启动快速节流流。
SoC 101接收LPM引脚上的信号并将其路由到功率控制单元(PCU)101a,PCU 101a管理处理器101的功率。PCU 101a管理处理器101的功率状态、来自VR 101b的电压电平、来自PLL 101c的时钟频率、以及如参考图5所述的处理器核101e的其他方面。回到图1A,取决于是否启用了快速节流,PCU 101a执行低功率模式流。如果禁用了快速节流或快速低功率模式,则PCU 101a执行常规动态电压和频率(DVFS)流,其与各种实施例的快速节流流相比,进入低功率状态需要更多的时间。
这里,节流是指调整一个或多个性能参数以降低处理器101的功耗。这些一个或多个性能参数包括电压、频率和/或电容等。例如,节流处理器101可能涉及降低VR 101b的输入供应Vin、改变PLL 101c的分频比以降低时钟频率、用于时钟频率快速降低的时钟压缩、功率选通、降低高活动性信号线路上的电容等。
当LPM引脚被断言并且控制寄存器101d指示快速节流被启用时,PCU 101a(或任何其他合适的逻辑)绕过(一个或多个)常规有限状态机而进入低功率模式(例如,C状态、S0iX状态等),并且直接节流一个或多个性能参数。因此,实现了快速节流,从而降低处理器101的功率以适应低电池电荷电平。一个或多个核101e的快速节流包括该一个或多个核101e的较低频率、电压和/或电容。
图1B示出了根据一些实施例的通过动态电容、频率和/或电压节流用于快速低功率模式的具有下降检测器的装置120。在一些实施例中,提供平台级下降检测器121,其监测电池输出(例如,Vin)并将其与阈值进行比较。平台级下降检测器121的输出是下降信号。下降信号是指示Vin是否存在下降的单比特信号。可以通过软件/固件或硬件(例如,保险丝)编程平台级下降检测器121的阈值。在一些实施例中,燃油表103和下降检测器121的输出被或运算以生成馈入LPM引脚的最终信号。在这样的实施例中,如果燃油表103或下降检测器121中的一个不能正常操作,则冗余电路提供额外的置信度。平台级下降检测器121可以用于电池/充电器102没有燃油表的情况。用于检测电压下降的任何合适的电路都可以用于实现平台级下降检测器121。
图2A示出了根据一些实施例的用于启用快速低功率模式的控制寄存器200(例如,101d)。控制寄存器200包括寄存器名称(例如,FORCE_THOTTLE_CONTROL)、比特数(例如,32比特)和比特的字段(例如,启用、节流级别等)。在本示例中,FORCE_THOTTLE_CONTROL的比特[0](单比特)用于启用或禁用快速节流方案。当启用时,PCU 101a绕过常规低功率模式方案流,并且快速地节流处理器101。当被禁用时,PCU 101a遵循常规低功率模式方案。在一些实施例中,节流级别由提供16个不同设置的4个比特[3:1]来描述。举例说明了不同字段的比特数。可以使用任意数量的比特。在本示例中,比特[31:4]是保留比特。
图2B示出了根据一些实施例的节流状态的查找表(LUT)220。LUT220示出了控制寄存器200的四个比特的16个不同的节流级别。PCU 101a可以使用LUT 220的一个或多个参数(频率、电压、电流)来节流处理器101。在一个示例中,当控制寄存器200的节流级别字段为0010节流级别时,PCU 101a选择频率f2、电压v2和电流i2作为节流处理器101的目标。可以通过控制寄存器200的不同节流级别字段来实现其他节流级别。这里,频率是(一个或多个)核101e的操作频率,电压是提供给(一个或多个)核的电源电压电平,并且电流是来自稳压器101b的电流供应。频率也可以是处理器101的平均频率(例如,调用操作核101e的平均频率),电压是处理器101的平均电源电压电平(例如,操作核101e的平均电压供应电平),并且电流是来自稳压器101b的平均电流供应。虽然LUT 220显示16个节流级别,但是可以标识任意数量的节流级别以用于快速节流。
图3示出根据一些实施例的快速低功率模式的流程图300。虽然以特定顺序示出了流程图300的各个框,但是可以修改顺序。例如,一些框可以并行执行。
在框301处,PCU 101a或任何合适的逻辑读取LPM引脚的逻辑电平。例如,PCU 101a将LPM引脚上的信号的逻辑电平与阈值进行比较,以确定LPM引脚的逻辑电平。在框302处,PCU 101a确定LPM引脚是否被断言。本领域技术人员应当理解,确定引脚的逻辑电平就是确定该引脚上的信号的逻辑电平。如果LPM引脚被断言,则在框303处,PCU 101a检查控制寄存器200以确定字段[0]的逻辑值,以确定是否启用了快速节流。如果LPM引脚未被断言,则PCU101a使用传统或常规节流流(例如,常规动态电压和频率缩放流)。如果LPM被启用,则处理进入框304。在框304处,PCU 101a确定处理器101的现有功率状态。
现有功率状态可以确定从LUT 220中选择何种节流级别。在一个示例中,当PCU101a确定处理器101处于C6功率状态(如2019年1月的高级配置和电源接口(ACPI)规范版本6.3所定义的),则处理器101已经处于非常低的功率模式,并且进一步的节流可能不可取。在这种情况下,PCU 101a在快速节流过程开始之前等待不同的功率模式状态或C6功率状态流的结束。在框305处,PCU 101a通过直接降低频率、电压和/或电流(或电容)来实现快速节流流,以降低处理器101的功耗。
在一些实施例中,与传统DVFS(动态电压和频率缩放)相比,给予快速LPM流(或快速节流流)更高的优先级。在一些实施例中,如果核101e在DVFS处理中,则PCU 101a将允许核101e在进入快速节流流之前完成DVFS。如果处理器101的(一个或多个)核101e正在执行快速节流流,则PCU 101a绕过或延期执行DVFS的任何命令,直到快速节流完成之后。
在一些实施例中,当处理器101退出快速节流流时(例如,当LPM引脚被去断言时),PCU 101a可以审查处理器101的当前加载条件并相应地进入功率状态。例如,在退出快速节流流之后,如果PCU 101a确定处理器101空闲(例如,低负载条件)并且没有执行指令,则它可以进入C1E状态。C1E是一种硬件特征,允许处理器101在处理器101未加载时进入空闲状态(x12 mult)。在一些实施例中,当处理器处于C1E状态并且LPM引脚被断言时,PCU 101a转换到快速节流流并退出C1E状态。PCU 101a可在快速节流流结束且满足C1E状态的负载条件后返回C1E状态。在系统功率状态(例如,S1-S4状态)期间,处理器核101e可能不会响应由LPM引脚触发的快速LPM。在这种情况下,系统可能必须等待处理器核101e进入活动状态(例如,C0状态),以继续由LPM引脚触发的快速LPM。
在一些实施例中,当TT1(热节流流)被启用时,在由PCU 101a接收到C1功率状态已经退出的确认之后,启用快速LPM。在一些实施例中,经由测试设计(DFT)电路和/或遥测信息来调试快速LPM模式。在一些实施例中,PCU 101a(或任何其他合适的逻辑)可以包括计数器,该计数器在时间处理器101处于快速节流模式期间使用参考时钟(例如,锁相环的参考时钟)进行计数。计数器的输出由操作系统、扫描链、调试引脚等可见。在一些实施例中,附加计数器跟踪到快速LPM的转换次数。例如,每当处理器101进入和/或退出快速LPM时,该附加计数器计数。该附加计数器的输出可以由操作系统、扫描链、调试引脚等可见。
图4示出了根据一些实施例的用于快速低功率模式的平台级流程图400。流程图400示出了平台100、PCU 101a和(一个或多个)核101e之间的、用于启用和实现快速节流方案的握手处理。在各种实施例中,在处理器复位流401期间或之后,PCU 101a通过设置FORCE_THROTTLE_CONTROL寄存器的比特[0]来启用(一个或多个)核101e的快速LPM响应。因此,(一个或多个)核101e能够实现快速低功率模式。
在框402处,平台检测到低电池电压条件。例如,燃油表103或任何合适的逻辑可以监测电池102的电荷并且确定电池102的电荷电平已经降到阈值以下。在这种情况下,平台100断言LPM引脚以请求PCU 101a开始快速节流流。在检测到LPM引脚被断言时,PCU 101a向(一个或多个)核101e发送快速节流指示。这使得(一个或多个)核101e赋予快速节流流超过其他功率模式操作(诸如TT1、GV(例如,本地时钟节流)、系统功率状态S1等)的优先权,如框403所示。这里,GV是指频率和/或电压节流。
PCU 101a然后利用快速节流流来管理任何正在进行的功率状态流之间的握手,并且处理器101进行快速节流流。在框404处,平台指示电池电荷已改善并且高于阈值。平台然后去断言LPM引脚,以向PCU 101a指示它可结束快速节流流。PCU 101a通知(一个或多个)核101e不再需要快速节流流。结果,在框405处,(一个或多个)核101e返回到正常DVFS流。
图5示出了根据各种实施例的具有通过动态电容、频率和/或电压节流用于快速低功率模式的装置的智能设备或计算机系统或SoC(片上系统)。应指出,图5的具有与任何其他附图的元素相同的参考标号(或名称)的那些元素可以以与所描述的类似的任何方式操作或起作用,但不限于此。
在一些实施例中,设备2400表示适当的计算设备,诸如计算平板电脑、移动电话或智能电话、笔记本电脑、台式机、物联网(IOT)设备、服务器、可穿戴设备、机顶盒、支持无线的电子阅读器等。应当理解,总体示出了某些组件,而不是在设备2400中示出了这种设备的所有组件。
在一个示例中,设备2400包括SoC(片上系统)2401。在图5中使用虚线示出了SOC2401的示例边界,其中一些示例组件被示出包括在SOC2401内–然而,SOC 2401可以包括设备2400的任何适当组件。
在一些实施例中,设备2400包括处理器2404。处理器2404可以包括一个或多个物理设备,诸如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核或其他处理装置。由处理器2404执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、与将计算设备2400连接到另一设备相关的操作等。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
在一些实施例中,处理器2404包括多个处理核(也称为核)2408a、2408b、2408c。尽管图5中仅示出三个核2408a、2408b、2408c,但是处理器2404可以包括任何其他适当数量的处理核,例如,数十个或甚至数百个处理核。可以在单个集成电路(IC)芯片上实现处理器核2408a、2408b、2408c。此外,芯片可以包括一个或多个共享和/或私有的缓存、总线或互连、图形和/或存储器控制器、或其他组件。
在一些实施例中,处理器2404包括高速缓存2406。在一个示例中,高速缓存2406的部分可以专用于各个核2408(例如,高速缓存2406的第一部分专用于核2408a,高速缓存2406的第二部分专用于核2408b,以此类推)。在一个示例中,高速缓存2406的一个或多个部分可以在两个或多个核2408之间共享。高速缓存2406可以分为不同的级别,例如,级别1(L1)高速缓存、级别2(L2)高速缓存、级别3(L3)高速缓存等。
在一些实施例中,处理器核2404可以包括获取单元,以获取用于由核2404执行的指令(包括具有条件分支的指令)。可以从诸如存储器2430之类的任何存储设备获取指令。处理器核2404还可以包括解码单元,以解码所获取的指令。例如,解码单元可以将所获取的指令解码为多个微操作。处理器核2404可以包括调度单元,以执行与存储经解码的指令相关联的各种操作。例如,调度单元可以保存来自解码单元的数据,直到指令准备好分派为止,例如,直到经解码的指令的所有源值变得可用为止。在一个实施例中,调度单元可以将经解码的指令调度和/或发出(或分派)到执行单元以供执行。
执行单元可以在所分派的指令被解码(例如,由解码单元)和分派(例如,由调度单元)之后执行这些所分派的指令。在一个实施例中,执行单元可以包括一个以上的执行单元(诸如成像计算单元、图形计算单元、通用计算单元等)。执行单元还可以执行各种算术运算,诸如加法、减法、乘法和/或除法,并且可以包括一个或多个算术逻辑单元(ALU)。在一个实施例中,协同处理器(未示出)可以与执行单元一起执行各种算术运算。
进一步地,执行单元可以执行无序的指令。因此,在一个实施例中,处理器核2404可以是无序处理器核。处理器核2404还可以包括引退单元(retirement unit)。引退单元可以在指令被执行后将其引退。在一个实施例中,经执行的指令的引退可以使得从指令的执行提交处理器状态、由指令所使用的物理寄存器被去分派等。处理器核2404还可以包括总线单元,以使处理器核2404的组件与其他组件之间能够经由一条或多条总线进行通信。处理器核2404还可以包括一个或多个寄存器,以存储由核2404的各个组件访问的数据(诸如与分配的应用优先级和/或子系统状态(模式)关联相关的值)。
在一些实施例中,设备2400包括连接电路2431。例如,连接电路2431包括硬件设备(例如,无线和/或有线连接器和通信硬件)和/或软件组件(例如,驱动器、协议栈),例如,以使设备2400能够与外部设备进行通信。设备2400可以与诸如其他计算设备、无线接入点或基站等之类的外部设备分离。
在一个示例中,连接电路2431可以包括多个不同类型的连接性。概括地说,连接电路2431可以包括蜂窝连接电路、无线连接电路等。连接电路2431的蜂窝连接电路通常是指由无线运营商提供的蜂窝网络连接,诸如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、第三代合作伙伴项目(3GPP)通用移动通信系统(UMTS)系统或变体或衍生物、3GPP长期演进(LTE)系统或变体或衍生物、3GPP高级LTE(LTE-A)系统或变体或衍生物、第五代(5G)无线系统或变体或衍生物、5G移动网络系统或变体或衍生物、5G新无线电(NR)系统或变体或衍生物、或其他蜂窝服务标准来提供。连接电路2431的无线连接电路(或无线接口)是指非蜂窝的无线连接性,并且可以包括个域网(诸如蓝牙、近场等)、局域网(诸如Wi-Fi)和/或广域网(诸如WiMax)和/或其他无线通信。在一个示例中,连接电路2431可以包括网络接口,诸如有线或无线接口,例如使得系统实施例可以被并入无线设备(例如,蜂窝电话或个人数字助理)中。
在一些实施例中,设备2400包括控制集线器2432,其表示与一个或多个I/O设备的交互相关的硬件设备和/或软件组件。例如,处理器2404可以经由控制集线器2432与显示器2422、一个或多个外围设备2424、存储设备2428、一个或多个其他外部设备2429等中的一者或多者进行通信。控制集线器2432可以是芯片组、平台控制集线器(PCH)等。
例如,控制集线器2432示出了用于连接到设备2400的附加设备的一个或多个连接点,例如,用户可以通过这些连接点与系统进行交互。例如,可以附接到设备2400的设备(例如,设备2429)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或键盘设备、或用于诸如读卡器或其他设备之类的特定应用的其他I/O设备。
如上所述,控制集线器2432可以与音频设备、显示器2422等进行交互。例如,通过麦克风或其他音频设备的输入可以为设备2400的一个或多个应用或功能提供输入或命令。另外,替代显示输出或者在除了显示输出之外,可以提供音频输出。在另一示例中,如果显示器2422包括触摸屏,则显示器2422还充当输入设备,其至少可以部分地由控制集线器2432管理。在计算设备2400上还可以存在附加的按钮或开关,以提供通过控制集线器2432管理的I/O功能。在一个实施例中,控制集线器2432管理诸如加速计、相机、光传感器或其他环境传感器之类的设备,或者可以包括在设备2400中的其他硬件。输入可以是直接用户交互的一部分,并为系统提供环境输入以影响其操作(诸如过滤噪声、调整显示器以进行亮度检测、为相机应用闪光灯或其他特征)。
在一些实施例中,控制集线器2432可以使用任何适当的通信协议耦合到各种设备,例如,PCIe(外围组件互连快速)、USB(通用串行总线)、雷电接口(Thunderbolt)、高清多媒体接口(HDMI)、火线(Firewire)等。
在一些实施例中,显示器2422表示硬件(例如,显示设备)和软件(例如,驱动器)组件,其为用户提供视觉和/或触觉显示以与设备2400进行交互。显示器2422可以包括显示接口、显示屏、和/或用于向用户提供显示的硬件设备。在一些实施例中,显示器2422可以包括提供到用户的输出和输入两者的触摸屏(或触摸板)设备。在一个示例中,显示器2422可以直接与处理器2404通信。显示器2422可以是(如在移动电子设备或膝上型计算机设备中的)内部显示设备或经由显示接口(例如显示端口(DisplayPort)等)附接的外部显示设备中的一者或多者。在一个实施例中,显示器2422可以是头戴式显示器(HMD),诸如用于虚拟现实(VR)应用或增强现实(AR)应用的立体显示设备。
在一些实施例中,尽管图中未示出,但是除了(或代替)处理器2404,设备2400还可以包括包含一个或多个图形处理核的图形处理单元(GPU),其可以控制在显示器2422上显示内容的一个或多个方面。
控制集线器2432(或平台控制器集线器)可以包括硬件接口和连接器,以及软件组件(例如,驱动器、协议栈),以进行例如到外围设备2424的外围连接。
将理解,设备2400既可以是到其他计算设备的外围设备,也可以具有连接到它的外围设备。设备2400可以具有“对接(docking)”连接器以连接到其他计算设备,用于诸如管理(例如,下载和/或上载、更改、同步)设备2400上的内容。另外,对接连接器可以允许设备2400连接到允许计算设备2400控制内容输出(例如,到视听或其他系统)的某些外围设备。
除了专用对接连接器或其他专用连接硬件外,设备2400还可以经由通用或基于标准的连接器进行外围连接。通用类型可以包括通用串行总线(USB)连接器(可以包括许多不同硬件接口中的任何一个)、显示端口(包括迷你显示端口(MiniDisplayPort,MDP)、高清多媒体接口(HDMI)、火线或其他类型。
在一些实施例中,例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404,连接电路2431可以耦合到控制集线器2432。在一些实施例中,例如除了直接耦合到处理器2404之外或者代替直接耦合到处理器2404,显示器2422可以耦合到控制集线器2432。
在一些实施例中,设备2400包括经由存储器接口2434耦合到处理器2404的存储器2430。存储器2430包括用于在设备2400中存储信息的存储器设备。
在一些实施例中,存储器2430包括用于维持稳定时钟的装置,如参考各种实施例所述。存储器可以包括非易失性(如果存储器设备的电源中断,则状态不会改变)和/或易失性(如果存储器设备的电源中断,则状态是不确定的)存储器设备。存储器设备2430可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备、或具有适当性能以用作处理存储器的其他存储器设备。在一个实施例中,存储器2430可以用作设备2400的系统存储器,以存储数据和指令以用于在一个或多个处理器2404执行应用程序或处理时使用。存储器2430可以存储应用程序数据、用户数据、音乐、照片、文档或其他数据,以及与设备2400执行应用程序和功能相关的系统数据(无论是长期的还是临时的)。
各种实施例和示例的元件还被提供为机器可读介质(例如,存储器2430),用于存储计算机可执行指令(例如,用于实现本文讨论的任何其他处理的指令)。机器可读介质(例如,存储器2430)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合存储电子或计算机可执行指令的其他类型的机器可读介质。例如,本公开的实施例可以作为计算机程序(例如,BIOS)而被下载,该计算机程序可以经由通信链路(例如,调制解调器或网络连接)以数据信号的方式从远程计算机(例如,服务器)传送到请求计算机(例如,客户端)。
在一些实施例中,设备2400包括温度测量电路2440,例如,用于测量设备2400的各种组件的温度。在一个示例中,温度测量电路2440可以被嵌入、耦合或附接到要测量和监测其温度的各种组件。例如,温度测量电路2440可以测量核2408a、2408b、2408c、稳压器2414、存储器2430、SOC 2401的主板、和/或设备2400的任何适当组件中的一者或多者的温度(或内部温度)。
在一些实施例中,设备2400包括功率测量电路2442,例如,用于测量由设备2400的一个或多个组件消耗的功率。在一个示例中,除了测量功率之外或者代替测量功率,功率测量电路2442还可以测量电压和/或电流。在一个实例中,功率测量电路2442可以被嵌入、耦合或附接到要测量和监测其功率、电压和/或电流的各种组件。例如,功率测量电路2442可以测量由一个或多个稳压器2414供应的功率、电流和/或电压、供应给SOC 2401的功率、供应给设备2400的功率、由设备2400的处理器2404(或任何其他组件)消耗的功率等。
在一些实施例中,设备2400包括一个或多个稳压器电路,通常称为稳压器(VR)2414。VR 2414以适当的电压电平生成信号,这些信号可以被供应以操作设备2400的任何适当组件。仅作为示例,VR 2414被示为向设备2400的处理器2404供应信号。在一些实施例中,VR 2414接收一个或多个电压识别(VID)信号,并基于VID信号生成适当电平的电压信号。各种类型的VR可以用于VR 2414。例如,VR 2414可以包括“降压”VR、“升压”VR、降压和升压VR的组合、低压差(LDO)调节器、开关DC-DC调节器、基于恒定导通时间控制器的DC-DC调节器等。降压VR通常用于需要将输入电压以比单位更小的比率转换为输出电压的功率输送应用中。升压VR通常用于需要将输入电压以比单位更大的比率转换为输出电压的功率输送应用中。在一些实施例中,每个处理器核都具有其自己的VR,其由PCU 2410a/b和/或PMIC 2412控制。在一些实施例中,每个核都具有分布式LDO的网络,以提供对功率管理的有效控制。LDO可以是数字的、模拟的、或数字或模拟LDO的组合。在一些实施例中,VR 2414包括用于对通过(一个或多个)电源轨的电流进行测量的电流跟踪装置。
在一些实施例中,设备2400包括一个或多个时钟发生器电路,通常称为时钟发生器2416。时钟发生器2416以适当的频率水平生成时钟信号,其可被供应给设备2400的任何适当组件。仅作为示例,时钟发生器2416被示为向设备2400的处理器2404供应时钟信号。在一些实施例中,时钟发生器2416接收一个或多个频率识别(FID)信号,并基于FID信号以适当的频率生成时钟信号。
在一些实施例中,设备2400包括向设备2400的各种组件供电的电池2418。仅作为示例,电池2418被示为向处理器2404供电。尽管图中未示出,但是设备2400可以包括充电电路,例如,基于从AC适配器接收的交流电(AC)电源对电池再充电。
在一些实施例中,设备2400包括功率控制单元(PCU)2410(也称为功率管理单元(PMU)、功率控制器等)。在一个实例中,PCU 2410的一些部分可以由一个或多个处理核2408实现,并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410a。在一个示例中,PCU2410的一些其他部分可以在处理核2408之外实现,并且PCU 2410的这些部分使用虚线框象征性地示出并被标记为PCU 2410b。PCU 2410可以实现设备2400的各种功率管理操作。PCU 2410可以包括硬件接口、硬件电路、连接器、寄存器等、以及软件组件(例如,驱动器、协议栈),以实现设备2400的各种功率管理操作。在一些实施例中,PCU 2410通过动态电容、频率和/或电压节流来管理快速低功率模式。
在一些实施例中,设备2400包括功率管理集成电路(PMIC)2412,例如,以实现设备2400的各种功率管理操作。在一些实施例中,PMIC2412是可重构功率管理IC(RPMIC)和/或IMVP(移动电压定位)。在一个示例中,PMIC位于独立于处理器2404的IC芯片内。可以实现设备2400的各种功率管理操作。PMIC 2412可以包括硬件接口、硬件电路、连接器、寄存器等、以及软件组件(例如,驱动器、协议栈),以实现设备2400的各种功率管理操作。
在一个实例中,设备2400包括PCU 2410或PMIC 2412中的一者或两者。在一个实例中,PCU 2410或PMIC 2412中的任一者在设备2400中可能不存在,并且因此,使用虚线示出这些组件。
设备2400的各种功率管理操作可以由PCU 2410、PMIC 2412、或PCU 2410和PMIC2412的组合来执行。例如,PCU 2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如,P状态)。例如,PCU2410和/或PMIC 2412可以为设备2400的各种组件选择功率状态(例如,根据ACPI(高级配置和电源接口)规范)。仅作为示例,PCU 2410和/或PMIC 2412可以使设备2400的各种组件转换到睡眠状态、活动状态、适当的C状态(例如,C0状态或另一适当C状态,根据ACPI规范)等。在一个示例中,PCU 2410和/或PMIC 2412可以控制由VR 2414输出的电压和/或由时钟发生器输出的时钟信号的频率,例如,通过分别输出VID信号和/或FID信号。在一个示例中,PCU 2410和/或PMIC 2412可以控制电池功率使用、电池2418的电荷、以及与节电操作相关的特征。
在各种实施例中,SoC 2401的专用引脚LPM引脚被用于指示电池2418的功率水平(例如,电荷、电压和/或电流)是否低于阈值。阈值可以预先确定或可编程。电池2418用于向处理器和/或SoC 2401供电。在确定电池2418的功率水平降到阈值以下时,PCU 2410a或2410b绕过进入低性能或功率模式的常规过程,并且直接调节处理器2402或SoC 2401的电压和/或操作频率。这允许处理器2402或SoC 2401在低电池功率下继续操作。根据专用引脚LPM引脚上的电压的逻辑电平从活动状态(例如,C0状态)快速转换(例如,约10μS)到低性能或功率模式,降低了去耦电容器设计要求,并使处理器2402或SoC 2401能够适应更高的封装功率控制设置(例如,PL4)。
时钟发生器2416可以包括锁相环(PLL)、锁频环(FLL)或任何合适的时钟源。在一些实施例中,处理器2404的每个核都具有其自己的时钟源。因此,每个核都可以在独立于其他核的操作频率的频率下操作。在一些实施例中,PCU 2410和/或PMIC 2412执行自适应或动态频率缩放或调整。例如,如果处理器核没有在其最大功耗阈值或限制下操作,则可以增加处理器核的时钟频率。在一些实施例中,PCU 2410和/或PMIC 2412确定处理器的每个核的操作条件,并且当PCU 2410和/或PMIC 2412确定核在低于目标性能水平而操作时,适时地调整该核的频率和/或电源电压而不使核时钟源(例如,该核的PLL)失锁。例如,如果核从电源轨吸取的电流小于分配给该核或处理器2404的总电流,则PCU 2410和/或PMIC2412可以暂时性地增加该核或处理器2404的功率吸取(例如,通过增加时钟频率和/或电源电压电平),使得核或处理器2404能够在更高的性能水平执行。这样,可以在不损害产品可靠性的情况下暂时性地增加处理器2404的电压和/或频率。
在一个示例中,PCU 2410和/或PMIC 2412可以执行功率管理操作,例如,至少部分地基于接收来自功率测量电路2442、温度测量电路2440的测量、电池2418的电荷水平、和/或可以用于功率管理的任何其他适当信息。为此,PMIC 2412可通信地耦合到一个或多个传感器以感测/检测对系统/平台的功率/热行为有影响的一个或多个因素中的各种值/变化。该一个或多个因素的示例包括电流、电压降、温度、操作频率、操作电压、功耗、核间通信活动等。这些传感器中的一个或多个可以与计算系统的一个或多个组件或逻辑/IP块物理接近(和/或热接触/耦合)。另外,在至少一个实施例中,(一个或多个)传感器可以直接耦合到PCU 2410和/或PMIC 2412,以允许PCU 2410和/或PMIC 2412至少部分地基于由一个或多个传感器检测的(一个或多个)值来管理处理器核能量。
还示出了设备2400的示例软件堆栈(但并未示出软件堆栈的所有元素)。仅作为示例,处理器2404可以执行应用程序2450、操作系统2452、一个或多个功率管理(PM)特定应用程序(例如,通常称为PM应用2458)等。PM应用2458还可以由PCU 2410和/或PMIC 2412执行。OS2452还可以包括一个或多个PM应用2456a、2456b、2456c。OS 2452还可以包括各种驱动程序2454a、2454b、2454c等,其中一些驱动程序可专门用于功率管理目的。在一些实施例中,设备2400还可以包括基本输入/输出系统(BIOS)2420。BIOS 2420可以与OS 2452通信(例如,经由一个或多个驱动器2454)、与处理器2404通信等。
例如,PM应用2458、2456、驱动器2454、BIOS 2420等中的一个或多个可以用于实现功率管理特定任务,例如,控制设备2400的各种组件的电压和/或频率,控制设备2400的各种组件的唤醒状态、睡眠状态和/或任何其他适当的功率状态,控制电池2418的电池功率使用、电荷,与节电操作相关的特征等。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着结合这些实施例描述的特定特征、结构或特性至少包括在一些实施例中,但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同的实施例。如果说明书陈述“可以”、“可能”或“可”包括组件、特征、结构或特性,则不需要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“一个”元件,这并不意味着只有一个元件。如果说明书或权利要求提及“附加”元件,则不排除存在一个以上的附加元件。
此外,特定特征、结构、功能或特性可以在一个或多个实施例中以任何合适的方式组合。例如,可以在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何情况下组合第一实施例与第二实施例。
虽然已经结合其具体实施例描述了本公开,但是根据前述描述,对于本领域的普通技术人员来说,这些实施例的许多替代方案、修改和变化将是显而易见的。本公开的实施例旨在包含落入所附权利要求的广泛范围内的所有此类替代、修改和变化。
此外,为了简化说明和讨论并且为了不模糊本公开,在所示附图中可能示出也可能未示出到集成电路(IC)芯片和其他组件的众所周知的电源/接地连接。此外,可以以框图形式示出布置以避免模糊本公开,并且还考虑到关于此类框图布置的实施方式的细节高度依赖于将在其中实施本公开的平台(即,这些细节应该在本领域技术人员的视界范围内)。在为了描述本公开的示例性实施例而阐述具体细节(例如,电路)的情况下,对于本领域技术人员来说显而易见的是,本公开可以在没有这些特定细节或改变这些特定细节的情况下实践。因此,说明书被认为是说明性的而不是限制性的。
本文中描述的各种实施例被示为示例。这些示例的特征可以以任何合适的方式相互组合。这些示例包括:
示例1:一种处理器,包括:引脚,用于接收关于电池电荷相对于阈值的指示;一个或多个处理器核;以及功率控制单元,用于处理来自引脚的指示并确定是否要快速节流一个或多个处理器核,其中,为了快速节流一个或多个处理器核,功率控制单元将绕过常规动态电压和频率缩放流并直接节流一个或多个处理器核。
示例2:示例1所述的处理器,包括寄存器,用于设置比特以启用或禁用快速节流。
示例3:示例2所述的处理器,其中,寄存器包括一个或多个节流级别字段。
示例4:示例3所述的处理器,包括用于存储节流级别的查找表。
示例5:示例2所述的处理器,其中,寄存器的比特被设置为复位。
示例6:示例1所述的处理器,其中,阈值是可编程的。
示例7:示例1所述的处理器,其中,快速节流一个或多个处理器核包括降低一个或多个处理器核的频率、电压和/或电容。
示例8:示例1所述的处理器,其中,如果处理器处于C6功率状态,则功率控制单元将延迟快速节流。
示例9:一种装置,包括:引脚,用于接收关于电池电荷相对于阈值的指示;一个或多个处理器核;以及功率控制单元,用于处理来自引脚的指示并确定是否要快速节流一个或多个处理器核,其中,如果一个或多个处理器核中的任一者处于C6功率状态,则功率控制单元将延迟快速节流。
示例10:示例9所述的装置,其中,为了快速节流一个或多个处理器核,功率控制单元将绕过常规动态电压和频率缩放流并直接节流一个或多个核。
示例11:示例9所述的装置,包括寄存器,用于设置比特以启用或禁用快速节流。
示例12:示例11所述的装置,其中,寄存器包括一个或多个节流级别字段。
示例13:示例14所述的装置,包括用于存储节流级别的查找表。
示例14:示例12所述的装置,其中,寄存器的比特被设置为复位。
示例15:示例9所述的装置,其中,阈值是可编程的。
示例16:示例9所述的装置,其中,快速节流一个或多个核包括降低一个或多个核的频率、电压和/或电容。
示例17:一种系统,包括:存储器;处理器,耦合到存储器;电池,用于为处理器供电;以及燃油表,用于参照阈值来监测电池的电荷水平,其中燃油表的输出被提供给处理器的引脚,其中,处理器包括:一个或多个处理器核;以及功率控制单元,用于处理来自引脚的指示并基于引脚的逻辑电平确定是否快速节流一个或多个核,其中,为了快速节流一个或多个处理器核,功率控制单元将绕过常规动态电压和频率缩放流并直接节流一个或多个处理器核。
示例18:示例17所述的系统,其中,处理器包括寄存器,用于设置比特以启用或禁用快速节流,其中寄存器包括节流级别字段。
示例19:示例17所述的系统,其中,处理器包括用于存储节流级别的查找表。
示例20:示例17所述的系统,其中,如果处理器处于C6功率状态,则功率控制单元延迟快速节流。
提供了摘要,将使读者能够确定技术公开的性质和要点。该摘要是在理解它将不被用于限制权利要求的范围或含义的情况下提交的。权利要求在此并入具体实施方式中,并且每项权利要求单独作为一个实施例。
Claims (20)
1.一种能够节流的处理器,所述处理器包括:
引脚,用于接收关于电池电荷相对于阈值的指示;
一个或多个处理器核;以及
功率控制单元,用于处理来自所述引脚的指示,并确定是否要快速节流所述一个或多个处理器核,其中,为了快速节流所述一个或多个处理器核,所述功率控制单元将绕过常规动态电压和频率缩放流并直接节流所述一个或多个处理器核。
2.如权利要求1所述的处理器,包括寄存器,用于设置比特以启用或禁用所述快速节流。
3.如权利要求2所述的处理器,其中,所述寄存器包括一个或多个节流级别字段。
4.如权利要求3所述的处理器,包括用于存储所述节流级别的查找表。
5.如权利要求2所述的处理器,其中,所述寄存器的所述比特被设置为复位。
6.如权利要求1所述的处理器,其中,所述阈值是可编程的。
7.如权利要求1所述的处理器,其中,快速节流所述一个或多个处理器核包括降低所述一个或多个处理器核的频率、电压和/或电容。
8.如权利要求1至7中任一项所述的处理器,其中,如果所述处理器处于C6功率状态,则所述功率控制单元将延迟所述快速节流。
9.一种能够节流的装置,包括:
引脚,用于接收关于电池电荷相对于阈值的指示;
一个或多个处理器核;以及
功率控制单元,用于处理来自所述引脚的指示,并确定是否要快速节流所述一个或多个处理器核,其中,如果所述一个或多个处理器核中的任一者处于C6功率状态,则所述功率控制单元将延迟所述快速节流。
10.如权利要求9所述的装置,其中,为了快速节流所述一个或多个处理器核,所述功率控制单元将绕过常规动态电压和频率缩放流并直接节流所述一个或多个处理器核。
11.如权利要求9所述的装置,包括寄存器,用于设置比特以启用或禁用所述快速节流。
12.如权利要求11所述的装置,其中,所述寄存器包括一个或多个节流级别字段。
13.如权利要求14所述的装置,包括用于存储所述节流级别的查找表。
14.如权利要求12所述的装置,其中,所述寄存器的所述比特被设置为复位。
15.如权利要求9所述的装置,其中,所述阈值是可编程的。
16.如权利要求9至15中任一项所述的装置,其中,快速节流所述一个或多个处理器核包括降低所述一个或多个处理器核的频率、电压和/或电容。
17.一种系统,包括:
存储器;
处理器,耦合到所述存储器;
电池,用于为所述处理器供电;以及
燃油表,用于参照阈值来监测所述电池的电荷水平,其中,所述燃油表的输出被提供给所述处理器的引脚,其中,所述处理器包括:
一个或多个处理器核;以及
功率控制单元,用于处理来自所述引脚的指示,并基于所述引脚的逻辑电平确定是否快速节流所述一个或多个处理器核,其中,为了快速节流所述一个或多个处理器核,所述功率控制单元将绕过常规动态电压和频率缩放流并直接节流所述一个或多个处理器核。
18.如权利要求17所述的系统,其中,所述处理器包括寄存器,用于设置比特以启用或禁用所述快速节流,其中所述寄存器包括节流级别字段。
19.如权利要求17所述的系统,其中,所述处理器包括用于存储所述节流级别的查找表。
20.如权利要求17至19中任一项所述的系统,其中,如果所述处理器处于C6功率状态,则所述功率控制单元延迟所述快速节流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/896,070 | 2020-06-08 | ||
US16/896,070 US11275663B2 (en) | 2020-06-08 | 2020-06-08 | Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113835517A true CN113835517A (zh) | 2021-12-24 |
Family
ID=73834222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011342463.8A Pending CN113835517A (zh) | 2020-06-08 | 2020-11-25 | 快速动态电容、频率、和/或电压节流装置和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11275663B2 (zh) |
EP (1) | EP3923120A1 (zh) |
JP (1) | JP2021193544A (zh) |
CN (1) | CN113835517A (zh) |
AU (1) | AU2021200136A1 (zh) |
BR (1) | BR102021001590A2 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11616373B2 (en) * | 2020-07-30 | 2023-03-28 | Intel Corporation | Low latency fine grain system-on-chip throttling apparatus and method on USB type-C port |
EP4325332A1 (en) * | 2022-08-16 | 2024-02-21 | NXP USA, Inc. | Power consumption control of an electronic system and apparatus for controlling the power consumption |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5423045A (en) * | 1992-04-15 | 1995-06-06 | International Business Machines Corporation | System for distributed power management in portable computers |
KR100371181B1 (ko) * | 2000-11-28 | 2003-02-06 | 엘지전자 주식회사 | 휴대용 기기의 절전방법 |
KR100369463B1 (ko) * | 2000-12-21 | 2003-01-24 | 엘지전자 주식회사 | 휴대용 컴퓨터에서의 호스트 버스 클럭 가변 제어방법 |
US6472848B2 (en) * | 2001-01-18 | 2002-10-29 | Hewlett-Packard Company | Reducing battery discharge current by throttling CPU power |
US8612782B2 (en) * | 2011-03-31 | 2013-12-17 | Intel Corporation | System and method for determining multiple power levels of the sub-systems based on a detected available power and prestored power setting information of a plurality of different combinations of the sub-systems |
US9535484B2 (en) * | 2011-11-29 | 2017-01-03 | Maxim Integrated Products, Inc. | Extending RunTime with battery ripple cancellation using CPU throttling |
US9087114B2 (en) * | 2012-02-24 | 2015-07-21 | Qualcomm Incorporated | System and method for managing electrical current in a portable computing device |
US9846463B2 (en) * | 2012-09-28 | 2017-12-19 | Intel Corporation | Computing system and processor with fast power surge detection and instruction throttle down to provide for low cost power supply unit |
US9541991B2 (en) * | 2012-12-14 | 2017-01-10 | Intel Corporation | Method and apparatus for managing computing system power |
WO2015144086A1 (en) * | 2014-03-28 | 2015-10-01 | Mediatek Inc. | Method for performing system power budgeting within electronic device, and associated apparatus |
WO2015158246A1 (en) * | 2014-04-18 | 2015-10-22 | Mediatek Inc. | Power managing method and electronic system applying the power managing method |
US9660649B2 (en) * | 2014-11-17 | 2017-05-23 | Qualcomm Incorporated | Voltage scaling for holistic energy management |
EP3583484B1 (en) * | 2017-02-16 | 2023-08-09 | Razer (Asia-Pacific) Pte. Ltd. | Power supply circuits, wearable devices and methods for providing power to a wearable device |
US11449127B2 (en) * | 2017-09-28 | 2022-09-20 | Intel Corporation | Peak power determination for an integrated circuit device |
WO2019212541A1 (en) * | 2018-05-01 | 2019-11-07 | Intel Corporation | Power control arbitration |
US10739844B2 (en) * | 2018-05-02 | 2020-08-11 | Intel Corporation | System, apparatus and method for optimized throttling of a processor |
US10873949B1 (en) * | 2019-10-22 | 2020-12-22 | Link Labs, Inc. | Battery watchdog system and methodology |
-
2020
- 2020-06-08 US US16/896,070 patent/US11275663B2/en active Active
- 2020-11-25 CN CN202011342463.8A patent/CN113835517A/zh active Pending
- 2020-12-09 JP JP2020204107A patent/JP2021193544A/ja active Pending
- 2020-12-11 EP EP20213342.7A patent/EP3923120A1/en active Pending
-
2021
- 2021-01-11 AU AU2021200136A patent/AU2021200136A1/en active Pending
- 2021-01-27 BR BR102021001590-0A patent/BR102021001590A2/pt unknown
Also Published As
Publication number | Publication date |
---|---|
BR102021001590A2 (pt) | 2021-12-14 |
JP2021193544A (ja) | 2021-12-23 |
EP3923120A1 (en) | 2021-12-15 |
AU2021200136A1 (en) | 2021-12-23 |
US20210382805A1 (en) | 2021-12-09 |
US11275663B2 (en) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11444532B2 (en) | Non-linear clamp strength tuning method and apparatus | |
US11353914B2 (en) | Workload based adaptive voltage and frequency control apparatus and method | |
US11360543B2 (en) | USB Type-C subsystem power management | |
US11703927B2 (en) | Leakage degradation control and measurement | |
EP3945426B1 (en) | Low latency fine grain system-on-chip throttling apparatus and method on usb type-c port | |
EP3905093A1 (en) | Real-time power meter for optimizing processor power management | |
CN113809727A (zh) | 驱动器辅助esd保护装置和方法 | |
EP3923120A1 (en) | Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method | |
CN117597649A (zh) | 热优化功率输送 | |
KR20220040376A (ko) | 프로세서 피크 전류 제어 장치 및 방법 | |
US11237610B2 (en) | Handling loss of power for uninterruptible power supply efficiency | |
US11429172B2 (en) | Digital linear regulator clamping method and apparatus | |
US11296681B2 (en) | High performance fast Mux-D scan flip-flop | |
CN113625859A (zh) | 智能预测处理器空闲时间的装置及方法 | |
US11705750B2 (en) | Power negotiation sequence to improve user experience and battery life | |
US20240047986A1 (en) | Electrical decoupling power delivery resources to improve efficiency of a low power state | |
US20230088725A1 (en) | Device, method and system to indicate an amount of a load current provided by power supply units | |
US20230367368A1 (en) | Power sharing by multiple expansion cards | |
CN113093581A (zh) | 双边沿触发mux-d扫描触发器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |