DE112020003722T5 - Digital-linearer hybrid-schaltkondensator-spannungsregler - Google Patents

Digital-linearer hybrid-schaltkondensator-spannungsregler Download PDF

Info

Publication number
DE112020003722T5
DE112020003722T5 DE112020003722.3T DE112020003722T DE112020003722T5 DE 112020003722 T5 DE112020003722 T5 DE 112020003722T5 DE 112020003722 T DE112020003722 T DE 112020003722T DE 112020003722 T5 DE112020003722 T5 DE 112020003722T5
Authority
DE
Germany
Prior art keywords
output
switched
voltage
comparator
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020003722.3T
Other languages
English (en)
Inventor
Takao Oshita
Fabrice Paillet
Rinkle Jain
Jad Rizk
Danny Bronstein
Ahmad Arnaot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112020003722T5 publication Critical patent/DE112020003722T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Abstract

Ein On-Die-Spannungsregler (VR) wird bereitgestellt, der einen viel höheren Umwandlungswirkungsgrad als die herkömmliche Lösung (z. B. FIVR und Low-Dropout(LDO)-Regler) während des Standby-Modus eines System-on-Chip (SOC) liefern kann, und er kann die Leistungsaufnahme während des Verbundener-Standby-Modus signifikant reduzieren. Der VR arbeitet als ein Schaltkondensator-VR unter der Niederlaststrombedingung, die während des Standby-Modus des SOC üblich ist, während er automatisch auf den Digital-Linear-VR-Betrieb umschaltet, um eine plötzliche Hochlaststrombedingung am Austritt aus der Standby-Bedingung zu handhaben. Ein digitaler Proportional-Integral-Differenzial-Regler (PID-Regler) oder ein digitaler Proportional-Differenzial-Mittelwertregler (PDA-Regler) wird verwendet, um einen Betrieb mit sehr geringer Leistung mit Stabilität und Robustheit zu erreichen. Von daher erreicht der Hybrid-VR einen viel höheren Umwandlungswirkungsgrad als der lineare Spannungsregler (LVR) für einen Zustand mit niedrigem Laststrom (z. B. niedriger als 500 mA).

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 16/563,495 , eingereicht am 6. September 2019 mit dem Titel „HYBRID DIGITAL LINEAR AND SWITCHED CAPACITOR VOLTAGE REGULATOR“, die durch Bezugnahme in ihrer Gesamtheit für alle Zwecke aufgenommen wird.
  • HINTERGRUND
  • Ein Switched-Capacitor(SC)-Spannungsregler (VR) bzw. Spannungsregler mit geschaltetem Kondensator bzw. Schaltkondensator-Spannungsregler (SC VR) ist eine Art von Gleichstromwandler bzw. DC-DC-Wandler, von dem bekannt ist, dass er unter Wandlerarchitekturen einen guten Leistungswandlungswirkungsgrad für einen leichten Laststrom liefert, der aber aufgrund seiner hohen Kosten im Produktzusammenhang nicht weithin als eine vollständig integrierte Lösung für ein System-on-Chip (SOC) verwendet wird. Eine Anzahl von fliegenden Kondensatoren in dem SC VR bestimmt den höchsten Laststrom, den ein SC VR liefern kann. Dementsprechend sind für einen SC VR zum Liefern eines hohen Laststroms viele Schaltkondensatoren, wie etwa Metall-Isolator-Metall(MIM)-Kondensatoren, wünschenswert. Ein SOC erfordert auch MIM-Kondensatoren zur Spannungseinbruchunterdrückung vieler anderer Leistungssammelleitungen, was einen Ressourcenkonflikt schafft. Ferner kann eine herkömmliche On-Die-Linearspannungsregler(LVR)-Lösung einen begrenzten Umwandlungswirkungsgrad (z. B. 56.7%) erreichen, wenn die Stromversorgung zum Beispiel von 1,8 V auf 1,02 V umgesetzt wird. Dieser begrenzte Wirkungsgrad führt zu Leistungsverlust.
  • Figurenliste
  • Die Ausführungsformen der Offenbarung werden anhand der unten gegebenen ausführlichen Beschreibung und aus den begleitenden Zeichnungen verschiedenster Ausführungsformen der Offenbarung umfassender verstanden werden, die jedoch nicht als die Offenbarung auf die spezifischen Ausführungsformen beschränkend aufgefasst werden sollten, sondern lediglich zur Erläuterung und zum Verständnis dienen.
    • 1 veranschaulicht einen Konzeptionsmechanismus eines Schaltkondensator-Spannungsreglers (SCVR) gemäß manchen Ausführungsformen.
    • 2 veranschaulicht einen digital-linearen Hybrid-SCVR gemäß manchen Ausführungsformen.
    • 3 veranschaulicht ein funktionales Schaltbild der zwei Betriebsmodi des Hybrid-SCVR gemäß manchen Ausführungsformen.
    • 4 veranschaulicht eine Komparatorschaltungsanordnung für den digital-linearen Hybrid-SCVR gemäß manchen Ausführungsformen.
    • 5 veranschaulicht eine Schaltkondensator-Teilerschaltungsanordnung mit 3:2-Teilerverhältnis gemäß manchen Ausführungsformen.
    • 6 veranschaulicht eine Schaltkondensator-Teilerschaltungsanordnung mit 1:2-Teilerverhältnis gemäß manchen Ausführungsformen.
    • 7 veranschaulicht eine Schaltkondensator-Teilerschaltungsanordnung in einem Digital-Linear-VR-Modus gemäß manchen Ausführungsformen.
    • 8 veranschaulicht ein Zustandsdiagramm für die Hybrid-SCVR-Digital-Rückkopplungssteuerung gemäß manchen Ausführungsformen.
    • 9 veranschaulicht ein anderes Zustandsübergangsdiagramm für die Digital-Rückkopplungssteuerung gemäß manchen Ausführungsformen.
    • 10 veranschaulicht eine Ansicht der Rückkopplungssteuerungsfunktionalität auf hoher Ebene gemäß manchen Ausführungsformen.
    • 11 veranschaulicht eine grafische Darstellung, die einen Umwandlungswirkungsgrad des Hybrid-SCVR gegenüber einem herkömmlichen linearen VR zeigt, gemäß manchen Ausführungsformen.
    • 12 veranschaulicht eine grafische Darstellung, die einen Umwandlungswirkungsgrad des Hybrid-SCVR gegenüber einem herkömmlichen linearen VR für 1,8-V-zu-0,7-V-Umwandlung zeigt, gemäß manchen Ausführungsformen.
    • 13 veranschaulicht eine grafische Darstellung, die eine geregelte Spannung zeigt, wenn der Differenzierer verschiedenster Ausführungsformen ein- bzw. ausgeschaltet ist, gemäß manchen Ausführungsformen.
    • 14 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit dem Hybrid-SCVR gemäß manchen Ausführungsformen der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Vollintegrierte On-Die-Abwärtswandler (FIVR) können einen höheren Wirkungsgrad (z. B. 80 bis 90% des Umwandlungswirkungsgrads) nur erreichen, wenn der Laststrom hoch genug ist (z. B. größer als 500 mA), können aber einen hohen Umwandlungswirkungsgrad für einen Zustand mit niedrigem Laststrom nicht erreichen. Hier bezieht sich Umwandlungswirkungsgrad auf das Umwandeln von Eingangsleistung in Ausgangsleistung.
  • Manche Ausführungsformen beschreiben einen On-Die-Spannungsregler (VR), der einen viel höheren Umwandlungswirkungsgrad als die herkömmliche Lösung (z. B. FIVR und Low-Dropout(LDO)-Regler) während des Standby-Modus des SOC liefern kann, und er kann die Leistungsaufnahme während des Verbundener-Standby-Modus signifikant einsparen. Verbundener-Standby ist ein Betriebsmodus, bei dem eine Vorrichtung in einem Niederleistungsruhezustand verbleiben kann, aber immer noch unmittelbar in einen vollständig betriebsfähigen Zustand überführt werden kann. Manche Ausführungsformen beschreiben einen hybriden On-Die-Digital-Linear-/Schaltkondensator-Spannungsregler(VR), der als ein Schaltkondensator-VR unter der Niederlaststrombedingung arbeitet, die während des Standby-Modus von SOC üblich ist, während er automatisch auf den Digital-Linear-VR-Betrieb umschaltet, um eine plötzliche Hochlaststrombedingung am Austritt aus der Standby-Bedingung zu handhaben. Bei manchen Ausführungsformen setzt der Hybrid-VR eine digitale Proportional-Integral-Differenzial(PID)- oder eine digitale Proportional-Mittelung-Differenzial(PDA)-Steuerung ein, um einen Betrieb mit sehr niedriger Leistung mit Stabilität und Robustheit zu erreichen.
  • Es gibt viele technische Auswirkungen der verschiedenen Ausführungsformen. Zum Beispiel erreicht der Hybrid-VR einen viel höheren Umwandlungswirkungsgrad als ein linearer Spannungsregler (LVR) für Bedingungen mit niedrigem Laststrom (z. B. niedriger als 500 mA). Hier bezieht sich Niederlaststrombedingung allgemein auf einen Strompegel, der in einem beinahe Leerlaufbetriebszustand erwartet wird, wie etwa einem Standby-Modus oder einem Verbundener-Standby-Modus eines SOC. Der Hybrid-VR verschiedenster Ausführungsformen erreicht einen höheren Umwandlungswirkungsgrad als die vollintegrierte Abwärtswandlerlösung (FIVR) für eine Niederlaststrombedingung. Wie oben erwähnt, ist FIVR nicht in der Lage, einen guten Wirkungsgrad (z. B. 80% oder mehr) zu liefern, falls der Laststrom niedriger als 500 mA ist. Der Hybrid-SC-VR kann hohe Laststromanforderungen mit der gleichen Anzahl von Kondensatoren (z. B. fliegenden Kondensatoren) wie in einem herkömmlichen SC VR managen und handhaben.
  • Während der Standby-Bedingung des SOC ist der durchschnittliche Laststrom die meiste Zeit sehr niedrig, kann aber gelegentlich einer Bedingung mit plötzlichem hohen Laststrom ausgesetzt sein, zum Beispiel bei Verlassen der Standby-Bedingung. Für einen Schaltkondensator-VR ist die maximale Stromfähigkeit durch die Größe des Kondensators beschränkt und allgemein kann der herkömmliche Schaltkondensator-VR aufgrund der begrenzten Kondensatorgröße keinen plötzlichen hohen Laststrom unterstützen. Der Hybrid-VR verschiedenster Ausführungsformen weist eine Fähigkeit auf, als ein digitaler Linearregler zu arbeiten, wobei der VR automatisch in einen Linear-Digital-VR-Modus übergeht, so dass der Hybrid-VR einen plötzlichen hohen Laststrom handhaben kann, der selbst während der Standby-Bedingung gelegentlich auftreten kann. Zusätzliche Vorteile des Hybrid-VR mancher Ausführungsformen sind, dass er nicht direkt Die-externe Komponenten verwendet, die in einem herkömmlichen FIVR verwendet werden, und auch möglicherweise keine Kalibrierung für Massenfertigung (HVM) benötigt. Von daher reduziert der Hybrid-VR auch die Kosten, um ein Produkt auf den Markt zu bringen.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten erörtert, um eine tiefgehende Erläuterung von Ausführungsformen der vorliegenden Offenbarung zu liefern. Dem Fachmann ist offenkundig, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details umgesetzt werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform, statt im Detail, gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung verschleiert werden.
  • Es sei angemerkt, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien repräsentiert sind. Manche Linien können dicker sein, um mehr Bestandteilssignalpfade anzugeben, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Solche Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein leichteres Verständnis einer Schaltung oder einer logischen Einheit zu erleichtern. Jegliches dargestellte Signal kann, wie durch Gestaltungsbedürfnisse oder Präferenzen vorgegeben, tatsächlich ein oder mehrere Signale umfassen, die sich in beiden Richtungen bewegen können und mit einer beliebigen geeigneten Art von Signalschema implementiert werden können.
  • In der gesamten Beschreibung und in den Ansprüchen bedeutet der Begriff „verbunden“ eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche Zwischenvorrichtungen.
  • Der Begriff „analoges Signal“ ist hier ein beliebiges kontinuierliches Signal, für das das zeitlich variierende Merkmal (Variable) des Signals eine Repräsentation irgendeiner zeitlich variierenden Größe ist, d. h. analog zu einem anderen zeitlich variierenden Signal.
  • Der Begriff „digitales Signal“ steht hier für ein physisches Signal, das eine Repräsentation einer Sequenz diskreter Werte (ein quantifiziertes zeitdiskretes Signal) ist, zum Beispiel eines beliebigen Bitstroms, oder eines digitalisierten (abgetasteten und analog-digital-gewandelten) analogen Signals.
  • Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen die verbunden sind oder eine indirekte Verbindung mittels einer oder mehreren passiven oder aktiven Zwischenvorrichtungen.
  • Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Dings, das sich nächstliegend (z. B. unmittelbar nächstliegend oder sehr nahe zu einem oder mehreren Dingen zwischen diesen) oder an ein anderes Ding anschließend (z. B. daran anstoßend) befindet.
  • Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenwirken miteinander eingerichtet sind, um eine gewünschte Funktion zu liefern.
  • Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, ein Spannungssignal, ein magnetisches Signal oder ein Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“, „einer“ und „der“, „die“, „das“ schließt Bezüge auf den Plural ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Der Begriff „Skalieren“ bezieht sich im Allgemeinen auf das Umwandeln eines Designs (Schema oder Layout) von einer Prozesstechnologie zu einer anderen Prozesstechnologie und das anschließende Verringern der Layoutfläche. Der Begriff „Skalieren“ bezieht sich im Allgemeinen auch auf das Verkleinern des Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Begriff „Skalieren“ kann sich auch auf Anpassen (z. B. Verzögern oder Verschnellern - d. h. Herunterskalieren bzw. Heraufskalieren) einer Signalfrequenz relativ zu einem anderen Parameter, zum Beispiel einem Leistungsversorgungspegel, beziehen. Die Begriffe „im Wesentlichen“, „dicht“, „ungefähr“, „nahe“ und „etwa“ beziehen sich allgemein darauf, dass sie innerhalb von +/-10 % eines Zielwerts liegen.
  • Sofern nicht anders spezifiziert, weist die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zur Beschreibung eines gemeinsames Objekts lediglich daraufhin, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und soll nicht andeuten, dass die so beschriebenen Objekte in einer gegebenen Sequenz, sei es temporär, räumlich, in der Rangfolge oder auf eine beliebige andere Weise, vorliegen müssen.
  • Für die Zwecke der vorliegenden Offenbarung bedeuten die Ausdrücke „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen.
  • Es wird darauf hingewiesen, dass diejenigen Elemente der Figuren, die die selben Bezugszeichen (oder Namen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige ähnliche Weise wie die beschriebene arbeiten oder funktionieren können, aber nicht darauf beschränkt sind.
  • Für Zwecke der Ausführungsformen sind die Transistoren in diversen Schaltungen und Logikblöcken, die hier beschrieben sind, Metall-Oxid-Halbleiter(MOS)-Transistoren oder deren Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse umfassen. Die Transistoren und/oder die MOS-Transistorderivate weisen auch Tri-Gate und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnel-FET (TFET), Vierkantdraht oder Rechteckband-Transistoren, Ferroelektrische-FET (FeFET) oder andere Bauelemente auf, die Transistorfunktionalität umsetzen, wie Kohlenstoff-Nanoröhren oder Spintronik-Bauelemente. Symmetrische MOSFET-Source- und Drain-Anschlüsse sind also identische Anschlüsse und werden hier austauschbar verwendet. Andererseits weist ein TFET-Bauelement asymmetrische Source und Drain-Anschlüsse auf. Fachleute erkennen, dass andere Transistoren, beispielsweise Bipolar-Transistoren (BJT-PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen.
  • 1 veranschaulicht einen Konzeptionsmechanismus eines Schaltkondensator-Spannungsreglers (SCVR) 100 gemäß manchen Ausführungsformen. Der SCVR beinhaltet einen Komparator 101, eine Rückkopplungssteuerung 102, einen Schaltkondensator(SC)-Teiler 103 und eine variable Impedanz 104, die wie gezeigt gekoppelt sind. Der Komparator 101 vergleicht die Ausgangsspannung Vout (am Knoten Vout) mit einer Referenzspannung Vref (am Knoten Vref) und erzeugt eine Ausgabe out (am Knoten out), die angibt, ob die Spannung an Vout höher oder niedriger als Vref ist. Die Rückkopplungssteuerung 102 kann einen Hoch/Runter-Zähler beinhalten und erhöht in Abhängigkeit von dem Logikpegel der Ausgabe out den Wert eines Codes oder verringert den Wert des Codes. Der digitale Code wird durch einen Block 104 mit variabler Impedanz empfangen, der seine Impedanz in Abhängigkeit von dem Wert des Codes erhöht oder verringert. Von daher ist die Spannung am Knoten Vout geregelt, wobei Vin2 die Eingangsspannung in den Block 104 mit variabler Impedanz ist.
  • Hier ist der Schaltkondensatorteiler 103 eine Schaltung, die fliegende MIM-Kondensatoren und MOS-Schalter umfasst. In diesem Beispiel wandelt der Schaltkondensatorteiler eine Eingabe von 1,8 V an Knoten Vin1 auf 1,2 V an Knoten Vin2 mit einem minimalen Wirkungsgradverlust herunter. Nach der Spannungsumwandlung auf 1,2 V wandelt die resistive Komponente 104 weiter zu einer Zielausgangsspannung von 1,05 V am Knoten Vout hin herunter. Die Steuerung 102 steuert den Widerstand dieser resistiven Komponente 104, um die Zielausgangsspannung am Knoten Vout zu erreichen. Als Teil der Regelschaltung vergleicht der Komparator 101 die Ausgangsspannung mit der Zielspannung Vref, wohingegen die Rückkopplungssteuerung 102 den Widerstand des Blocks 104 auf der Grundlage der Komparatorausgabe out anpasst. Falls zum Beispiel die Ausgangsspannung Vout höher als die Zielspannung Vref ist, erhöht die Steuerung 102 den Widerstand 104, um einen höheren IR-Spannungsabfall zu bewirken und die Ausgangsspannung niedriger zu bewegen, wohingegen, falls die Ausgangsspannung Vout niedriger als die Zielspannung Vref ist, die Steuerung 102 den Widerstand reduziert, um den IR-Abfall zu senken, um die Ausgangsspannung höher zu bewegen.
  • 2 veranschaulicht einen digital-linearen Hybrid-SCVR 200 gemäß manchen Ausführungsformen. Der SCVR 200 umfasst einen Referenzgenerator 201, eine Vielzahl von PID- oder PDA-Komparator-Schaltungsanordnungen 2020 bis 202N (wobei N eine ganze Zahl ist), eine digitale Rückkopplungssteuerung 203, eine Vielzahl von Schaltkondensatorphasentreibern 2040 bis 204N (wobei N eine ganze Zahl ist), ein Kondensatorarray 2050 bis 205N, einen Spannungsteiler, der Widerstände R1 und R2 umfasst, und einen Lastkondensator Cload. Der Ausgangsknoten Vout ist mit einer Last (modelliert als eine Stromsenke) gekoppelt. Die Last kann eine beliebige geeignete Last sein, wie etwa ein Prozessorkern, ein Cache, eine Grafikeinheit, E/A usw.
  • Bei manchen Ausführungsformen umfasst der Referenzgenerator 201 einen Digital-Analog-Wandler (DAC), der einen M-Bit-Digitalcode TrimCode[M: 0] empfängt, wobei M eine ganze Zahl ist, und eine entsprechende Referenzspannung Vref erzeugt. Ein DAC ist eine Einrichtung, die digitale Daten (z. B. binär oder thermometercodiert) in ein analoges Signal (Strom, Spannung oder elektrische Ladung) umwandelt. Bei manchen Ausführungsformen ist der DAC 201 ein Pulsweitenmodulator-DAC. Bei anderen Ausführungsformen können andere Arten von DACs zum Implementieren des DAC 201 verwendet werden. Zum Beispiel kann ein interpolierender DAC (auch als Oversampling-DAC bekannt), ein binär-gewichteter DAC (z. B. DAC mit geschaltetem Widerstand, DAC mit geschaltetem Kondensator, DAC mit geschalteter Stromquelle), ein R-2R-Leiter-DAC, ein thermometercodierter DAC, ein segmentierter DAC usw. zum Implementieren des DAC 201 verwendet werden. In diesem Beispiel ist der DAC 201 ein Widerstands-DAC (RDAC), der verschiedene Spannungspegel von Vref gemäß dem M-bit TrimCode und einer Eingangsreferenz, wie etwa einer Bandlückenreferenzspannung (z. B. BGRefVoltage von 1,0 V), erzeugt. Zum Beispiel speist die Referenzspannung BGRefVoltage von einer Bandlückenreferenzschaltung in den RDAC 201 ein, und der RDAC 201 trimmt die Referenzspannung BGRefVoltage, um die Zielausgangsspannung Vref anzupassen.
  • Bei manchen Ausführungsformen vergleicht der Komparator 202 (z. B. Komparator 2020) die Spannung am Knoten Vref mit einer Rückkopplungsspannung Vfeedback. Bei manchen Ausführungsformen umfasst der Komparator 202 drei unabhängige Komparatoren. Der primäre Komparator ist logisch ein einziger Komparator, der den Eingang für jeden Zyklus abtasten kann, und umfasst parallel zwei unabhängige physische Komparatoren, die miteinander verschachtelt sind, von denen jeder die Eingangsspannung einmal alle zwei Zyklen abtasten kann. Bei verschiedenen Ausführungsformen empfängt der Komparator 202 drei Eingaben, die Referenzspannung Vref von dem RDAC 201, die geteilte Ausgangsspannung Vfeedback und eine Ausgangsspannung des VR Vout, und erzeugt eine binäre Ausgabe (0 oder 1) auf der Grundlage des Vergleichs, und das Ergebnis wird an den digitalen Rückkopplungscontroller gesendet. Jeder Komparator unter den N Komparatoren 2020 bis 202N erzeugt eine binäre Ausgabe, die kombiniert wird, um einen N-Bit-Code (veranschaulicht als Code[N: 0]) zu bilden. Jeder Komparator erzeugt eine Ausgabeentscheidung auf der Grundlage einer gewichteten Summe von drei Termen: dem Proportional-, dem Differential- und dem Durchschnitts- (oder in manchen Fällen Integral-) Term. 4 veranschaulicht eine solche Ausführungsform des Komparators 2020.
  • Erneut Bezug nehmend auf 2 wird Code[N: 0] an die Rückkopplungssteuerung 203 gesendet. Die Rückkopplungssteuerung 203 nimmt eine Aktion vor, um die Ausgangsspannung durch selektives Ein- oder Ausschalten eines oder mehrerer Schaltkondensatorphasentreiber 2040 bis 204N zu steuern. Von daher wird der Widerstand zwischen Vin und Vout durch Ändern der effektiven Größe der Phasentreiber 2040 bis 204N gesteuert. Durch Ein- und Ausschalten von Bänken der Phasentreiber 2040 bis 204N unter Verwendung des N-Bit-Bank-Freigabecodes BankEn[N: 0], wobei N eine ganze Zahl ist, kann die effektive Größe des Phasentreibers modifiziert werden und dementsprechend kann sie den IR-Abfall und die Ausgangsspannung Vout erhöhen oder verringern. Eine weitere verfeinerte Spannungsanpassung zwischen Vin und Vout (über Widerstandsanpassung) kann erreicht werden, indem der N-Bit-Phasentakt PhaseClock[N: 0] zu den Phasentreibern 2040 bis 204N modifiziert wird. Die Ausgaben von jedem Schaltkondensatorphasentreiber 2040 bis 204N werden zusammengeführt, um die Ausgabe Vout zu bilden. Bei verschiedenen Ausführungsformen sind die Kondensatoren 205 für jeden Schaltkondensatorphasentreiber 2040 bis 204N in einer beliebigen geeigneten Ausgestaltung implementiert. Zum Beispiel können die Kondensatoren 2050 bis 205N als MIM-Kondensator, ein Hybrid aus Transistoren und Metallkondensatoren, Transistorkondensatoren oder Metallkondensatoren implementiert sein. Bei manchen Ausführungsformen sind die Kondensatoren in einer Array-Ausgestaltung ausgestaltet, wie etwa K x L Arrays, wobei K und L ganze Zahlen sind.
  • 3 veranschaulicht ein funktionales Schema 300 der zwei Betriebsmodi des Hybrid-SCVR gemäß manchen Ausführungsformen. Das Schema 300 zeigt mehr Einzelheiten des Komparators 202 (z. B. einen Proportional-, Differential- und Mittelwertbildungskomparator (PDA-Komparator)). Der Komparator 202 umfasst einen Differenzierer 202a, ein Tiefpassfilter (LPF) 202b als Mittelwertbildner, einen Subtrahierer 202c, einen Subtrahierer 202d, Gewichtungen ω1, ω2 und ω3, einen Summierknoten und einen getakteten Komparator 202e. Hier ist jeder Schaltkondensatorphasentreiber mit einem Schaltkondensatorteiler 204a, einem Multiplexer (Mux) 204b und einem variablem Widerstand RSW modelliert.
  • Bei verschiedenen Ausführungsformen steuert die FSM (Finite State Machine - endliche Zustandsmaschine) 203 die effektive Impedanz des Leistungsschalters 204 über den Steuercode. Der Mux 204b wird verwendet, um entweder den Linear-VR-Modus (z. B. den Low-Dropout(LDO)-Modus) oder den SCVR-Modus gemäß der Ladebedingung (z. B. die Stromentnahmemenge Iload) auszuwählen. Bei verschiedenen Ausführungsformen empfängt der Komparator 202 drei Eingaben, die Referenzspannung Vref von dem RDAC 201, die geteilte Ausgangsspannung Vfeedback und eine Ausgangsspannung vom VR Vout, und produziert eine binäre Ausgabe Hoch/Runter bzw. Up/Down (0 oder 1) auf der Grundlage des Vergleichs, und das Ergebnis wird an die digitale Rückkopplungssteuerung 203 gesendet.
  • Bei verschiedenen Ausführungsformen beinhaltet der PDA-Komparator 202 zwei separate Betriebsschleifen - Spannungsmodusschleife und Strommodusschleife. Typischerweise weisen Komparatoren, die in dem Rückkopplungssystem eines VR verwendet werden, nur eine Spannungsmodusschleife auf. Das Vorhandensein von zwei getrennten Schleifen ermöglicht eine schnellere Reaktion auf di/dt-Ereignisse am Vout-Knoten (plötzliche Änderung des Stroms), da die Strommodusschleife eine sofortige und direkte Laststrommessung über den Differenzierer 202a ermöglicht. In typischen Komparatoren, die nur Spannungsmodusschleifen aufweisen, wird ein di/dt-Ereignis nur detektiert, nachdem der Spannungseinbruch auf Vout signifikant ist.
  • Es sei angemerkt, dass Cload allgemein hoch ist (z. B. im 500-nF-Bereich) und somit Detektieren von di/dt-Ereignissen lediglich durch eine Spannungsmodusschleife ein langsamer Prozess ist. Die hohe Cload beruht nicht nur auf einer dynamischen Kapazität der Last, sondern auch auf Entkopplungskondensatoren zwischen Vin und Cout, Kondensator-Arrays 205 (z. B. MIM-Kondensator-Arrays) und Package-Kondensatoren, die mit dem Vin□ oder Vout-Stromversorgungsnetz verbunden sind, um den Spannungseinbruch zu unterdrücken, der jenseits der Bandbreite des VR liegt. Das große Cload verdeckt die Auswirkung eines di/dt-Ereignisses. Bei einem di/dt-Ereignis beginnt die Ausgangsspannung von VR (Vout) sich allmählich nach unten zu verschieben, und eine Spannungsmodusschleife (von typischen VRs) kann das di/dt-Ereignis nicht von einer regulären stationären Welligkeit unterscheiden, bis der Spannungseinbruch signifikant wird. Dies liegt daran, dass typische VRs keinen Strom durch den Vout-Knoten messen. Bei verschiedenen Ausführungsformen detektiert der Differenzierer 202a ein di/dt-Ereignis auf Vout sofort und die FSM 203 verwendet diese Informationen, um den Leistungsschalter 204 zu steuern. Zum Beispiel berechnet der Differenzierer Cload.d(Vout)/dt, was gleich einer Differenz des Schalterstroms Isw und des Laststroms Iload ist. Bei manchen Ausführungsformen tastet der Kondensator mit ω2, der Vout abtastet, als „differentiell“ angegeben, Vout mit der Taktphase ϕ1 ab, und er tastet Vout wieder mit der Taktphase ϕ2 ab. Bei manchen Ausführungsformen gibt es kein Durchlasstor zum Abtasten, da der Differenzierer 202a in unterschiedlichen Phasen nicht zu unterschiedlichen Knoten schaltet, sondern Vout automatisch bei jeder Phase abgetastet wird. Die Ladung wird in den Kondensator ω2 injiziert, was proportional zu dem Spannungsdelta von Vout für die erste und zweite Abtastung ist.
  • Die Strommodusschleife verschiedener Ausführungsformen liefert eine bessere Kontrolle hinsichtlich der Spannungswelligkeit auf Vout als herkömmliche VRs. Eine Spannungswelligkeit beeinflusst nicht nur den Leistungswirkungsgrad des VR, sondern kann den Chipbetrieb abtöten, und infolgedessen ist sie für funktionalen Betrieb von Produkten wichtig. Dieser Regelkreis enthält zwei Pole. Der Primärpol befindet sich am Ausgang Vout des VR, und die Position des Pols kann theoretisch durch die folgende Gleichung beschrieben werden: ƒ p o l e 1 = 1 2 π R s w C l o a d
    Figure DE112020003722T5_0001
  • wobei Rsw den Widerstand des Leistungs-MOS-Schalters 204 angibt und Cload die Lastkapazität des VR angibt. Im Produktkontext beträgt Cload typischerweise 500 nF und Rsw wird durch den Laststrom bestimmt. Aus Gleichung (1) liegt für einen Laststrom von 200 µA die Polfrequenz (ƒpole1) in einer Größenordnung von 100 Hz, während für einen Laststrom von 200 mA die Polfrequenz (ƒpole1) in einer Größenordnung von 100 kHz liegt. Der zweite Pol befindet sich am Ausgang des Hoch/Runter-Zählers 203, der als Integratorschaltung wirkt. Die Position des zweiten Pols (ƒpole2) liegt in etwa in einer Größenordnung von ƒ s a m p l e 2 # o f b i t s i n u p / d n c o u n t e r
    Figure DE112020003722T5_0002
    counter , wobei ƒsampling die Abtastfrequenz des getakteten Komparators 202e angibt. Die Anzahl an Bits des Hoch/Runter-Zählers wird durch die Granularität der Schaltwiderstandsmodulation (ΔR ) und den Bereich der Widerstandsmodulation (max[R]-min[R]) bestimmt. ƒpole2 ist unabhängig vom Laststrom und ƒpole2 beträgt für eine Abtastfrequenz von 50 MHz und eine 6-Bit-Auflösung des Hoch/Runter-Zählers 203 etwa 800 kHz.
  • Fortfahrend mit diesem Beispiel sind für den niedrigen Laststrom (200 µA), ƒpole1 (=100 Hz) und ƒpole2 (=800 kHz) weit voneinander entfernt, was eine ausreichend hohe Phasenreserve erreichen kann, während für einen hohen Laststrom (z. B. 200 mA), ƒpole1 (=100 kHz) und ƒpole2 (=800 kHz) nahe beieinander liegen, was zu der schlechten Phasenreserve führt. Es ist bekannt, dass die Spannungswelligkeit eine Funktion der Phasenreserve ist, und eine schlechtere Phasenreserve die Spannungswelligkeit erhöht. Der Stromregelschleife verbessert diese Situation gemäß verschiedenen Ausführungsformen signifikant. Der Stromregelscleife erzeugt eine Nullstelle in der Regelschleife, da der Laststrom durch die Differenzierung der Ausgangsspannung abgeleitet wird, wie durch die folgende Gleichung angegeben ist: I s w − I l o a d = C l o a d d V o u t d t
    Figure DE112020003722T5_0003
  • wobei Cload die Lastkapazität des VR angibt, und Iload der Laststrom ist und Isw den Strom durch den Leistungs-MOS-Schalter 204 angibt. Der Ort der Nullstelle (ƒzero) befindet sich in der Nähe des zweiten Pols ƒpole2, da der Hoch-/Runter-Zähler-Ausgang und der Strom (Isw - Iload) durch den gemeinsamen Takt mit der Frequenz ƒsampling abgetastet werden. Die Null bei ƒpole2 hebt die Auswirkungen des zweiten Pols bei ƒzero auf, was die Phasenreserve signifikant verbessert, gemäß verschiedenen Ausführungsformen. Bei verschiedenen Ausführungsformen erreicht der VR 300 einen stationären Zustand, wenn Vout gleich einem Ziel ist und wenn Isw gleich Iload ist.
  • 4 veranschaulicht eine Komparatorschaltungsanordnung 400 (z. B. 202) für den digital-linearen Hybrid-SCVR gemäß manchen Ausführungsformen. Der Komparator 400 umfasst Schalter (z. B. Transistoren) S1, S2, S2 und S4, die jeweils durch Taktphasen Φ1, Φ2, Φ1 und Φ2 steuerbar sind. Der Komparator umfasst ferner einen gewinnanhebenden invertierenden Verstärker 401, der mit dem Schalter S5 gekoppelt ist, der durch die Taktphase Φ1 (erste Phase) steuerbar ist. Hier ist ein Ausführungsbeispiel eines gewinnanhebenden invertierenden Verstärkers veranschaulicht. Bei manchen Ausführungsformen umfasst der gewinnanhebende invertierende Verstärker 401 p-Transistoren MP1a und MP2a, n-Transistoren MN1a und MN2a und Invertierer 401a und 401b, die wie gezeigt gekoppelt sind. Bei manchen Ausführungsformen ersetzt ein einfacher Invertierer oder ein invertierender Verstärker den gewinnanhebenden Invertierer 401.
  • Der Komparator 400 umfasst eine getaktete Vergleichsstufe, die p-Transistoren MP1, MP2, MP3, MP4 und MP5; und n-Transistoren MN1, MP2, MN3, MN4 und MN5, die wie gezeigt gekoppelt sind, beinhaltet. Der Transistor MP5 ist durch die Taktphase Φ2 (zweite Phase) steuerbar. Das Gate von MP1 ist durch die Ausgabe des Invertierers 401 steuerbar. Der Transistor MN1 ist durch die Taktphase Φ2 steuerbar. Der Transistor MN4 ist durch die Taktphase Φ2 steuerbar. Der Transistor MP3 ist durch die Spannung V2 (z. B. ½ der Versorgungsspannung Vccxx) steuerbar.
  • Hier ist der primäre Komparator logisch ein einziger Komparator, der den Eingang für jeden Zyklus abtasten kann, und umfasst parallel zwei unabhängige physische Komparatoren, die miteinander verschachtelt sind, von denen jeder die Eingangsspannung einmal alle zwei Zyklen abtasten kann. Der Komparator empfängt drei Eingaben, die Referenzspannung Vref von dem RDAC 201, die geteilte Ausgangsspannung Vfeedback und die Ausgangsspannung des VR Vout, und produziert die binäre Ausgabe Out (0 oder 1) auf der Grundlage des Vergleichs. Der Komparator 400 sendet das Ergebnis Out an die digitale Rückkopplungssteuerung 203.
  • Der Komparator 400 erzeugt Out auf der Grundlage der gewichteten Summe von drei Termen, des Proportional-, des Differential- und des Mittelungsterms, gemäß verschiedenen Ausführungsformen. Die gewichtete Summe der proportionalen (P) Komponente, der differenziellen (D) Komponente und der Mittelungskomponente (A) wird als Eingabe in den gewinnanhebenden Invertierer 401 empfangen. Die Eingabe in den Invertierer 401 kann ausgedrückt werden als: ω 1 = ( V f e e d b a c k − V R E F ) + ω 2 d V o u t d t + ω 3 ∑ ( V f e e d b a c k − V R E F )
    Figure DE112020003722T5_0004
  • Hier ist das Gesamtgewicht durch das Verhältnis von Kapazitäten angegeben, die mit Gewichtungen ω1, ω2 und ω3 assoziiert sind. Ein Schaltkondensatoraddierer liefert die Summierung, und die Gewichtung jedes Terms wird durch das Verhältnis der Kondensatoren bestimmt. Der proportionale Term ist der gleiche wie in dem regulären Spannungskomparator und er erfasst das Spannungsdelta von zwei Eingangssignalen (z. B. Differenz zwischen Vref und Vfeedback). Der Differenzialterm erfasst dVout/dt. Die Differenzierung wird durch Erfassen der Ausgangsspannung Vout in einem Zyklus früher und dem aktuellen Zyklus und durch Subtraktion durch den Schaltkondensatorsubtrahierer erreicht. Es sei angemerkt, dass i (Strom) = C (Kapazität) * dVout/dt gilt. Von daher erfasst der Differenzierungsterm den Laststrom Iload. Die Rolle dieses Terms besteht zum Beispiel darin, die Phasenreserve zu verbessern und die Spannungswelligkeit zu reduzieren. Der letzte Term ist der Mittelungsterm, der die Spannungsdifferenz der gefilterten Versionen von zwei Eingangssignalen erfasst. Das Signal Vfeedback, das einer der Eingaben in den Komparator 400 ist, kann AC-Rauschen enthalten. Falls der Eingang das AC-Rauschen enthält, das heißt die Harmonischen der Abtastfrequenz des SCVR, dann konvergiert die DC-Spannung aufgrund des Aliasing-Effekts möglicherweise nicht auf das Ziel. Eine tiefpassgefilterte Version von VFeedback über das Tiefpassfilter LPF 202b hilft der SCVR-Schleife, Vout in einem solchen Fall auf das korrekte Ziel zu konvergieren.
  • Herkömmliche digitale PID-Steuerungen erfordern einen vollen ADC (Analog-Digital-Wandler) und ein kompliziertes Digitalfilter, das viel Leistung und Siliciumfläche aufbraucht. Der erfindungsgemäße Komparator unterscheidet sich von dem bestehenden Design und er kann die PID-Steuerung mit einem einfachen Mechanismus mit minimaler Siliciumfläche und einer sehr niedrigen Leistung (z. B. in einer Größenordnung von 50 µW) erreichen. Ferner weist der Komparator 400 die Fähigkeit für automatisches Nullsetzen auf, und infolgedessen ist keine Kalibrierung erforderlich.
  • Hier werden zwei Hilfskomparatoren verwendet. Ein Komparator wird verwendet, um die Spannung bei der Zielspannung plus Offset zu detektieren, und der andere Komparator wird verwendet, um die Spannung bei der Zielspannung minus Offset zu detektieren. Diese Offsets können durch Sicherungsüberbrückung, Widerstände oder ein Betriebssystem programmierbar sein. In einem Beispiel beträgt die Fehlereinstellung der Offsets etwa 50 mV. Jeder Hilfskomparator erzeugt die binäre Ausgabe (0 oder 1) und diese wird an die digitale Rückkopplungssteuerung 203 gesendet.
  • Die Ausgabe des Invertierers 401 wird durch den Takt-Komparator 202e empfangen. Ein beliebiger geeigneter Takt-Komparator kann verwendet werden, um die Schaltungsanordnung 202e zu implementieren. Die Schaltungsanordnung 202e vergleicht die Gate-Spannung von MP1 mit der Gate-Spannung (V2) von MP3 und erzeugt auf der Grundlage des Vergleichs eine 0- oder 1-Ausgabe „Out“. Die Funktionalität ist die gleiche wie ein statischer Komparator, aber mit bekannter Vergleichszeit. Der Fachmann erkennt, dass für einen statischen Komparator die Zeit, die zum Vergleich benötigt wird, nicht bekannt ist und sich die Komparatorausgabe während des Vergleichs in einem metastabilen Zustand befinden kann. Für den getakteten Komparator 202e wird eine Entscheidung innerhalb eines Taktzyklus getroffen, ohne dass die Ausgabe des Komparators metastabil wird.
  • 5 veranschaulicht eine Schaltkondensatorteilerschaltungsanordnung 500 (z. B. 2040) mit 2:3-Teilerverhältnis gemäß manchen Ausführungsformen. 6 veranschaulicht eine Schaltkondensatorteilerschaltungsanordnung 600 mit 1:2-Teilerverhältnis gemäß manchen Ausführungsformen. 7 veranschaulicht eine Schaltkondensator-Teilerschaltungsanordnung 700 in einem Digital-Linear-VR-Modus gemäß manchen Ausführungsformen.
  • Bei manchen Ausführungsformen umfassen die Schaltkondensatorteilerschaltungsanordnungen 500 und 600 p-Transistoren MP1, MP2, MP3, MP4, MP5 und MP6; n-Transistoren MN1, MN1 und MN3, Kondensatoren C1 und C3, interne Knoten n1, n2, n3 und n4, die wie gezeigt gekoppelt sind. Die Taktphase Φ1# (die ein Inverses oder ein Komplement von Φ1 ist) steuert den Transistor MP1. Die Taktphase Φ2# (die ein Inverses oder ein Komplement von Φ2 ist) steuert den Transistor MP2. Die Taktphase Φ2# steuert den Transistor MP3. Die Taktphase Φ1# steuert den Transistor MP4. Die Ausgabe Vout steuert den Transistor MP5 für die 2:3-Teilerkonfiguration, während die Taktphase Φ1# für die 1:2-Teilerkonfiguration steuert. Die Taktphase Φ2# steuert den Transistor MP6. Die Taktphase Φ1 steuert den Transistor MN1 für die 2:3-Teilerkonfiguration, während Masse für die 1:2-Teilerkonfiguration steuert. Die Taktphase Φ2 steuert den Transistor MN2. Der Knoten V1 (z. B. Masse) steuert den Transistor MN3 für die 2:3-Teilerkonfiguration, während die Taktphase Φ1 für die 1:2-Teilerkonfiguration steuert. Für die 2:3-Teilerverhältniskonfiguration ist der Transistor MN3 ausgeschaltet. Die Knoten n1 und n3 sind mit dem Kondensator C1 gekoppelt, wohingegen die Knoten n2 und n4 mit dem Kondensator C2 gekoppelt sind.
  • Unter der Annahme, dass Vin 1,8 V beträgt, in der 2:3-Teilerverhältniskonfiguration, liegt während der ersten Taktphase das Gate von MP1 auf 1,0 V, das Gate von MP3 auf 1,8 V, das Gate von MP2 auf 1,8 V, das Gate von MP4 auf 0 V, das Gate von MP6 auf 1,2 V, das Gate von MN1 auf 1,0 V, das Gate von MN1 auf 0 V, der Knoten n1 auf 1,8 V, der Knoten n2 auf 1,2 V, der Knoten n3 auf 0,6 V und der Knoten n4 auf 0,6 V. In diesem Fall liegt die Ausgabe Vout bei 1,2 V. Diese Knotenspannungen (an den Knoten n1, n2, n3 und n4) sind veranschaulichend. Tatsächliche Spannungen können niedriger sein, wenn zum Beispiel der Laststrom höher ist.
  • Unter der Annahme, dass Vin 1,8 V beträgt, in der 2:3-Teilerverhältniskonfiguration, liegt während der zweiten Taktphase das Gate von MP1 auf 1,8 V, das Gate von MP3 auf 1,0 V, das Gate von MP2 auf 0 V, das Gate von MP4 auf 1,8 V, das Gate von MP6 auf 0 V, das Gate von MN1 auf 0 V, das Gate von MN1 auf 1,0 V, der Knoten n1 auf 1,2 V, der Knoten n2 auf 1,8 V, der Knoten n3 auf 0 V und der Knoten n4 auf 1,2 V. In diesem Fall liegt die Ausgabe Vout bei 1,2 V.
  • Die Schaltkondensatorteilerschaltungsanordnung 700 umfasst die gleichen Transistoren und Kondensatoren wie in den Schaltungsanordnungen 500 und 600, wie durch den Teiler 701 angegeben ist. Hier sind die Gate-Anschlüsse der Transistoren MP1 und MP3 mit dem Knoten pBias_a verbunden, der auch mit dem Transistor MP7 und der programmierbaren Stromquelle 702 gekoppelt ist. Bei verschiedenen Ausführungsformen ist die programmierbare Stromquelle 702 durch die FSM 203 steuerbar.
  • In dem SC VR-Modus wird der Schalterwiderstand durch Ein- und Ausschalten von Transistorbänken gesteuert. Die Schaltungsanordnung 700 ist die Leistungs-MOS-Verwendung im LDO-Modus, bei dem der Schalterwiderstand auf der Grundlage des programmierbaren Vorstroms 702 gesteuert wird. Eine gemeinsame Leistungs-MOS-Schalter-Topologie kann in drei unterschiedlichen Verwendungen mit Konfigurationen arbeiten. Ein Betrieb mit höherer Spannung wird durch eine niedrigere Source-zu-Gate(Vgs)-Spannung oder Source-zu-Drain(Vds)-Spannung während des Betriebs der Schaltungsanordnungen 500, 600 und 700 ermöglicht. Wenn Vin=1,8 V und Vout = 1,05 V beträgt, ist für die Schaltungsanordnungen 500, 600 und 700 Vgs oder die Gate-Drain-Spannung Vgd im schlimmsten Fall lediglich 1,1 V, wohingegen für die herkömmlichen Leistungsschalter Vgs oder Vgd im schlimmsten Fall 1,8 V beträgt.
  • Im Digital-Linear-VR-Modus behandelt die Schaltung 700 eine plötzliche hohe Last wie am Austritt aus einem Standby-Modus. Während des Digital-Linear-VR-Modus, wie durch die Schaltungsanordnung 700 veranschaulicht, sind alle Phasentreiber eingeschaltet und die Ausgangsspannung wird durch Modifizieren des Vorstroms durch die Phasentreiberzelle angepasst. Fortfahrend mit demselben Beispiel, wobei Vin 1,8 V ist, werden für Schaltung 700 die Transistoren MP1, MP3 und MP7 durch pBias_a vorgespannt, das Gate des Transistors MP2 liegt auf 0 V, das Gate von MP4 liegt auf 0 V, das Gate von MP5 liegt auf 1,05 V, Vout liegt auf 1,05 V, das Gate von MP6 liegt auf 1,05 V, das Gate von MN1 liegt auf 0,9 V und das Gate von MN1 liegt auf 0,9 V. Im Linear-VR-Modus werden die Transistor-Gates nicht getaktet, sondern sind vollständig eingeschaltet, vollständig ausgeschaltet oder vorgespannt (z. B. durch Pbias_a). In dieser Konfiguration sind die Transistoren MP2 und MP4 eingeschaltet, der Transistor MP5 ausgeschaltet, der Transistor MP6 ausgeschaltet, der Transistor MN1 eingeschaltet, der Transistor MN2 eingeschaltet, der Transistor MN3 eingeschaltet, die Transistoren MP1, MP3 und MP7 sind vorgespannt.
  • 8 veranschaulicht ein Zustandsdiagramm 800 für die digitale Rückkopplungssteuerung des Hybrid-SCVR gemäß manchen Ausführungsformen. Bei manchen Ausführungsformen ist das Zustandsdiagramm 800 mit dem Hoch/Runter-Zähler 203 implementiert, um von L (z. B. L=0) bis P (z. B. P=47) zu zählen, und einem Ein-Bit-Zustand, um zu verfolgen, ob sich der VR gegenwärtig im SC VR-Modus 801 oder dem LDO-Modus 802 befindet. Die Zählung in dem Hoch/Runter-Zähler 203 gibt die Stärke des Leistungs-MOS-Schalters 204 an, die entgegengesetzt proportional zu dem Schalterwiderstand (Rsw) ist. In diesem Beispiel können in sowohl dem SC VR als auch dem LDO-Modus 48 unterschiedliche Stärken des Leistungs-MOS 204 spezifiziert werden. Falls die Ausgabe des Komparators 202 angibt, dass die Stärke des Leistungs-MOS 204 zu niedrig ist, wird der Zähler 203 inkrementiert oder umgekehrt. Diese Regel gilt sowohl für den SC VR- als auch für den LDO-Modus.
  • Der Übergang zwischen dem SC VR-Modus 801 und dem LDO-Modus 802 kann wie folgt stattfinden: Falls sich die FSM 203 in dem höchsten Zustand des SC VR-Modus 801 (z. B. SC VR 47) befindet und der Komparator 202 angibt, die Stärke des Leistungs-MOS 204 zu erhöhen, geht die FSM 203 in den LDO 8-Zustand über. Falls sich die FSM 203 bei LDO 8 oder einem niedrigeren Zustand in dem LDO-Modus befindet und der Komparator 202 angibt, die Stärke des Leistungs-MOS 204 zu verringern, geht die FSM 203 zu dem SC VR 47 über. Wie vorhergesagt, erzeugt der Übergang zwischen verschiedenen Modi eine Unstetigkeit. Um das Eckfallgrenzzyklusszenario zu vermeiden, wird bei manchen Ausführungsformen Hysterese für den Übergang zwischen dem SC VR und dem LDO-Modus hinzugefügt. Falls zum Beispiel ein Übergang von SC VR zu LDO stattfindet, wird der Übergang von LDO zu SC VR für die nächsten H Zyklen verboten (z. B. H=10).
  • 9 veranschaulicht ein anderes Zustandsübergangsdiagramm 900 für die digitale Rückkopplungssteuerung gemäß manchen Ausführungsformen. Bei verschiedenen Ausführungsformen gibt es zwei unterschiedliche Betriebsmodi: SCVR-Modus 901 (der gleiche wie 801) und Digital-Linear-VR-Modus 910 (der gleiche wie 802). Die FSM 203 kann in Abhängigkeit davon, wie die FSM 203 eingerichtet ist, entweder in dem Zustand 901 oder 910 beginnen. Zur Erläuterung des Diagramms 900 wird angenommen, dass sich die FSM 203 anfänglich im SCVR-Modus 901 befindet.
  • Die Steuerung 203 arbeitet im SCVR-Modus 901, wenn der Laststrom unter einer Schwelle (z. B. etwa 100 mA) liegt, während sie im Digital-VR-Modus 910 arbeitet, wenn der Laststrom höher als die Schwelle (z. B. etwa 100 mA) ist. Die Steuerung 203 wählt den Betriebsmodus auf der Grundlage des Laststroms und des Kontextes des Betriebs automatisch aus. Eine Rolle der digitalen Rückkopplungssteuerung 203 besteht darin, den Zieltreiberwiderstandswert basierend auf den Komparatorausgabewerten und dem Kontext des Betriebs des VR zu identifizieren und diese Informationen an den Phasentreiber 204 zu senden, so dass der Phasentreiber 204 einen gewünschten IR-Abfall erzeugen kann und dass die Ausgangsspannung Vout auf das Ziel konvergiert.
  • Im SCVR-Modus 901 fungiert VR als ein Schaltkondensator-Spannungsregler. Das Spannungsteilerverhältnis beträgt 2-zu-1 und 3-zu-2. Ein Konfigurationsregister, ein Betriebssystem, eine Sicherung usw. stellt dies ein. Bei manchen Ausführungsformen weist der VR einen Mechanismus zum Erzeugen eines beabsichtigten IR-Abfalls auf, so dass die Ausgangsspannung Vout auf das Ziel konvergiert wird. Bei diesem Beispiel umfasst die digitale Rückkopplungssteuerung 203 einen 6-Bit-Hoch/Runter-Zähler, um den IR-Abfall durch Ändern der effektiven Größe (und daher des Widerstands) des Phasentreibers 204 zu steuern. Die gültigen Zählerzustände sind die ganzzahligen Zahlen zwischen 0 und 47, von denen jede die effektive Größe der Phasentreiber 2040-47 angibt. 10 veranschaulicht eine Ansicht 1000 der Rückkopplungssteuerungsfunktionalität auf hoher Ebene gemäß manchen Ausführungsformen. Die Ansicht 1000 veranschaulicht die Zählerwerte für den Digital-VR-Modus 1001 (902) und den SCVR-Modus 1002 (901).
  • Wieder unter Bezugnahme auf 9 wird bei Block 902 eine Bestimmung für den Wert des Zählers 203 vorgenommen. Falls der Laststrom unter einer Schwelle (z. B. etwa 100 mA) liegt, dann geht der Prozess zu Block 902 über, wo bestimmt wird, ob der Zählerwert unter seinem Maximalwert (z. B. 47) liegt oder über seinem Minimalzählwert (z. B. 0) liegt. Basierend darauf, ob Vout, die geteilte Version von Vfeedback und Vref, bestimmt die Ausgabe des Komparators 202, ob der Zähler 203 hoch oder runter zählen sollte.
  • Falls bei Block 902 die Ausgabe des Komparators 202 angibt, dass der Zählerwert zunehmen sollte, dann wird bei Block 903 bestimmt, ob der Zählerwert immer noch nicht 47 beträgt (z. B. kleiner als sein Maximalwert ist). Falls der Zählerwert nicht auf seinem Maximalwert ist (z. B. 47), dann wird der Zählerwert ‚i‘ bei Block 905 um 1 inkrementiert, und der Prozess kehrt zu dem SCVR-Modus 901 zurück. Falls der Zählerwert auf seinem Maximalwert ist, dann wird der Zählerwert bei Block 904 auf einen stabilen Pegel (z. B. Wert 8) gesetzt, und der VR-Modus wechselt in den Digital-VR-Modus 910.
  • Falls bei Block 902 die Ausgabe des Komparators 202 angibt, dass der Zählerwert abnehmen sollte, dann wird bei Block 907 bestimmt, ob der Zählerwert immer noch nicht bei seinem Minimalwert liegt (z. B. 0). Falls der Zählerwert nicht sein Minimalwert ist (z. B. 0), dann wird der Zählerwert ‚i‘ bei Block 908 um 1 dekrementiert, und der Prozess kehrt zu dem SCVR-Modus 901 zurück. Falls der Zählerwert bei seinem Minimalwert ist, dann wird der Zählerwert bei Block 909 bei diesem Minimalwert (z. B. Wert 0) beibehalten, und der Prozess geht zurück zu Block 901.
  • Bei Block 910 wird ein ähnlicher Prozess wie für den SCVR-Modus für den Digital-VR-Modus wiederholt. Im Digital-VR-Modus 910 arbeitet der SCVR als ein regulärer digital-linearer VR. Eine Motivation dieses Betriebsmodus besteht darin, dass der maximale Laststrom, der durch den SCVR-Modus 901 geliefert werden kann, durch die Größe der Kondensatoren (z. B. fliegende Kondensatoren) begrenzt ist. Sobald der Laststrom über der Grenze des SCVR-Modus 901 liegt, wird dann der Betriebsmodus in den Digital-VR-Modus 910 übergeführt. Der Betrieb des Digital-VR-Modus besteht darin, den Vorstrom zu steuern, um einen beabsichtigten IR-Abfall durch den Phasentreiber 204 zu erzeugen, so dass die VFeedback (geteilte Vout) des VR auf die Zielspannung Vref konvergiert wird oder die Ausgangsspannung des VR auf das Ziel konvergiert wird, gemäß 2. Im Digital-VR-Modus 910 befindlich bedeutet, dass der Laststrom nun über der Schwelle (z. B. etwa 100 mA) liegt.
  • Im Gegensatz zum SCVR-Modus 901 ist der beabsichtigte IR-Abfall im Digital-VR-Modus 910 der Spannungseinruch von der Eingangsspannung (z. B. 1,8 V) direkt auf die Ausgangsspannung Vout. Die Steuerung im Digital-VR-Modus ist jener für den SCVR-Modus 901 ähnlich. In diesem Beispiel sind die gültigen Zählerzustände die ganzen Zahlen zwischen 8 und 47, wie in 10 gezeigt ist. Im Gegensatz zum SCVR-Modus 901 ist die Größe des Phasentreibers 204 während des Digital-VR-Modus festgelegt, aber die Vorspannungserzeugungsschaltung steuert den Pegel des Stroms durch die Schalter, was den effektiven Treiberwiderstand und den IR-Abfall ändert, und infolgedessen die Ausgangsspannung Vout. Die digitale Rückkopplungssteuerung 203 empfängt die Signale von dem primären Komparator und entscheidet, die Zählerwerte zu inkrementieren oder zu dekrementieren. Falls der Komparatorwert angibt, dass die VR-Ausgangsspannung niedriger sein sollte, dann dekrementiert er den Zähler 203, um den Phasentreiberwiderstand zu erhöhen, was den IR-Abfall erhöht, und infolgedessen wird die Ausgangsspannung reduziert oder umgekehrt. Schließlich wird die Ausgangsspannung auf die Zielspannung konvergiert.
  • Falls bei Block 911 die Ausgabe des Komparators 202 angibt, dass der Zählerwert zunehmen sollte, dann wird bei Block 912 bestimmt, ob der Zählerwert immer noch nicht 47 beträgt (z. B. kleiner als sein Maximalwert ist). Falls der Zählerwert nicht sein Maximalwert ist (z. B. 47), dann wird der Zählerwert ‚i‘ bei Block 913 um 1 inkrementiert, und der Prozess kehrt zu dem Linear-VR-Modus 910 zurück. Falls der Zählerwert bei seinem Maximalwert ist, dann wird der Zählerwert bei Block 914 bei diesem Maximalwert (z. B. Wert 47) beibehalten, und der Prozess geht zurück zu Block 901.
  • Falls bei Block 911 die Ausgabe des Komparators 202 angibt, dass der Zählerwert abnehmen sollte, dann wird bei Block 907 bestimmt, ob der Zählerwert immer noch nicht dessen Minimalwert ist (z. B. 8). Falls der Zählerwert nicht dessen Minimalwert (z. B. 8) für den Linear-VR-Modus ist, dann wird der Zählerwert ‚i‘ bei Block 916 um 1 dekrementiert, und der Prozess kehrt zu dem Digital-VR-Modus 910 zurück. Falls sich der Zählerwert auf seinem Maximalwert (z. B. 8) befindet, dann wird der Zählerwert bei Block 917 auf einen stabilen Pegel (z. B. Wert 47) gesetzt, und der VR-Modus wechselt in den SCVR-Modus 901. Falls zum Beispiel der Zählerwert auf dem Minimalwert ist (z. B. 8) und die Komparatorausgabe immer noch angibt, dass der Zählerwert dekrementiert werden sollte, geht die FSM 203 in den SCVR-Modus 901 über, um die Treibstärke weiter zu verringern.
  • Bei manchen Ausführungsformen beträgt die Anzahl des Inkrementierens oder Dekrementierens des Hoch/Runter-Zählers 203 standardmäßig 1, kann aber mehr als 1 betragen und wird basierend auf den Werten der Hilfskomparatorausgabe bestimmt. Falls der Hilfskomparator detektiert, dass die Ausgangsspannung niedriger als das Ziel ist und das Delta zwischen der Ausgangsspannung und dem Ziel größer als eine gewisse Schwelle ist (z. B. Standard = 50 mV), dann inkrementiert er anstelle des Inkrementierens um 1 die höhere Zahl (z. B. +4 oder +8, je nach Konfiguration). Der Primärkomparator trifft eine Entscheidung auf der Grundlage der gewichteten Summe der Spannungsvergleichs-, der Differenzierungs- und der Mittelungs- (oder Integrations-) Terme. Der Hilfskomparator trifft eine Entscheidung auf der Grundlage des Spannungsvergleichs (VFeedback (geteilte Vout) im Vergleich zu Vref, gemäß 2). Der Hilfskomparator ist gemäß verschiedenen Ausführungsformen physisch nur ein herkömmlicher Komparator. Hilfskomparatoren werden verwendet, um die Bedingung zu detektieren, bei der die Ausgangsspannung von dem Ziel um mehr als 50 mV (oder eine bestimmte vorbestimmte oder programmierbare Schwelle) abweicht.
  • Falls der Hilfskomparator detektiert, dass die Ausgangsspannung höher als das Ziel ist und das Delta zwischen der Ausgangsspannung und dem Ziel größer als eine gewisse Schwelle ist (z. B. Standard = 50 mV), dann dekrementiert er anstelle des Dekrementierens um 1 die höhere Zahl (z. B. -4 oder -8, je nach Konfiguration) auf die gleiche Weise. Diese Operation wird als die Anhebeoperation bezeichnet. Die Rolle der Anhebeoperation besteht darin, die Erholungszeit der Ausgangsspannung des VR zu verbessern, gemäß verschiedenen Ausführungsformen.
  • 11 veranschaulicht eine grafische Darstellung 1100, die einen Umwandlungswirkungsgrad des Hybrid-SCVR gegenüber einem herkömmlichen Linear-VR zeigt, gemäß manchen Ausführungsformen. Bei diesem Beispiel geht die Spannungsumwandlung von 1,8 V Vin bis 1,02 V Vout. Der Hybrid-SCVR (wie durch die Wellenform 1101 angegeben) verschiedener Ausführungsformen erreicht einen wesentlich besseren Wirkungsgrad für den niedrigen Laststrom (z. B. weniger als 0,1 A) als die herkömmliche LVR-Lösung 1102. Der SCVR verschiedener Ausführungsformen erreicht über 80% des Umwandlungswirkungsgrads für eine Niederlaststrombedingung. Für einen hohen Laststrom über 80 bis etwa 90 mA nimmt der Wirkungsgrad ab, wobei der VR im Digital-Linearregler-Modus arbeitet. Im Digital-Linearregler-Modus ist der Umwandlungswirkungsgrad so gut wie die für den herkömmlichen LVR (wie durch die Wellenform 1102 angegeben). Basierend auf dem Nutzungsmodell der erfindungsgemäßen VR-Lösung wird ein Hybrid-SCVR für den verbundenen Standby-Modus von SOC verwendet, und während dieser Bedingung ist die Wahrscheinlichkeit der Hochlastbedingung sehr gering. Infolgedessen ist die Auswirkung auf den Gesamtwirkungsgrad im Standby-Modus, selbst wenn der Wirkungsgrad unter Hochlaststrombedingung nicht groß ist, nicht signifikant. Dennoch wird der Digital-Linearregler-Modus verwendet, um den plötzlichen hohen Laststrom, wie etwa den Austritt aus dem Standby-Modus usw., zu handhaben, obwohl diese Bedingung möglicherweise nicht sehr oft auftritt.
  • Bei manchen Ausführungsformen hängt der Übergangspunkt vom SCVR-Modus zum Digital-LVR-Modus von der Gesamtgröße der fliegenden Kondensatoren ab. Durch Erhöhen der Größe der fliegenden Kondensatoren kann der SCVR-Modus-Betrieb zu einem höheren Laststrom hin erweitert werden und kann der Wirkungsgrad für einen höheren Laststrom erhöht werden, gemäß manchen Ausführungsformen.
  • 12 veranschaulicht eine grafische Darstellung 1200, die einen Umwandlungswirkungsgrad des Hybrid-SCVR (Wellenform 1201) gegenüber dem herkömmlichen linearen VR (Wellenform 1202) für eine Umwandlung von 1,8 V zu 0,7 V zeigt, gemäß manchen Ausführungsformen. Die grafische Darstellung 1200 zeigt den projizierten Wirkungsgrad für die Spannungsumwandlung von 1,8 V auf 0,7 V für den SCVR verschiedener Ausführungsformen gegenüber der herkömmlichen Linearspannungsregler(LVR)-Lösung. Für ein höheres Umwandlungsverhältnis weist der Hybrid-SCVR noch mehr Vorteil als die herkömmliche LVR-Lösung auf. Zum Beispiel erreicht der Hybrid-SCVR bei dem Laststrom von 20 mA einen Umwandlungswirkungsgrad von 73%, während die für den LVR lediglich 38% beträgt. Die entsprechende Leistungseinsparung beträgt bei diesem Beispiel etwa 17 mW unter Verwendung eines Hybrid-SCVR.
  • 13 veranschaulicht eine grafische Darstellung 1300, die eine geregelte Spannung zeigt, wenn der Differenzierer verschiedener Ausführungsformen ausgeschaltet (Wellenform 1301) bzw. eingeschaltet (Wellenform 1302) ist, gemäß manchen Ausführungsformen. Die grafische Darstellung 1300 zeigt die Wellenform der Ausgangsspannung des VR auf Silicium, die durch ein Oszilloskop erfasst wird. Sie enthält zwei Wellenformen 1301 und 1302, eine mit aktiviertem Differenzierer (Wellenform 1302) und die andere mit deaktiviertem Differenzierer (Wellenform 1301). Das Spannungsregler-Rückkopplungssystem weist zwei Pole auf, und der Primärpol ist die Ausgabe Vout des Spannungsreglers, und der Sekundärpol ist in der Steuerung 203. Für einen leichten Laststrom befindet sich die Primärpolposition in einer ausreichend niedrigen Frequenz und ist von dem Sekundärpol genügend entfernt. Für den hohen Laststrom bewegt sich der Primärpol zu der höheren Frequenz hin und nähert sich stärker an den Sekundärpol an, was ein Stabilitätsproblem in der Rückkopplungsschleife verursachen kann. Wie in 13 gezeigt, arbeitet die digitale PDA-Steuerung 203 sehr effektiv, um die Stabilität durch Einfügen der Nullstelle zwischen zwei Polen beizubehalten.
  • 14 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit dem Hybrid-SCVR gemäß manchen Ausführungsformen der Offenbarung. Ein beliebiger Block in dem hier erörterten SoC kann den SCVR verschiedener Ausführungsformen beinhalten.
  • Bei manchen Ausführungsformen repräsentiert die Vorrichtung 2400 eine zweckmäßige Rechenvorrichtung, wie etwa ein Rechentablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-der Dinge-Vorrichtung (IoT: Internet-of-Things), einen Server, eine Wearable-Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen e-Reader oder dergleichen. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind und nicht alle Komponenten einer solchen Vorrichtung in der Vorrichtung 2400 gezeigt sind.
  • Bei einem Beispiel umfasst die Vorrichtung 2400 ein SoC (System-on-Chip) 2401. Eine beispielhafte Grenze des SOC 2401 ist unter Verwendung gepunkteter Linien in 15 gezeigt, mit einigen beispielhaften Komponenten, die dafür veranschaulicht sind, innerhalb des SOC 2401 enthalten zu sein, - allerdings kann der SOC 2401 beliebige zweckdienliche Komponenten der Vorrichtung 2400 beinhalten.
  • Bei einigen Ausführungsformen beinhaltet die Vorrichtung 2400 einen Prozessor 2404. Der Prozessor 2404 kann eine oder mehrere physische Vorrichtungen beinhalten, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen, Verarbeitungskerne oder andere Verarbeitungsmittel. Die von dem Prozessor 2404 ausgeführten Verarbeitungsoperationen beinhalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der bzw. dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen beinhalten Operationen bezüglich E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen bezüglich Leistungsverwaltung, Operationen bezüglich des Verbindens der Rechenvorrichtung 2400 mit einer anderen Vorrichtung und/oder dergleichen. Die Verarbeitungsoperationen können auch Operationen in Bezug auf Audio-E/A und/oder Anzeige-E/A beinhalten.
  • Bei einigen Ausführungsformen beinhaltet der Prozessor 2404 mehrere Verarbeitungskerne (ebenfalls als Kerne bezeichnet) 2408a, 2408b, 2408c. Obwohl in 15 lediglich drei Kerne 2408a, 2408b, 2408c veranschaulicht sind, kann der Prozessor 2404 eine beliebige andere geeignete Anzahl von Verarbeitungskernen, z. B. zehn oder sogar hundert Verarbeitungskerne beinhalten. Die Prozessorkerne 2408a, 2408b, 2408c können auf einem einzelnen Integrierte-Schaltung(IC)-Chip implementiert sein. Darüber hinaus kann der Chip einen oder mehrere gemeinsam genutzte und/oder private Caches, Busse oder Verschaltungen, Grafik- und/oder Speichersteuerungen oder andere Komponenten beinhalten.
  • Bei einigen Ausführungsformen beinhaltet der Prozessor 2404 einen Cache 2406. In einem Beispiel können Abschnitte des Cache 2406 für einzelne Kerne 2408 dediziert sein (z. B. kann ein erster Abschnitt des Cache 2406 für den Kern 2408a dediziert sein, ein zweiter Abschnitt des Cache 2406 für den Kern 2408b dediziert sein und so weiter). In einem Beispiel können ein oder mehrere Teilabschnitte des Cache 2406 von zwei oder mehr der Kerne 2408 gemeinsam genutzt werden. Der Cache 2406 kann in verschiedene Ebenen bzw. Level aufgeteilt sein, z. B. Level 1(L1)-Cache, Level2(L2)-Cache, Level 3(L3)-Cache usw.
  • Bei einigen Ausführungsformen kann der Prozessorkern 2404 eine Fetch-Einheit zum Holen von Anweisungen (einschließlich Anweisungen mit bedingten Verzweigungen) zur Ausführung durch den Kern 2404 beinhalten. Die Anweisungen können von beliebigen Speicherungsvorrichtungen, wie dem Speicher 2430, geholt werden. Der Prozessorkern 2404 kann auch eine Decodiereinheit zum Decodieren der geholten Anweisung beinhalten. Zum Beispiel kann die Decodiereinheit die geholte Anweisung in eine Vielzahl von Mikrooperationen decodieren. Der Prozessorkern 2404 kann eine Planungseinheit zum Ausführen verschiedener Operationen, die mit dem Speichern decodierter Anweisungen assoziiert sind, beinhalten. Beispielsweise kann die Planungseinheit Daten von der Decodiereinheit halten, bis Anweisungen zum Übermitteln bereit sind, z. B. bis alle Quellwerte einer decodierten Anweisung verfügbar werden. Bei einer Ausführungsform kann die Planungseinheit decodierte Befehle planen und/oder diese zu einer Ausführungseinheit zur Ausführung ausgeben (oder übermitteln).
  • Die Ausführungseinheit kann die übermittelten Anweisungen ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Planungseinheit) übermittelt wurden. Bei einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit beinhalten (wie etwa eine Bildgebungsberechnungseinheit, eine Grafikberechnungseinheit, eine Allzweckberechnungseinheit usw.). Die Ausführungseinheit kann auch verschiedene arithmetische Operationen wie etwa Addition, Subtraktion, Multiplikation und/oder Division durchführen und kann eine oder mehrere arithmetische Logikeinheiten (ALUs - Arithmetic Logic Units) beinhalten. Bei einer Ausführungsform kann ein (nicht gezeigter) Coprozessor verschiedene arithmetische Operationen in Verbindung mit der Ausführungseinheit durchführen.
  • Ferner kann die Ausführungseinheit Anweisungen außerhalb der Reihenfolge ausführen. Daher kann der Prozessorkern 2404 bei einer Ausführungsform ein Außer-Reihenfolge-Prozessorkern sein. Der Prozessorkern 2404 kann auch eine Rückzugseinheit beinhalten. Die Rückzugseinheit kann ausgeführte Anweisungen zurückziehen, nachdem sie übergeben wurden. Bei einer Ausführungsform kann Zurückziehen der ausgeführten Anweisungen darin resultieren, dass ein Prozessorzustand von der Ausführung der Anweisungen übergeben wird, physische Register, die durch die Anweisungen verwendet werden, freigegeben werden, usw. Der Prozessor 2404 kann auch eine Buseinheit beinhalten, um Kommunikation zwischen Komponenten des Prozessorkerns 2404 und anderen Komponenten über einen oder mehrere Busse freizuschalten. Der Prozessorkern 2404 kann auch ein oder mehrere Register aufweisen, um Daten zu speichern, auf die von verschiedenen Komponenten des Kerns 2404 zugegriffen wird (wie etwa Werte, die mit zugewiesenen App-Prioritäten und/oder Subsystemzuständen (Modi) assoziiert sind).
  • Bei manchen Ausführungsformen umfasst die Vorrichtung 2400 Konnektivitätsschaltungsanordnungen 2431. Beispielsweise beinhalten die Konnektivitätsschaltungsanordnungen 2431 Hardwarevorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und/oder Softwarekomponenten (z. B. Treiber, Protokollstapel), um z. B. der Vorrichtung 2400 eine Kommunikation mit externen Vorrichtungen zu ermöglichen. Die Vorrichtung 2400 kann von den externen Vorrichtungen, wie etwa anderen Rechenvorrichtungen, Drahtloszugangspunkten oder Basisstationen usw., separiert sein.
  • In einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 mehrere unterschiedliche Konnektivitätsarten beinhalten. Verallgemeinert können die Konnektivitätsschaltungsanordnungen 2431 Zellular-Konnektivitätsschaltungsanordnungen, Drahtlos-Konnektivitätsschaltungsanordnungen usw. beinhalten. Zellular-Konnektivitätsschaltungsanordnungen der Konnektivitätsschaltungsanordnungen 2431 beziehen sich im Allgemeinen auf Zellularnetz-Konnektivität, die durch Drahtlosträger bereitgestellt wird, so wie sie etwa bereitgestellt wird durch GSM (Global System for Mobile Communications) oder Variationen oder Ableitungen davon, CDMA (Code Division Multiple Access) oder Variationen oder Ableitungen davon, TDM (Time Division Multiplexing) oder Variationen oder Ableitungen davon, 3rd Generation Partnership Project (3GPP) Universal Mobile Telecommunications Systems(UMTS)-Systeme oder Variationen oder Ableitungen davon, 3GPP-Long-Term Evolution(LTE)-Systeme oder Variationen oder Ableitungen davon, 3GPP-LTE-Advanced(LTE-A)-Systeme oder Variationen oder Ableitungen davon, Fifth Generation(5G)-Drahtlossysteme oder Variationen oder Ableitungen davon, 5G-Mobilfunknetzsysteme oder Variationen oder Ableitungen davon, 5G-New-Radio(NR)-Systeme oder Variationen oder Ableitungen davon, oder andere Zellular-Dienststandards. Drahtlos-Konnektivitätsschaltungsanordnungen (oder eine Drahtlosschnittstelle) der Konnektivitätsschaltungsanordnungen 2431 beziehen sich auf eine drahtlose Konnektivität, die nicht zellular ist, und kann persönliche Netze (wie etwa Bluetooth, Nahfeld usw.), lokale Netze (wie etwa WiFi) und/oder großflächige Netze (wie etwa WiMax) und/oder eine andere drahtlose Kommunikation aufweisen. Bei einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 eine Netzwerkschnittstelle, wie etwa z. B. eine drahtgebundene oder drahtlose Schnittstelle, beinhalten, so dass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assistant, integriert sein kann.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 den Steuerhub 2432, der Hardwarevorrichtungen und/oder Softwarekomponenten repräsentiert, die in Beziehung zu einer Interaktion mit einer oder mehreren E/A-Vorrichtungen stehen. Der Prozessor 2404 kann zum Beispiel mit einer Anzeige 2422, einer oder mehreren Peripherievorrichtungen 2424, Speichervorrichtungen 2428, einer oder mehreren anderen externen Vorrichtungen 2429 usw. über den Steuerhub 2432 kommunizieren. Der Steuerhub 2432 kann ein Chipsatz, ein Platform Control Hub (PCH) und/oder dergleichen sein.
  • Zum Beispiel veranschaulicht der Steuerhub 2432 einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die mit der Vorrichtung 2400 verbinden, über die z. B. ein Benutzer mit dem System interagieren könnte. Vorrichtungen (z. B. die Vorrichtungen 2429), die an die Vorrichtung 2400 angeschlossen werden können, beinhalten zum Beispiel Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiovorrichtungen, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie etwa Kartenlesegeräte oder andere Vorrichtungen.
  • Wie oben erwähnt wurde, kann der Steuerhub 2432 mit Audiovorrichtungen, der Anzeige 2422 usw. interagieren. Beispielsweise kann eine Eingabe über ein Mikrofon oder eine andere Audiovorrichtung Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Vorrichtung 2400 bereitstellen. Zusätzlich dazu kann eine Audioausgabe anstelle oder zusätzlich zu einer Anzeigeausgabe bereitgestellt werden. Falls die Anzeige 2422 einen Touchscreen beinhaltet, agiert die Anzeige 2422 bei einem anderen Beispiel auch als eine Eingabevorrichtung, die wenigstens teilweise durch den Steuerhub 2432 gemanagt werden kann. Es können auch zusätzliche Tasten oder Schalter an der Rechenvorrichtung 2400 vorhanden sein, um durch den Steuerhub 2432 gemanagte E/A-Funktionen bereitzustellen. Bei einer Ausführungsform managt der Steuerhub 2432 Vorrichtungen, wie etwa Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren, oder andere Hardware, die in der Vorrichtung 2400 beinhaltet sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein, sowie dem System Umgebungseingaben zur Beeinflussung seines Betriebs zuführen (wie etwa Störgeräuschfilterung, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • Bei einigen Ausführungsformen kann der Steuerhub 2432 mit verschiedenen Vorrichtungen unter Verwendung eines beliebigen geeigneten Kommunikationsprotokolls koppeln, z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw.
  • Bei einigen Ausführungsformen repräsentiert die Anzeige 2422 Hardwarekomponenten (z. B. Anzeigevorrichtungen) und Softwarekomponenten (z. B. Treiber), die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Vorrichtung 2400 bereitstellen. Die Anzeige 2422 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardwarevorrichtung, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird, beinhalten. Bei einigen Ausführungsformen beinhaltet die Anzeige 2422 eine Berührungsbildschirmvorrichtung (oder Touchpad-Vorrichtung), die sowohl Ausgabe als auch Eingabe für einen Benutzer vorsieht. In einem Beispiel kann die Anzeige 2422 direkt mit dem Prozessor 2404 kommunizieren. Die Anzeige 2422 kann eine oder mehrere einer internen Anzeigevorrichtung, wie etwa in einer mobilen elektronischen Vorrichtung oder einer Laptopvorrichtung, oder einer externen Anzeigevorrichtung sein, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angebracht ist. Bei einer Ausführungsform kann die Anzeige 2422 ein Head-Mounted Display (HMD) bzw. kopfmontierte Anzeige sein, wie etwa eine stereoskopische Anzeigevorrichtung zur Verwendung in Virtual Reality(VR)-Anwendungen oder Augmented Reality(AR)-Anwendungen.
  • Bei einigen Ausführungsformen und obwohl es in der Figur nicht veranschaulicht ist, kann die Vorrichtung 2400 zusätzlich zu dem Prozessor (oder an Stelle des Prozessors) 2404 eine Grafikverarbeitungseinheit (Graphics Processing Unit - GPU) beinhalten, die einen oder mehrere Grafikverarbeitungskerne umfasst, die einen oder mehrere Aspekte des Anzeigens von Inhalt auf der Anzeige 2422 steuern kann.
  • Der Steuerhub 2432 (oder der Platform Controller Hub) kann Hardwareschnittstellen und -verbinder sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um Peripherieverbindungen z. B. mit den Peripherievorrichtungen 2424 herzustellen.
  • Es versteht sich, dass die Vorrichtung 2400 sowohl eine Peripherievorrichtung zu anderen Rechenvorrichtungen sein kann, als auch Peripherievorrichtungen aufweisen kann, die mit ihr verbunden sind. Die Vorrichtung 2400 kann einen „Docking“-Verbinder zum Verbinden mit anderen Rechenvorrichtungen zu Zwecken, wie etwa Verwalten (zum Beispiel Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Vorrichtung 2400, aufweisen. Zusätzlich dazu kann es ein Dockingverbinder ermöglichen, dass sich die Vorrichtung 2400 mit gewissen Peripheriegeräten verbindet, die es ermöglichen, dass die Rechenvorrichtung 2400 eine Inhaltsausgabe steuert, zum Beispiel zu audiovisuellen oder anderen Systemen.
  • Zusätzlich zu einem proprietären Andockverbinder oder einer anderen proprietären Verbindungshardware kann die Einrichtung 2400 Peripherieverbindungen über übliche oder standardbasierte Verbinder herstellen. Übliche Arten können einen Universal-Serial-Bus(USB)-Verbinder (der eine beliebige einer Anzahl verschiedener Hardwareschnittstellen beinhalten kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Arten beinhalten.
  • Bei einigen Ausführungsformen können die Konnektivitätsschaltungsanordnungen 2431 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Kopplung mit dem Prozessor 2404. Bei einigen Ausführungsformen kann die Anzeige 2422 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Kopplung mit dem Prozessor 2404.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 einen Speicher 2430, der über eine Speicherschnittstelle 2434 mit dem Prozessor 2404 gekoppelt ist. Der Speicher 2430 beinhaltet Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 2400. Der Speicher kann nicht-flüchtige (Zustand ändert sich nicht, wenn Leistungsversorgung an der Speichervorrichtung unterbrochen wird) und/oder flüchtige (Zustand ist nicht determiniert, wenn die Leistungsversorgung an der Speichervorrichtung unterbrochen wird) Speichervorrichtungen umfassen. Die Speichervorrichtung 2430 kann eine DRAM-Vorrichtung (dynamischer Direktzugriffsspeicher) eine SRAM-Vorrichtung (statischer Direktzugriffsspeicher), eine Flash-Speichervorrichtung, eine Phasenwechselspeichervorrichtung oder irgendeine andere Speichervorrichtung mit einer geeigneten Leistungsfähigkeit sein, um als Prozessspeicher zu dienen. Bei einer Ausführungsform kann der Speicher 2430 als Systemspeicher für die Vorrichtung 2400 betrieben werden, um Daten und Anweisungen zu speichern, die verwendet werden, wenn der eine oder die mehreren Prozessoren 2404 eine Anwendung oder einen Prozess ausführen. Der Speicher 2430 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (egal ob langfristig oder temporär) bezüglich der Ausführung der Anwendungen und Funktionen der Vorrichtung 2400 speichern.
  • Elemente von verschiedenen Ausführungsformen und Beispielen sind auch als ein maschinenlesbares Medium (z. B. der Speicher 2430) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hierin erörterter Prozesse) bereitgestellt. Das maschinenlesbare Medium (z. B. Speicher 2430) kann, ohne darauf beschränkt zu sein, Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Arten maschinenlesbarer Medien beinhalten, die zum Speichern elektronischer oder computerausführbarer Anweisungen geeignet sind. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) an einen anfordernden Computer (z. B. einen Client) übertragen werden kann.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 Temperaturmessschaltungsanordnungen 2440, zum Beispiel zum Messen der Temperatur verschiedener Komponenten der Vorrichtung 2400. In einem Beispiel können die Temperaturmessschaltungsanordnungen 2440 eingebettet sein, oder mit verschiedenen Komponenten gekoppelt oder an solchen angebracht sein, deren Temperatur gemessen und überwacht werden soll. Zum Beispiel können die Temperaturmessschaltungsanordnungen 2440 die Temperatur eines oder mehrerer (oder innerhalb) der Kerne 2408a, 2408b, 2408c, des Spannungsreglers 2414, des Speichers 2430, einer Hauptplatine des SoC 2401 und/oder einer beliebigen geeigneten Komponente der Vorrichtung 2400 messen.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 Leistungsmessschaltungsanordnungen 2442, z. B. zum Messen einer von einer oder mehreren Komponenten der Vorrichtung 2400 verbrauchten Leistung. Bei einem Beispiel können die Leistungsmessschaltungsanordnungen 2442 zusätzlich zu oder anstelle des Messens der Leistung Spannung und/oder Strom messen. Bei einem Beispiel können die Leistungsmessschaltungsanordnungen 2442 eingebettet sein oder mit verschiedenen Komponenten gekoppelt oder an solchen angebracht sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch gemessen und überwacht werden soll. Zum Beispiel können die Leistungsmessschaltungsanordnungen 2442 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 2414 zugeführt werden, Leistung, die dem SoC 2401 zugeführt wird, Leistung, die der Vorrichtung 2400 zugeführt wird, Leistung, die durch den Prozessor 2404 (oder eine beliebige andere Komponente) der Vorrichtung 2400 verbraucht wird, usw. messen.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine oder mehrere Spannungsregler-Schaltungsanordnungen, die im Allgemeinen als Spannungsregler (VR) 2414 bezeichnet werden, wie etwa als SCVR. VR 2414 erzeugt Signale mit geeigneten Spannungspegeln, die geliefert werden können, um beliebige geeignete Komponenten der Vorrichtung 2400 zu betreiben. Lediglich als ein Beispiel ist veranschaulicht, dass VR 2414 Signale an den Prozessor 2404 der Vorrichtung 2400 liefert. Bei einigen Ausführungsformen empfängt VR 2414 ein oder mehrere VID-Signale (VID: Voltage Identification) und erzeugt das Spannungssignal auf einem angemessenen Pegel basierend auf den VID-Signalen. Verschiedene Arten von VRs können für die VR 2414 genutzt werden. Beispielsweise kann der VR 2414 einen „Abwärts“- bzw. „Buck“-VR, einen „Aufwärts“- bzw. „Boost“-VR, eine Kombination von Buck- und Boost-VRs, Regler für niedrige Spannungsdifferenz bzw. LDO-Regler (LDO - low dropout), getaktete DC-DC-Regler usw. beinhalten. Ein Buck-VR wird im Allgemeinen in Leistungslieferungsanwendungen verwendet, in denen eine Eingangsspannung mit einem kleineren als dem Einheitsverhältnis in eine Ausgangsspannung transformiert werden muss. Ein Boost-VR wird im Allgemeinen in Leistungslieferungsanwendungen verwendet, in denen eine Eingangsspannung mit einem größeren als dem Einheitsverhältnis in eine Ausgangsspannung transformiert werden muss. Bei manchen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch PCU 2410a/b und/oder PMIC 2412 gesteuert wird. Bei manchen Ausführungsformen weist jeder Kern ein Netzwerk von verteilten LDOs auf, um eine effiziente Leistungsverwaltungssteuerung bereitzustellen. Die LDOs können digital, analog oder eine Kombination von digitalen oder analogen LDOs sein. Der VR ist ein adaptiver VR, der eine adaptive Spannungsausgabe liefern kann, wie unter Bezugnahme auf verschiedene Ausführungsformen erörtert wurde.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 einen oder mehrere Taktgeneratorschaltungsanordnungen, die allgemein als Taktgenerator 2416 bezeichnet werden. Der Taktgenerator 2416 erzeugt Taktsignale mit geeigneten Frequenzniveaus, die beliebigen geeigneten Komponenten der Vorrichtung 2400 zugeführt werden können. Lediglich als ein Beispiel ist veranschaulicht, dass der Taktgenerator 2416 Taktsignale an den Prozessor 2404 der Vorrichtung 2400 liefert. Bei einigen Ausführungsformen empfängt der Taktgenerator 2416 ein oder mehrere Frequenzidentifikations(FID)-Signale und generiert basierend auf den FID-Signalen die Taktsignale bei einer geeigneten Frequenz. Der Taktgenerator 2416 ist eine adaptive Taktquelle, der eine adaptive Frequenzausgabe liefern kann, wie unter Bezugnahme auf verschiedene Ausführungsformen erörtert wurde.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine Batterie 2418, die verschiedenen Komponenten der Vorrichtung 2400 Leistung zuführt. Lediglich als ein Beispiel ist die Batterie 2418 derart dargestellt, dass sie dem Prozessor 2404 Leistung zuführt. Wenngleich in den Figuren nicht veranschaulicht, kann die Vorrichtung 2400 eine Ladungsschaltungsanordnung umfassen, z. B. zum Aufladen der Batterie, basierend auf einer von einem AC-Adapter empfangenen Wechselstromleistungsversorgung (AC-Leistungsversorgung).
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine Leistungssteuereinheit (PCU, Power Control Unit) 2410 (auch als Leistungsmanagementeinheit (PMU, Power Management Unit), Leistungssteuerung usw. bezeichnet). In einem Beispiel können einige Abschnitte der PCU 2410 durch einen oder mehrere Prozessorkerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410a gekennzeichnet. In einem Beispiel können einige weitere Abschnitte der PCU 2410 außerhalb der Prozessorkerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410b gekennzeichnet. Die PCU 2410 kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Die PCU 2410 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) einschließen, um verschiedene Leistungsverwaltungsoperationen für die Einrichtung 2400 zu implementieren.
  • Bei einigen Ausführungsformen umfasst die Vorrichtung 2400 eine integrierte Schaltung zur Leistungsverwaltung (Power Management Integrated Circuit - PMIC) 2412, zum Beispiel zum Umsetzen verschiedener Leistungsverwaltungsoperationen für die Vorrichtung 2400. Bei einigen Ausführungsformen ist die PMIC 2412 eine umkonfigurierbare integrierte Schaltung zur Leistungsverwaltung (Reconfigurable Power Management IC - RPMIC) und/oder eine IMVP (Intel® Mobile Voltage Positioning). Bei einem Beispiel befindet sich die PMIC innerhalb eines von dem Prozessor 2404 separierten IC-Chips. Sie kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Die PMIC 2412 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 zu implementieren.
  • In einem Beispiel umfasst die Vorrichtung 2400 eine oder beide der PCU 2410 oder der PMIC 2412. In einem Beispiel kann eine von der PCU 2410 oder der PMIC 2412 in der Vorrichtung 2400 fehlen, und somit sind diese Komponenten unter Verwendung von gestrichelten Linien veranschaulicht.
  • Verschiedene Leistungsverwaltungsoperationen der Vorrichtung 2400 können durch die PCU 2410, durch die PMIC 2412 oder durch eine Kombination aus der PCU 2410 und der PMIC 2412 durchgeführt werden. Beispielsweise können die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. P-Zustand) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Beispielsweise können die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. gemäß der Advanced Configuration and Power Interface(ACPI)-Spezifikation) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Lediglich als ein Beispiel können die PCU 2410 und/oder die PMIC 2412 bewirken, dass verschiedene Komponenten der Vorrichtung 2400 in einen Schlafzustand, in einen aktiven Zustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. übergehen. In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 jeweils eine Spannungsausgabe durch den VR 2414 (z. B. SCVR) und/oder eine Frequenz einer Taktsignalausgabe durch den Taktgenerator z. B. durch Ausgeben des VID-Signals und/oder des FID-Signals steuern. In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 Batterieleistungsnutzung, das Laden der Batterie 2418 und auf den Leistungseinsparungsbetrieb bezogene Merkmale steuern.
  • Der Taktgenerator 2416 kann eine Phasenregelschleife (PLL: Phase Locked Loop), eine Frequenzregelschleife (FLL: Frequency Locked Loop) oder eine beliebige geeignete Taktquelle umfassen. Bei manchen Ausführungsformen weist jeder Kern von Prozessor 2404 seine eigene Taktquelle auf. Von daher kann jeder Kern unabhängig von der Betriebsfrequenz des anderen Kerns bei einer Frequenz arbeiten. Bei einigen Ausführungsformen führt die PCU 2410 und/oder die PMIC 2412 eine adaptive oder dynamische Frequenzskalierung oder -anpassung aus. Die Taktfrequenz eines Prozessorkerns kann beispielsweise erhöht werden, wenn der Kern nicht an dessen Maximalleistungsaufnahmeschwelle oder -grenze betrieben wird. Bei einigen Ausführungsformen bestimmt die PCU 2410 und/oder die PMIC 2412 die Betriebsbedingung jedes Kerns eines Prozessors und stellt opportunistisch die Frequenz und/oder Leistungsversorgungsspannung dieses Kerns ein, ohne dass die Kerntaktungsquelle (zum Beispiel PLL dieses Kerns) an Starre verliert, wenn die PCU 2410 und/oder PMIC 2412 bestimmt, dass der Kern unterhalb eines Zielleistungsfähigkeitsniveaus arbeitet. Falls beispielsweise ein Kern weniger Strom als ein diesem Kern oder Prozessor 2404 zugeteilter Gesamtstrom aus einer Leistungsversorgungsleitung zieht, dann kann die PCU 2410 und/oder die PMIC 2412 temporär den Leistungsabzug für diesen Kern oder Prozessor 2404 (z. B. durch Erhöhen der Taktfrequenz und/oder des Leistungszufuhrspannungspegels) erhöhen, sodass der Kern oder der Prozessor 2404 auf einem höheren Leistungsfähigkeitsniveau agieren kann. Deshalb kann die Spannung und/oder die Frequenz temporär für den Prozessor 2404 erhöht werden, ohne die Produktzuverlässigkeit zu verletzen.
  • In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 Leistungsverwaltungsoperationen durchführen, z. B. zumindest teilweise auf der Grundlage des Empfangens von Messungen der Leistungsmessschaltungsanordnungen 2442, der Temperaturmessschaltungsanordnungen 2440, des Ladestands der Batterie 2418 und/oder jeglicher anderer zweckmäßiger Informationen, die für die Leistungsverwaltung verwendet werden können. Hierfür ist die PMIC 2412 mit einem oder mehreren Sensoren kommunikativ gekoppelt, um verschiedene Werte/Variationen von einem oder mehreren Faktoren, die eine Auswirkung auf das Leistungs- bzw. thermische Verhalten des Systems/der Plattform haben, zu erfassen bzw. zu detektieren. Beispiele für den einen oder die mehreren Faktoren beinhalten elektrischen Strom, Spannungsabsenkung, Temperatur, Betriebsfrequenz, Betriebsspannung, Leistungsaufnahme, Inter-Kern-Kommunikationsaktivität usw. Einer oder mehrere dieser Sensoren können in physischer Nähe (und/oder thermischem Kontakt bzw. thermischer Kopplung) zu einer oder mehreren Komponenten oder logischen/IP-Blöcken eines Rechensystems bereitgestellt sein. Zusätzlich kann der Sensor bzw. können die Sensoren in mindestens einer Ausführungsform direkt mit der PCU 2410 und/oder der PMIC 2412 gekoppelt sein, um der PCU 2410 und/oder der PMIC 2412 zu erlauben, Prozessorkernenergie zumindest teilweise auf der Grundlage eines Werts bzw. von Werten, der bzw. die durch einen oder mehrere der Sensoren detektiert wurden, zu verwalten.
  • Ebenso ist ein Beispielsoftwarestapel der Vorrichtung 2400 veranschaulicht (obgleich nicht alle Elemente des Softwarestapels veranschaulicht sind). Lediglich als ein Beispiel können die Prozessoren 2404 Anwendungsprogramme 2450, das Betriebssystem 2452, ein oder mehrere Leistungsverwaltung-spezifische (PM-spezifische) Anwendungsprogramme (zum Beispiel allgemein als PM-Anwendungen 2458 bezeichnet) und/oder dergleichen ausführen. PM-Anwendungen 2458 können auch von der PCU 2410 und/oder PMIC 2412 ausgeführt werden. Das OS 2452 kann auch eine oder mehrere PM-Anwendungen 2456a, 2456b, 2456c beinhalten. Das OS 2452 kann auch verschiedene Treiber 2454a, 2454b, 2454c usw. beinhalten, von denen einige für Leistungsverwaltungszwecke spezifisch sein können. Bei einigen Ausführungsformen kann die Vorrichtung 2400 ferner ein Basic Input/Output System (BIOS) 2420 umfassen. Das BIOS 2420 kann mit dem OS 2452 (z. B. über einen oder mehrere Treiber 2454) kommunizieren, mit Prozessoren 2404 kommunizieren usw.
  • Beispielsweise können eine oder mehrere der PM-Anwendungen 2458, 2456, der Treiber 2454, des BIOS 2420 usw. verwendet werden, um für eine Leistungsverwaltung spezifische Aufgaben zu implementieren, z. B. zum Steuern einer Spannung und/oder Frequenz verschiedener Komponenten der Vorrichtung 2400, zum Steuern eines Reaktivierungszustands, Ruhezustands und/oder jedes anderes geeigneten Leistungszustands verschiedener Komponenten der Vorrichtung 2400, zum Steuern von Batterieleistungsnutzung, Laden der Batterie 2418, Merkmalen in Bezug auf einen Energiesparbetrieb usw.
  • In der Schrift bedeutet ein Bezug auf „eine Ausführungsform“, „genau eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“, dass ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Charakteristik, das bzw. die in Verbindung mit den Ausführungsformen beschrieben wird, in zumindest einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen enthalten ist. Die verschiedenen Austretensfälle von „einer Ausführungsform“, „genau einer Ausführungsform“ oder „einigen Ausführungsformen“ verweisen nicht notwendigerweise alle auf die selben Ausführungsformen. Falls die Schrift angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik enthalten sein „kann“, „eventuell“ oder „könnte“, muss diese spezielle Komponente, dieses spezielle Merkmal, diese spezielle Struktur oder diese spezielle Charakteristik nicht enthalten sein. Falls die Schrift oder der Anspruch auf „ein“ Element verweist, bedeutet dies nicht, dass es nur eines der Elemente gibt. Wenn sich die Schrift oder die Ansprüche auf „ein zusätzliches“ Element beziehen, schließt dies nicht aus, dass es mehr als eines der zusätzlichen Elemente gibt.
  • Des Weiteren können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristika in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Weise kombiniert sein. Zum Beispiel kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert sein, wo sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristika, die mit den zwei Ausführungsformen assoziiert sind, nicht gegenseitig ausschließen.
  • Obgleich die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für den Durchschnittsfachmann angesichts der vorstehenden Beschreibung viele Alternativen, Modifikationen und Variationen solcher Ausführungsformen offenkundig. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifikationen und Variationen einschließen, so dass sie in den breiten Schutzumfang der angehängten Ansprüche fallen.
  • Zusätzlich können wohl bekannte Leistungs-/Masseverbindungen zu Integrierter-Schaltkreis-Chips (IC-Chips) und anderen Komponenten innerhalb der präsentierten Figuren zur Vereinfachung der Veranschaulichung und Erörterung und um die Offenbarung nicht zu verdecken, gezeigt sein oder nicht. Ferner können Anordnungen in Blockdiagrammform gezeigt werden, um ein Verunklaren der Offenbarung zu vermeiden, und auch in Anbetracht dessen, dass Besonderheiten bezüglich der Implementierung solcher Blockdiagrammanordnungen stark von der Plattform abhängen, innerhalb derer die vorliegende Offenbarung implementiert werden soll (d. h. solche Besonderheiten sollten durchaus im Aufgabenbereich des Fachmanns liegen). Wo spezifische Einzelheiten (z. B. Schaltungen) dargelegt sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte einem Fachmann ersichtlich sein, dass die Offenbarung ohne oder mit Variation dieser spezifischen Einzelheiten umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend statt als einschränkend aufzufassen.
  • Die folgenden Beispiele werden zur Veranschaulichung der verschiedenen Ausführungsformen bereitgestellt. Diese Beispiele können auf beliebige zweckdienliche Weise voneinander abhängen.
  • Beispiel 1: Eine Einrichtung, die Folgendes umfasst: eine Vielzahl von Schaltkondensatortreibern, die mit einem Eingangsversorgungsknoten und einem Ausgangsversorgungsknoten gekoppelt sind, wobei der Ausgangsversorgungsknoten eine Ausgangsspannung an eine oder mehrere Lasten liefern soll;einen Komparator zum Empfangen von mindestens drei Eingaben, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung, und einer Referenzspannung; undeine Steuerung, die mit dem Komparator gekoppelt ist, wobei die Steuerung ausgelegt ist zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber aus der Vielzahl von Schaltkondensatorphasentreibern.
  • Beispiel 2: Die Einrichtung von Beispiel 1, wobei der Komparator Folgendes umfasst: eine erste Schaltungsanordnung zum Differenzieren der Ausgangsspannung und zum Erzeugen einer ersten Ausgabe, die eine Differenzierung angibt;eine zweite Schaltungsanordnung zum Mitteln der Version einer Ausgangsspannung und zum Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; undeine dritte Schaltungsanordnung zum Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung und zum Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  • Beispiel 3: Die Einrichtung von Beispiel 2, wobei der Komparator einen Knoten zum Summieren gewichteter Versionen der ersten, der zweiten und der dritten Ausgabe, um eine vierte Ausgabe zu erzeugen, umfasst.
  • Beispiel 4: Die Einrichtung von Beispiel 3, wobei der Komparator einen getakteten Komparator zum Empfangen der vierten Ausgabe und zum Erzeugen der Ausgabe des Komparators umfasst.
  • Beispiel 5: Die Einrichtung von Beispiel 1, wobei ein einzelner Schaltkondensatortreiber aus der Vielzahl von Schaltkondensatortreibern Folgendes umfasst: mindestens zwei Kondensatoren; undeine Vielzahl von Transistoren, von denen einige mit den mindestens zwei Kondensatoren gekoppelt sind, wobei die Vielzahl von Transistoren durch zwei unterschiedliche Phasen eines Takts steuerbar sind.
  • Beispiel 6: Die Einrichtung von Beispiel 5, wobei die mindestens zwei Kondensatoren MIM-Kondensatoren sind.
  • Beispiel 7: Die Einrichtung von Beispiel 1, wobei ein einzelner Schaltkondensatortreiber der Vielzahl von Schaltkondensatortreibern als einer der Folgenden arbeiten kann: 2:3 Teiler oder 1:2 Teiler.
  • Beispiel 8: Die Einrichtung von Beispiel 1, wobei der Komparator ein Proportional-Differential-Mittelwertbildungs(PDA)-Komparator ist.
  • Beispiel 9: Die Einrichtung von Beispiel 1 umfasst einen Digital-Analog-Wandler (digital-to-analog converter - DAC) zum Erzeugen der Referenzspannung gemäß einer Bandlückenreferenz und einem digitalen Code.
  • Beispiel 10: Die Einrichtung von Beispiel 1 umfasst einen Spannungsteiler, der mit dem Ausgangsversorgungsknoten gekoppelt ist, um die Version der Ausgangsspannung zu erzeugen.
  • Beispiel 11: Die Einrichtung von Beispiel 1, wobei die Steuerung einen Hoch/Runter-Zähler umfasst.
  • Beispiel 12: Die Einrichtung von Beispiel 1, wobei die Steuerung den digitalen Code erzeugen soll, um zu bewirken, dass der eine oder die mehreren Schaltkondensatorphasentreiber der Vielzahl von Schaltkondensatorphasentreibern in einem Schaltkondensatorregelmodus oder einem Linearregelmodus gemäß Stromabforderung durch die eine oder die mehreren Lasten arbeiten.
  • Beispiel 13: Die Einrichtung von Beispiel 12, wobei der Schaltkondensatorregelmodus auftritt, wenn die Stromabforderung durch die eine oder die mehreren Lasten geringer als eine Schwelle ist.
  • Beispiel 14: Die Einrichtung von Beispiel 13, wobei der Linearregelmodus auftritt, wenn die Stromabforderung durch die eine oder die mehreren Lasten größer als die Schwelle ist.
  • Beispiel 15: Die Einrichtung von Beispiel 13, wobei die Schwelle etwa 100 Milliampere beträgt.
  • Beispiel 16: Einrichtung, die Folgendes umfasst: eine Vielzahl von Schaltkondensatortreibern, die mit einem Eingangsversorgungsknoten und einem Ausgangsversorgungsknoten gekoppelt sind, wobei der Ausgangsversorgungsknoten eine Ausgangsspannung an eine oder mehrere Lasten liefern soll; undeine Steuerung, gekoppelt mit der Vielzahl von Schaltkondensatortreiber und zum Bewirken, dass die Vielzahl von Schaltkondensatorphasentreibern in einem Schaltkondensatorregelmodus oder einem Linearregelmodus gemäß Stromabforderung durch die eine oder die mehreren Lasten arbeitet.
  • Beispiel 17: Die Einrichtung von Beispiel 16, die einen Komparator umfasst, der mit der Steuerung gekoppelt ist, wobei der Komparator mindestens drei Eingaben empfangen soll, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung und einer Referenzspannung.
  • Beispiel 18: Einrichtung von Beispiel 17, wobei die Steuerung ausgelegt ist zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber aus der Vielzahl von Schaltkondensatorphasentreibern, und wobei der Komparator Folgendes umfasst: eine erste Schaltungsanordnung zum Differenzieren der Ausgangsspannung und zum Erzeugen einer ersten Ausgabe, die eine Differenzierung angibt; eine zweite Schaltungsanordnung zum Mitteln der Version einer Ausgangsspannung und zum Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; undeine dritte Schaltungsanordnung zum Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung und zum Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  • Beispiel 19: Ein System, das Folgendes umfasst: einen Speicher;einen Prozessorkern, der mit dem Speicher gekoppelt ist; einen Spannungsregler, der mit dem Prozessorkern gekoppelt ist, wobei der Spannungsregler Folgendes umfasst: eine Vielzahl von Schaltkondensatortreibern, die mit einem Eingangsversorgungsknoten und einem Ausgangsversorgungsknoten gekoppelt sind, wobei der Ausgangsversorgungsknoten eine Ausgangsspannung an den Prozessorkern liefern soll; undeine Steuerung, gekoppelt mit der Vielzahl von Schaltkondensatortreiber und zum Bewirken, dass die Vielzahl von Schaltkondensatorphasentreibern in einem Schaltkondensatorregelmodus oder einem Linearregelmodus gemäß Stromabforderung durch den Prozessorkern arbeitet; undeine Drahtlosschnittstelle, um dem Prozessorkern Kommunizieren mit einer anderen Vorrichtung zu ermöglichen.
  • Beispiel 20: Das System von Beispiel 19, wobei der Spannungsregler einen Komparator umfasst, der mit der Steuerung gekoppelt ist, wobei der Komparator mindestens drei Eingaben empfangen soll, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung und einer Referenzspannung.
  • Beispiel 21: System von Beispiel 20, wobei die Steuerung ausgelegt ist zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber aus der Vielzahl von Schaltkondensatorphasentreibern, und wobei der Komparator Folgendes umfasst: eine erste Schaltungsanordnung zum Differenzieren der Ausgangsspannung und zum Erzeugen einer ersten Ausgabe, die eine Differenzierung angibt;eine zweite Schaltungsanordnung zum Mitteln der Version einer Ausgangsspannung und zum Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; undeine dritte Schaltungsanordnung zum Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung und zum Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  • Es wird eine Zusammenfassung bereitgestellt, die es dem Leser ermöglicht, die Natur und den Kern der technischen Offenbarung zu erfassen. Die Zusammenfassung wird mit dem Verständnis eingereicht, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche zu beschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 16/563495 [0001]

Claims (24)

  1. Einrichtung, die Folgendes umfasst: eine Vielzahl von Schaltkondensatortreibern, die mit einem Eingangsversorgungsknoten und einem Ausgangsversorgungsknoten gekoppelt sind, wobei der Ausgangsversorgungsknoten eine Ausgangsspannung an eine oder mehrere Lasten liefern soll; einen Komparator zum Empfangen von mindestens drei Eingaben, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung, und einer Referenzspannung; und eine Steuerung, die mit dem Komparator gekoppelt ist, wobei die Steuerung ausgelegt ist zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber aus der Vielzahl von Schaltkondensatorphasentreibern.
  2. Einrichtung nach Anspruch 1, wobei der Komparator Folgendes umfasst: eine erste Schaltungsanordnung zum Differenzieren der Ausgangsspannung und zum Erzeugen einer ersten Ausgabe, die eine Differenzierung angibt; eine zweite Schaltungsanordnung zum Mitteln der Version einer Ausgangsspannung und zum Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; und eine dritte Schaltungsanordnung zum Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung und zum Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  3. Einrichtung nach Anspruch 2, wobei der Komparator einen Knoten zum Summieren gewichteter Versionen der ersten, der zweiten und der dritten Ausgabe, um eine vierte Ausgabe zu erzeugen, umfasst.
  4. Einrichtung nach Anspruch 3, wobei der Komparator einen getakteten Komparator zum Empfangen der vierten Ausgabe und zum Erzeugen der Ausgabe des Komparators umfasst.
  5. Einrichtung nach Anspruch 1, wobei ein einzelner Schaltkondensatortreiber aus der Vielzahl von Schaltkondensatortreibern Folgendes umfasst: mindestens zwei Kondensatoren; und eine Vielzahl von Transistoren, von denen einige mit den mindestens zwei Kondensatoren gekoppelt sind, wobei die Vielzahl von Transistoren durch zwei unterschiedliche Phasen eines Takts steuerbar sind.
  6. Einrichtung nach Anspruch 5, wobei die mindestens zwei Kondensatoren MIM-Kondensatoren sind.
  7. Einrichtung nach Anspruch 1, wobei ein einzelner Schaltkondensatortreiber der Vielzahl von Schaltkondensatortreibern als einer der Folgenden arbeiten kann: 2:3 Teiler oder 1:2 Teiler.
  8. Einrichtung nach Anspruch 1, wobei der Komparator ein Proportional-Differential-Mittelwertbildungs(PDA)-Komparator ist.
  9. Einrichtung nach Anspruch 1, umfassend einen Digital-Analog-Wandler bzw. DAC zum Erzeugen der Referenzspannung gemäß einer Bandlückenreferenz und einem digitalen Code.
  10. Einrichtung nach Anspruch 1, umfassend einen Spannungsteiler, der mit dem Ausgangsversorgungsknoten gekoppelt ist, um die Version der Ausgangsspannung zu erzeugen.
  11. Einrichtung nach einem der Ansprüche 1 bis 10, wobei die Steuerung einen Hoch/Runter-Zähler umfasst.
  12. Einrichtung nach Anspruch 1, wobei die Steuerung den digitalen Code erzeugen soll, um zu bewirken, dass der eine oder die mehreren Schaltkondensatorphasentreiber der Vielzahl von Schaltkondensatorphasentreibern in einem Schaltkondensatorregelmodus oder einem Linearregelmodus gemäß Stromabforderung durch die eine oder die mehreren Lasten arbeiten.
  13. Einrichtung nach Anspruch 12, wobei der Schaltkondensatorregelmodus auftritt, wenn die Stromabforderung durch die eine oder die mehreren Lasten geringer als eine Schwelle ist.
  14. Einrichtung nach Anspruch 13, wobei der Linearregelmodus auftritt, wenn die Stromabforderung durch die eine oder die mehreren Lasten größer als die Schwelle ist.
  15. Einrichtung nach einem der Ansprüche 13 bis 14, wobei die Schwelle etwa 100 Milliampere beträgt.
  16. Einrichtung, die Folgendes umfasst: eine Vielzahl von Schaltkondensatortreibern, die mit einem Eingangsversorgungsknoten und einem Ausgangsversorgungsknoten gekoppelt sind, wobei der Ausgangsversorgungsknoten eine Ausgangsspannung an eine oder mehrere Lasten liefern soll; und eine Steuerung, gekoppelt mit der Vielzahl von Schaltkondensatortreiber und zum Bewirken, dass die Vielzahl von Schaltkondensatorphasentreibern in einem Schaltkondensatorregelmodus oder einem Linearregelmodus gemäß Stromabforderung durch die eine oder die mehreren Lasten arbeitet.
  17. Einrichtung nach Anspruch 16, die einen Komparator umfasst, der mit der Steuerung gekoppelt ist, wobei der Komparator mindestens drei Eingaben empfangen soll, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung und einer Referenzspannung.
  18. Einrichtung nach einem der Ansprüche 16 bis 17, wobei die Steuerung ausgelegt ist zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber aus der Vielzahl von Schaltkondensatorphasentreibern, und wobei der Komparator Folgendes umfasst: eine erste Schaltungsanordnung zum Differenzieren der Ausgangsspannung und zum Erzeugen einer ersten Ausgabe, die eine Differenzierung angibt; eine zweite Schaltungsanordnung zum Mitteln der Version einer Ausgangsspannung und zum Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; und eine dritte Schaltungsanordnung zum Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung und zum Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  19. System, umfassend: einen Speicher; eine oder mehrere Lasten, die einen Prozessorkern, der mit dem Speicher gekoppelt ist, beinhalten: einen Spannungsregler, der mit dem Prozessorkern gekoppelt ist, wobei der Spannungsregler nach einem der Ansprüche 1 bis 15 ist; und eine Drahtlosschnittstelle, die kommunikativ mit dem Prozessorkern gekoppelt ist.
  20. System, umfassend: einen Speicher; eine oder mehrere Lasten, die einen Prozessorkern, der mit dem Speicher gekoppelt ist, beinhalten: einen Spannungsregler, der mit dem Prozessorkern gekoppelt ist, wobei der Spannungsregler nach einem der Ansprüche 16 bis 18 ist; und eine Drahtlosschnittstelle, die kommunikativ mit dem Prozessorkern gekoppelt ist.
  21. Verfahren, das Folgendes umfasst: Liefern, über einen Ausgangsversorgungsknoten, einer Ausgangsspannung an eine oder mehrere Lasten, wobei eine Vielzahl von Schaltkondensatortreibern mit einem Eingangsversorgungsknoten und dem Ausgangsversorgungsknoten gekoppelt ist; Empfangen, durch einen Komparator, von mindestens drei Eingaben, einschließlich: einer Version einer Ausgangsspannung, der Ausgangsspannung und einer Referenzspannung; und Empfangen, durch eine Steuerung, einer Ausgabe des Komparators; Erzeugen eines digitalen Codes zum Aktivieren oder Deaktivieren eines oder mehrerer Schaltkondensatorphasentreiber der Vielzahl von Schaltkondensatorphasentreibern.
  22. Verfahren nach Anspruch 21, umfassend: Differenzieren der Ausgangsspannung, um eine erste Ausgabe zu erzeugen, die eine Differenzierung angibt; Mitteln der Version einer Ausgangsspannung, Erzeugen einer zweiten Ausgabe, die den Mittelwert angibt; Vergleichen der Version einer Ausgangsspannung mit der Referenzspannung; und Erzeugen einer dritten Ausgabe, die den Vergleich angibt.
  23. Verfahren nach Anspruch 22, umfassend Summieren gewichteter Versionen der ersten, der zweiten und der dritten Ausgabe, um eine vierte Ausgabe zu erzeugen.
  24. Verfahren nach einem der Ansprüche 21-23, umfassend Veranlassen, dass der eine oder die mehreren Schaltkondensatorphasentreiber der mehreren Schaltkondensatorphasentreiber in einem Schaltkondensatorregelmodus oder Linearregelmodus gemäß Stromabforderung durch die eine oder die mehreren Lasten arbeiten.
DE112020003722.3T 2019-09-06 2020-08-06 Digital-linearer hybrid-schaltkondensator-spannungsregler Pending DE112020003722T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/563,495 2019-09-06
US16/563,495 US11323026B2 (en) 2019-09-06 2019-09-06 Hybrid digital linear and switched capacitor voltage regulator
PCT/US2020/045274 WO2021045866A1 (en) 2019-09-06 2020-08-06 Hybrid digital linear and switched capacitor voltage regulator

Publications (1)

Publication Number Publication Date
DE112020003722T5 true DE112020003722T5 (de) 2022-04-21

Family

ID=74849638

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020003722.3T Pending DE112020003722T5 (de) 2019-09-06 2020-08-06 Digital-linearer hybrid-schaltkondensator-spannungsregler

Country Status (5)

Country Link
US (2) US11323026B2 (de)
JP (1) JP2022547787A (de)
CN (1) CN114175479A (de)
DE (1) DE112020003722T5 (de)
WO (1) WO2021045866A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220094256A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Two stage multi-input multi-output regulator
JP2022144011A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 電源回路及び半導体集積回路
US20230353048A1 (en) * 2022-04-29 2023-11-02 Apple Inc. Regulator Switch Array
CN117712820B (zh) * 2024-02-05 2024-04-19 成都光创联科技有限公司 激光器线性电源的驱动电路及激光器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636023B1 (en) * 1999-10-14 2003-10-21 Juniper Networks, Inc. Combined linear and switching voltage regulator
US20050036245A1 (en) * 2003-08-15 2005-02-17 Intersil Americas Inc. Bridge power converter overload protection
US7432844B2 (en) 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US8089788B2 (en) * 2008-09-30 2012-01-03 Intel Corporation Switched capacitor voltage regulator having multiple conversion ratios
US8253470B2 (en) 2010-08-04 2012-08-28 Broadcom Corporation Offset calibration for amplifiers
EP2798884A4 (de) 2011-12-27 2015-09-09 Intel Corp Multimodale spannungsregelung mit rückkopplung
JP2018169719A (ja) 2017-03-29 2018-11-01 富士通株式会社 電源回路
KR101902119B1 (ko) 2017-06-19 2018-11-07 전북대학교산학협력단 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기

Also Published As

Publication number Publication date
US11757357B2 (en) 2023-09-12
US20210075316A1 (en) 2021-03-11
JP2022547787A (ja) 2022-11-16
WO2021045866A1 (en) 2021-03-11
US11323026B2 (en) 2022-05-03
CN114175479A (zh) 2022-03-11
US20220239222A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
DE112019002883T5 (de) Vorrichtung und verfahren für proaktives leistungsmanagement
DE102020132721A1 (de) Vollständig digitaler spannungsmonitor (advm) mit einzelzykluslatenz
US10976764B2 (en) Differential to single-ended high bandwidth compensator
DE102016101808A1 (de) Spannungswandler für Leistungsverwaltung
US11444532B2 (en) Non-linear clamp strength tuning method and apparatus
DE102020131640A1 (de) Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen
DE112019002299T5 (de) Variabel adaptiver integrierter computational digital low-dropout-regler
EP3907866A1 (de) Vorrichtung und verfahren zur genauen laststrommessung
US11742754B2 (en) Enhanced constant-on-time buck intellectual property apparatus and method
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE102021126686A1 (de) Leistungsverwaltungseinrichtung und -verfahren für mehrebenenspeichersysteme
DE102021119090A1 (de) Einrichtung und verfahren für energieeffiziente kernspannungsauswahl
DE102021134615A1 (de) Vorrichtung und verfahren für kontextbasiertes aufladen von batterien
DE112019000265T5 (de) Zuverlässiger digitaler regler mit niedriger abfallspannung
DE102021121216A1 (de) Einrichtung und Verfahren zum Steuern eines Prozessorspitzensttroms
DE102021119677A1 (de) Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor
CN115378253A (zh) 计算型电流传感器
DE102021119048A1 (de) Einrichtung und verfahren für eine einheitliche halte- und reaktivierungsklemme
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite
DE102020134338A1 (de) Inferenzbasierte schnellladung
DE102021123826A1 (de) Verstärker mit niedriger leistung und bereichseffizienter verstärkungsbandbreite-verdreifachung
DE102022103790A1 (de) Einrichtung und verfahren zum detektieren einer leistungsversorgungssicherheitsanpassung und risikominderung
DE102021132804A1 (de) Ospm-richtlinienverfahren und -einrichtung zur dynamischen usb-c-modusauswahl