DE112019000265T5

DE112019000265T5 - Zuverlässiger digitaler regler mit niedriger abfallspannung

Info

Publication number: DE112019000265T5
Application number: DE112019000265.1T
Authority: DE
Inventors: Pascal A. MEINERZHAGEN; Stephen Kim; Minki Cho; Muhammad M. Khellah; Dongmin Yoon
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2018-02-07
Filing date: 2019-01-07
Publication date: 2020-08-27
Also published as: US20190243440A1; US10908673B2; WO2019156763A1

Abstract

Es wird eine Vorrichtung bereitgestellt, die umfasst: eine erste Vorrichtung, die mit einer ersten Stromversorgungsschiene gekoppelt ist; eine zweite Vorrichtung, die mit der ersten Vorrichtung in Reihe geschaltet ist, wobei die zweite Vorrichtung mit einer zweiten Stromversorgungsschiene gekoppelt ist; und eine dritte Vorrichtung, die mit der ersten und der zweiten Stromversorgungsschiene gekoppelt ist, wobei die erste Vorrichtung durch einen ersten Eingang gesteuert werden kann, wobei die zweite Vorrichtung durch einen zweiten Eingang gesteuert werden kann, wobei die dritte Vorrichtung durch einen dritten Eingang gesteuert werden kann, und wobei der erste Eingang eine analoge Vorspannung zwischen einem Hochleistungsversorgungspegel und einem Erdungsversorgungspegel ist.

Description

Diese Anmeldung beansprucht die Priorität der am 07. Februar 2018 eingereichten US-Patentanmeldung Nr. 15/891,081 mit dem Titel „RELIABLE DIGITAL LOW DROPOUT VOLTAGE REGULATOR“, die hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
HINTERGRUND
Digitale Spannungsregler mit niedriger Abfallspannung (Digital Low-Dropout (DLDO) Voltage Regulators (VRs)) werden verwendet, um eine dynamische Spannungs- und Frequenzskalierung (Dynamic Voltage and Frequency Scaling, DVFS) in modernen Systemson-Chip (SoCs) zu ermöglichen, bei denen verschiedene Schaltkreis-/Logikblöcke bei unterschiedlichen Spannungs-/Frequenz (Voltage/Frequency, V/F)-Betriebspunkten arbeiten, während sie durch eine gemeinsame Eingangsschiene (VCCin) versorgt werden.
Figurenliste
Die Ausführungsformen der Offenbarung werden anhand der folgenden detaillierten Beschreibung und der beigefügten Zeichnungen verschiedener Ausführungsformen der Offenbarung besser verstanden; sie dürfen jedoch nicht so verstanden werden, als beschränkten sie die Offenbarung auf die konkreten Ausführungsformen, sondern sie dienen lediglich der Erklärung und dem Verständnis.

1 veranschaulicht eine allgemeine Architektur eines digitalen Spannungsreglers mit niedriger Abfallspannung (Digital Low-Dropout (DLDO)) gemäß einigen Ausführungsformen der Offenbarung.
2A veranschaulicht einen ersten Abschnitt einer verteilten DLDO-Architektur von 1 gemäß einigen Ausführungsformen.
2B veranschaulicht einen zweiten Abschnitt der verteilten DLDO-Architektur von 1 gemäß einigen Ausführungsformen.
3A veranschaulicht ein Schaubild einer Leistungsgatter-Einheit und des zugehörigen Treibers der verteilten DLDO-Architektur von 1, wobei der Treiber durch einen Vergleichskreis gesteuert werden kann, gemäß einigen Ausführungsformen der Offenbarung.
3B veranschaulicht ein Schaubild einer Leistungsgatter-Einheit und des zugehörigen Treibers der verteilten DLDO-Architektur von 1, wobei der Treiber durch einen abstimmbaren Nachbildungskreis und einen Zeit-Digital-Wandler gesteuert werden kann, gemäß einigen Ausführungsformen der Offenbarung.
4 veranschaulicht ein Beispiel einer Taktgatterungsmethodik in einem verteilten Schieberegister, das für die verteilte DLDO-Architektur von 1 verwendet wird, gemäß einigen Ausführungsformen der Offenbarung.
5 veranschaulicht ein Diagramm, das einen Bereich von Vorspannungen für eine Vorrichtung eines primären Leistungsgatters der DLDO-Leistungsgatter-Einheit veranschaulicht, gemäß einigen Ausführungsformen.
6 veranschaulicht ein Schaubild eines R-2R-Digital-Analog-Wandlers (Digital-to-Analog Converter, DAC), der zum Generieren der Vorspannung für die primäre Leistungsgatter-Vorrichtung der DLDO-Leistungsgatter-Einheit verwendet wird, gemäß einigen Ausführungsformen.
7A veranschaulicht ein Schaubild eines adaptiven Prozess-Spannung-Temperatur (Process-Voltage-Temperature, PVT)-Vorspannungsgenerierungskreises für die primäre Leistungsgatter-Vorrichtung der DLDO-Leistungsgatter-Einheit gemäß einigen Ausführungsformen.
7B veranschaulicht ein Schaubild eines PVT-toleranten Vorspannungsgenerierungskreises für die primäre Leistungsgatter-Vorrichtung der DLDO-Leistungsgatter-Einheit gemäß einigen Ausführungsformen.
8 veranschaulicht ein Diagramm, das die Leistungseffizienz des DLDO bei Hoch- und Niedriglastbedingungen gemäß einigen Ausführungsformen veranschaulicht.
9 veranschaulicht einen Teil eines Grafikprozessor-Chips, der die verteilte DLDO-Architektur verwendet, gemäß einigen Ausführungsformen.
10 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer verteilten DLDO-Architektur gemäß einigen Ausführungsformen der Offenbarung.

DETAILLIERTE BESCHREIBUNG
Von DLDOs wird erwartet, dass sie ihre Ausgangsspannung Vout für stark variierende Lastströme (zum Beispiel von Leerlauf- zu „Leistungsvirus“-Strömen) und für verschiedene Eingangsversorgungsspannungs (VCCin)- und Abfallpegel regeln, während eine niedrige Vout-Welligkeit sowie hohe Strom- und Leistungseffizienzen beibehalten werden und während die Risiken der Finnen-Eigenerwärmung (Fin Self-Heating, FiSH) und der Elektromigration (Electro-Migration, EM) vermieden werden. FiSH ist ein zunehmend dominierendes Problem bei stark-skalierten FinFET-Technologien. DLDOs sollen oft einen großen Schaltkreisblocks bedienen, während eine streng begrenzte Menge an Obermetallressourcen für die Ausgangsschiene Vout zugewiesen werden kann, da diese am wenigsten widerstandsbehafteten Obermetallressourcen dringend von anderen Schaltkreisen des SoCs benötigt werden. Man kann auch davon ausgehen, dass die Implementierung von DLDOs kaum Auswirkungen auf die SoC-Designverfahren haben, die auf logischer Synthese und automatisierten Platzierungs- und Routungstechniken basieren.
Leider werden unter Niedriglastbedingungen oder bei hohen Abfallwerten nur wenige Leistungsgatter (Power Gates, PGs) in dem DLDO eingeschaltet, was zu übermäßig hohen Stromdichten und Zuverlässigkeitsrisiken (zum Beispiel FiSH- und EM-Risiken) in diesen aktiven PGs führt. Des Weiteren ist es eine Herausforderung, eine niedrige Vout-Welligkeit für hohe Abfallwerte in einem DLDO beizubehalten, wo alle PGs digital gesteuert werden. Darüber hinaus könnte der zusätzliche Leistungsbedarf des DLDO-Controllers die DLDO-Leistungseffizienz unter Niedriglastbedingungen begrenzen. Außerdem sind die meisten DLDOs als punktförmig verteilte Designs mit PG-Bänken am oberen und/oder am unteren Teil ihres Betriebsbereichs implementiert, was im Fall großer Betriebs-/Blockbereiche zu einem übermäßigen Einsatz von Obermetallressourcen führen kann, um den IR-Spannungsabfall innerhalb der Vout-Schiene zu begrenzen; das IR-Spannungsabfallproblem in der Vout-Schiene offenbart sich sogar schon bei kleineren Blöcken, wie zum Beispiel Grafikprozessor-Ausführungseinheiten (Execution Units, EUs). Des Weiteren verwenden viele DLDOs Spannungskomparatoren (zum Beispiel mit analoger Referenzspannungserzeugung und -routung) und lassen sich daher unter Umständen nicht ohne Weiteres in einen digitalen Designfluss integrieren.
Einige Ausführungsformen beschreiben ein DLDO-Design, das die oben genannten Probleme mildert. Im Vergleich zu typischen LDOs umfasst der DLDO verschiedener Ausführungsformen verteilte PG-Einheiten. Typische LDOs verwenden zwei Spannungskomparatoren, um fein auflösende und grob auflösende Steuerschleifen zu ermöglichen, einen Zeit-Digital-Wandler (Time-to-Digital Converter, TDC) nur zur Abfalldetektion und nicht für eine fein auflösende Steuerung, ein teures Code-Rotationsregime zum Verringern des EM- und FiSH-Risikos, eine relativ grob auflösende Taktgatterung im DLDO-Controller, eine langsame dynamische Offenkreis-Leistungsgatterung (Dynamic Power Gating, DPG) oder digital angesteuertes DPG mit begrenzter Abstimmungsfähigkeit und mit EM- und FiSH-Risiken. Umgekehrt umfasst der DLDO verschiedener Ausführungsformen verteilte PG-Einheiten, einschließlich eines primären PG (mit Unter-Treiberspannung Vud) parallel zu einem sekundären PG (SPG), eines geringen zusätzlichen Controller-Arbeitsaufwands (was zum Beispiel durch fein auflösende Taktgatterung und einen gemeinsamen Flipflop zum Steuern des PPG und SPG erreicht wird), eines dynamischen Leistungsgatterungs (DPG)-Modus (zum Beispiel eines primitiven DLDO-Modus zum Erzeugen eines Belastungskennlinieneffekts zur Leistungsreduzierung), der durch Vud-Justierung ermöglicht wird, und eines abstimmbaren Nachbildungskreises (Tunable Replica Circuit, TRC) mit einem einzelnen TDC sowohl für die fein auflösende als auch für die grob auflösende DLDO-Steuerung.
Der DLDO einiger Ausführungsformen erlaubt fein auflösende und grob auflösende Steuerschleifen durch Verwendung eines einzelnen voll-digitalen TRC mit integriertem TDC anstelle zweier Spannungskomparatoren. Der DLDO einiger Ausführungsformen verwendet einen TRC und einen einzelnen TDC nicht nur zum Detektieren und Mindern von Spannungsabfällen, sondern auch zum Regeln des DLDO-Ausgangs unter Stabilzustandsbedingungen. Der DLDO einiger Ausführungsformen wird trotz der zur Reduzierung des FiSH- und EM-Risikos verwendeten Unter-Treiberspannung Vud vollständig digital gesteuert. Der DLDO einiger Ausführungsformen verwendet eine Unter-Treiberspannung, um EM- und FiSH-Probleme zu vermeiden, was einfacher zu implementieren ist als Code-Rotations- oder Code-Roaming-Techniken und einen geringeren zusätzlichen Platz- und Leistungsbedarf mit sich bringt. Die DLDOs einiger Ausführungsformen weisen eine fein auflösende Taktgatterung auf. Beispielsweise kann der Takt an einer exakten Grenze zwischen Flipflops, die einen aktiven Takt verwenden können, und solchen, die nicht mehr getaktet werden, gegattert werden. Der DLDO einiger Ausführungsformen erreicht eine schnellere dynamische PG-Stärke-Justierung durch Umschalten zwischen verschiedenen Unter-Treiberspannungen des primären PG.
Im Gegensatz zur Verwendung von Kernzuständen zum Auslösen der PG-Stärke-Justierung kann der DLDO einiger Ausführungsformen in einem Beispiel Spannungskomparatoren und/oder TRCs verwenden, um Lastzustände im Allgemeinen und Spannungsabfälle im Besonderen zu detektieren und in Reaktion darauf die PG-Stärke-Justierung auszulösen. Der DLDO einiger Ausführungsformen verwendet eine Unter-Treiberspannung für das primäre PG, um dessen Stärke dynamisch zu justieren, was eine feinere PG-Stärke-Justierung ermöglicht und gleichzeitig dazu beiträgt, FiSH- und EM-Risiken des primären PG zu vermeiden.
Der DLDO einiger Ausführungsformen ermöglicht eine energieeffiziente Implementierung der dynamischen Spannungs- und Frequenzskalierung (Dynamic Voltage and Frequency Scaling, DVFS) bei gleichzeitiger Gewährleistung der Zuverlässigkeit des Leistungsgatters (Power Gate, PG) durch Minimieren des FiSH- und EM-Risikos und Verringern des Bedarfs an Metallressourcen für stark variierende Lasten und Ausfälle und das Implementieren in den modernsten CMOS-Knoten. Des Weiteren ist die DLDO-Implementierung mit dem digitalen Designfluss kompatibel, was die Integration erleichtert und die Designzeit verkürzt. Weitere technische Auswirkungen werden aus den verschiedenen Ausführungsformen und Figuren ersichtlich.
In der folgenden Beschreibung werden zahlreiche Details erörtert, um Ausführungsformen der vorliegenden Offenlegung eingehender zu erläutern. Dem Fachmann ist jedoch klar, dass Ausführungsformen der vorliegenden Offenbarung auch ohne diese konkreten Details praktiziert werden können. In anderen Fällen werden bekannte Strukturen und Vorrichtungen in Blockdiagrammform und nicht im Detail gezeigt, um wesentliche Aspekte der Beschreibung nicht in den Hintergrund treten zu lassen.
Es ist zu beachten, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien dargestellt werden. Einige Linien können dicker sein, um eine größere Anzahl konstituenter Signalwege anzudeuten, und/oder haben Pfeile an einem oder an mehreren Enden, um eine primäre Informationsflussrichtung anzudeuten. Solche Andeutungen sind nicht als Einschränkung gedacht. Vielmehr werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen gebraucht, damit ein Schaltkreis oder eine Logikeinheit besser verstanden werden kann. Jedes dargestellte Signal kann je nach konstruktiven Erfordernissen oder Präferenzen in Wirklichkeit ein oder mehrere Signale umfassen, die sich in beiden Richtungen bewegen können und mit jeder geeigneten Art von Signalregime implementiert werden können.
In der gesamten Spezifikation und in den Ansprüchen meint der Begriff „verbunden“ eine direkte Verbindung, wie zum Beispiel eine elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, ohne dazwischenliegende Vorrichtungen.
Der Begriff „gekoppelt“ meint eine direkte oder indirekte Verbindung, wie zum Beispiel eine direkte elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen.
Der Begriff „neben“ bezieht sich hier allgemein darauf, dass sich eine Position eines Dings neben einem anderen Ding (zum Beispiel unmittelbar daneben oder in der Nähe, mit einem oder mehreren Dingen dazwischen) oder an ein anderes Ding angrenzend (zum Beispiel anliegend) befindet.
Der Begriff „(Schalt)kreis“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die dafür ausgelegt sind, miteinander zusammenzuwirken, um eine gewünschte Funktion bereitzustellen.
Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, ein Spannungssignal, ein magnetisches Signal oder ein Daten-/Taktsignal beziehen. Die Bedeutung von „ein/einer/eine“ und „der/die/das“ enthält auch die Mehrzahlbedeutungen. Die Bedeutung von „in“ enthält „in“ und „auf“.
Der Begriff „Skalieren“ bezieht sich allgemein auf das Konvertieren eines Designs (Schaltbild und Layout) von einer Prozesstechnologie in eine andere Prozesstechnologie zu konvertieren und die anschließende Verkleinerung der Layoutfläche. Der Begriff „Skalieren“ bezieht sich allgemein auch auf die Verkleinerung von Layout und Bauelementen innerhalb desselben Technologieknotens. Der Begriff „Skalieren“ kann sich auch auf das Justieren (zum Beispiel Verlangsamen oder Beschleunigen, das heißt Verkleinern bzw. Vergrößern) einer Signalfrequenz relativ zu einem anderen Parameter, zum Beispiel dem Stromversorgungspegel, beziehen. Die Begriffe „im Wesentlichen“, „nahe“, ungefähr“ und „etwa“ meinen allgemein innerhalb ±10 % eines Zielwertes.
Sofern nicht anders angegeben, meint die Verwendung der Ordnungsadjektive „erster“, „zweiter“, „dritter“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich, dass auf verschiedene Instanzen gleicher Objekte verwiesen wird, und soll nicht implizieren, dass die auf diese Weise beschriebenen Objekte eine bestimmte Reihenfolge haben müssten, sei es zeitlich, räumlich, dem Rang nach, oder in einer sonstigen Weise.
Für die Zwecke der vorliegenden Offenbarung bedeuten die Formulierungen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C).
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, sofern vorhanden, werden für deskriptive Zwecke verwendet und nicht unbedingt zum Beschreiben dauerhafter relativer Positionen.
Es wird darauf hingewiesen, dass jene Elemente der Figuren, die die gleichen Bezugszahlen (oder Namen) wie die Elemente jeder anderen Figur haben, in jeder Weise arbeiten oder funktionieren können, die der beschriebenen ähnelt, ohne darauf beschränkt zu sein.
Für die Zwecke der Ausführungsformen sind die Transistoren in verschiedenen hier beschriebenen Schaltkreisen und Logikblöcken Metall-Oxid-Halbleiter-Transistoren (MOS-Transistoren) oder deren Ableitungen, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse aufweisen. Zu Transistoren und/oder den MOS-Transistor-Ableitungen gehören auch Tri-Gate- und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnelungs-FETs (TFETs), Quadratdraht- oder Rechteckbandtransistoren, ferroelektrische FETs (FeFETs) oder andere Vorrichtungen, die eine Transistorfunktionalität implementieren, wie Kohlenstoff-Nanoröhren oder Spintronik-Vorrichtungen. Symmetrische Source- und Drain-Anschlüsse von MOSFETs sind identische Anschlüsse und werden hier austauschbar verwendet. Eine TFET-Vorrichtung hingegen hat asymmetrische Source- und Drain-Anschlüsse. Dem Fachmann ist klar, dass auch andere Transistoren, zum Beispiel Bipolartransistoren (BJT PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen.
1 veranschaulicht eine allgemeine Architektur 100 eines digitalen Spannungsreglers mit niedriger Abfallspannung (Digital Low-Dropout (DLDO)) gemäß einigen Ausführungsformen der Offenbarung. Die Architektur 100 veranschaulicht ein verteiltes DLDO-Regime, das Sensoren 101, einen Controller 102 und Leistungsgatter 103a/b umfasst, die durch sequentielle Logik gesteuert werden. Der DLDO kann gemäß einigen Ausführungsformen in eine Partition, wie zum Beispiel eine Grafikprozessor-Ausführungseinheit (Execution Unit, EU), integriert werden und nutzt vorhandene verteilte Leistungsgatter (Power Gates, PGs) in synergistischer Weise.
In einigen Ausführungsformen sind die Sensoren 101 an eine Ausgangsversorgungsschiene oder die Gate-Versorgungsschiene gekoppelt, die mit den Leistungsgattern gekoppelt ist. Die Leistungsgatter sind auch mit einer Eingangsversorgungsschiene oder einer ungegatterten Versorgungsschiene gekoppelt. In einigen Ausführungsformen enthalten die Sensoren 101 Spannungssensoren zum Abfühlen des Spannungspegels auf der Ausgangsversorgungsschiene. Diese Spannungssensoren können auf verschiedene Weise implementiert werden.
In einigen Ausführungsformen umfassen die Spannungssensoren 101 analoge Spannungskomparatoren mit den Referenzspannungen Vrefl und Vref2 für die fein auflösende bzw. grob auflösende Steuerung. Die Komparatoren vergleichen beispielsweise die Spannung auf der Ausgangsversorgungsschiene (die die Lasten mit Strom versorgt) mit den Referenzspannungen, um festzustellen, ob PGs ein- oder ausgeschaltet werden müssen, um die Spannung auf der Ausgangsversorgungsschiene zu justieren. In einigen Ausführungsformen umfasst der Spannungssensor 101 einen TRC (zum Beispiel einen einzelnen TRC) mit einem TDC, der beide Spannungskomparatoren ersetzt. Verschiedene Bits des TDC-Codes können zum Beispiel für die fein auflösenden und grob auflösenden Steuerschleifen verwendet werden.
In einigen Ausführungsformen werden das oder die Ausgangssignale des oder der Sensoren 101 durch den Controller 102 verarbeitet, der Steuersignale generiert, um halbe Reihen von PGs als Teil der fein auflösenden (linearen) Steuerschleife oder viele/alle PGs als Teil der grob auflösenden (nicht-linearen) Steuerschleife ein- und auszuschalten, was beim Einsetzen eines Spannungsabfalls ausgelöst wird. In einigen Ausführungsformen umfasst der Controller 102 einen Zähler, der bestimmt, wie viele PGs ein oder aus sind. In einigen Ausführungsformen wird der Zähler als ein verteiltes Schieberegister implementiert, das in Sektionen 103a und 103b unterteilt ist, zum Beispiel Nord- und Südsektion 103a bzw. 103b. In einem Beispiel werden Inkrementsignale (ninc oder sinc) alternativ an die Nord- und Südsektion 103a bzw. 103b gesendet. In einigen Ausführungsformen werden die PGs ausgehend vom oberen und unteren Rand der physischen Partition eingeschaltet, und dann werden zuletzt die mittleren PGs eingeschaltet. In einer solchen Ausführungsform befinden sich die Sensoren 101 in der Mitte der Partition, um den schlimmsten IR-Spannungsabfall innerhalb der Ausgangsversorgungsschiene (auch als die Vout-Schiene bezeichnet) zu erkennen.
2A veranschaulicht einen ersten Abschnitt 200 (zum Beispiel die Nordsektion 103a) der verteilten DLDO-Architektur von 1 gemäß einigen Ausführungsformen. Hier umfasst der erste Abschnitt 200 Leistungsgatter (Power Gate, PG)-Treiberzellen 201 und eine halbe Reihe von PGs 201. In einem Beispiel weist jede Sektion Reihen von PGs auf. In einigen Ausführungsformen steuert die PG-Treiberzelle 201 eine einzelne Reihe von PGs 201 in einer Auflösung von halben Reihen. In einigen Ausführungsformen umfasst die PG-Treiberzelle 201 zwei Flipflops 201a, um jede halbe Reihe von PGs zu steuern. In einigen Ausführungsformen bilden alle PG-Treiberzellen zusammen Schieberegister in der Nord- und der Südsektion 103a/b.
In einigen Ausführungsformen umfasst die PG-Einheit 202a primäre PG-Vorrichtungen (PPG) (zum Beispiel PPGa und PPGd) und ein sekundäres PG (SPG). In einigen Ausführungsformen ist das PPG (das PPGa und PPGd umfasst) mit der Eingangsversorgungsschiene (VCCin, auch als die ungegatterte Versorgungsschiene bezeichnet) und der Ausgangsversorgungsschiene (zum Beispiel Vout, auch als die gegatterte Versorgungsschiene bezeichnet) gekoppelt. In einigen Ausführungsformen ist das SPG parallel mit den kombinierten PPGs gekoppelt. In einigen Ausführungsformen wird der SPG während eines Umgehungsmodus oder im Fall extrem hoher Lastströme verwendet. Der Umgehungsmodus bezieht sich hier auf einen Hochleistungsmodus wie zum Beispiel einen Turbomodus, bei dem die Last einen höheren Strom und/oder eine höhere Spannung und/oder eine höhere Betriebsfrequenz verlangt.
In einigen Ausführungsformen wird PPGd digital angesteuert, und PPGa wird durch ein analoges Signal oder eine analoge Spannung oder Vorspannung, und zwar die Unter-Treiberspannung Vud, angesteuert. Ein analoges Signal ist jedes kontinuierliche Signal, bei dem das zeitveränderliche Merkmal (Variable) des Signals eine Darstellung einer anderen zeitveränderlichen Größe ist, das heißt analog zu einem anderen zeitveränderlichen Signal. Ein digitales Signal ist ein physikalisches Signal, das eine Darstellung einer Abfolge diskreter Werte (ein quantifiziertes zeitdiskretes Signal) ist, zum Beispiel eines beliebigen Bitstroms oder eines digitalisierten (abgetasteten und analog/digital-konvertierten) analogen Signals.
Unter den meisten Betriebsbedingungen arbeitet der DLDO nur mit PPGs, wobei Vud so eingestellt wird, dass FiSH- und EM-Risiken vermieden werden, während erforderlichenfalls ein genauer Sollpunkt, eine niedrige Vout-Welligkeit und ein hoher Abfallwert ermöglicht werden. In einigen Ausführungsformen kann es vorkommen, dass der DLDO-Controller anfängt, SPGs einzuschalten, wenn die PPGs unter hohen Lastbedingungen oder bei sehr niedrigen Abfallwerten (bei denen FiSH/EM weniger von Belang sind) voll ausgelastet sind.
2B veranschaulicht einen zweiten Abschnitt 220 (zum Beispiel die Südsektion 103b) der verteilten DLDO-Architektur von 1 gemäß einigen Ausführungsformen. Der zweite Abschnitt 220 ähnelt dem ersten Abschnitt 200, wo der PG-Treiber als 221 gekennzeichnet ist und Flipflops 221a aufweist, während die halbe PG-Reihe als 222 gekennzeichnet ist.
3A veranschaulicht das Schaubild 300 einer Leistungsgatter-Einheit 302/202a und des zugehörigen Treibers 301/201 der verteilten DLDO-Architektur von 1, wobei der Treiber durch eine Vergleichsschaltung 303/301 gesteuert werden kann, gemäß einigen Ausführungsformen der Offenbarung. In einigen Ausführungsformen umfasst der PG-Treiber 301/201 einen Flipflop 201a, ein NOR-Gate 301b und ein NAND-Gate 301c. In diesem Beispiel steuert der Ausgang ppg_enb des NOR-Gatters 301b das Leistungsgatter PPGd, und der Ausgang spg enb des NAND-Gatters 301c steuert das Leistungsgatter SPG. Der andere Flipflop, der mit dem Flipflop 201a gekoppelt ist, ist Teil eines Schieberegisters. Das Schaubild 300 zeigt, wie ein einzelner Flipflop 201a in dem PG-Treiber 301 verwendet wird, um sowohl das PPG als auch das SPG in seiner zugehörigen halben Reihe von PGs zu steuern.
In einigen Ausführungsformen umfasst die Vergleichsschaltung 303/101 einen ersten Komparator 303a und einen zweiten Komparator 303b. In einigen Ausführungsformen vergleichen der erste bzw. der zweite Komparator 303a/b die Ausgangsspannung Vout auf der Ausgangsversorgungsleitung mit einer oberen und einer unteren Schwelle Vrefl bzw. Vref2. Die Ausgänge Vcomp1 und Vcomp2 des ersten bzw. zweiten Komparators 303a/b informieren den Controller 102 darüber, ob die Ausgangsspannung auf der Ausgangsversorgungsschiene innerhalb der Schwellen oder außerhalb einer der Schwellen Vrefl oder Vref2 liegt. Allgemein wird Vout auf Vrefl geregelt. Wenn Vout auf einen Wert unter Vref2 fällt, so wird der Abfallreduzierungsprozess aktiviert. In einem solchen Beispiel wird möglicherweise nicht überwacht, ob Vout zwischen Vrefl und Vref2 liegt. Vielmehr soll Vout zum Beispiel im Wesentlichen gleich Vrefl sein. Der Controller 102 stellt dann einen Logikpegel für ensec (Aktivierung des sekundären Leistungsgatters) gemäß den Ausgängen Vcomp1 und Vcomp2 des ersten bzw. zweiten Komparators 303a/b ein.
In einigen Ausführungsformen verändert das zentral generierte Signal ensec (was für „enable secondary PG“ (Aktivieren des sekundären PG) steht) die Bedeutung des in dem Flipflop 201a gespeicherten Wertes. In diesem Beispiel werden, wenn ensec=0 ist, alle SPGs deaktiviert, und der DLDO regelt die Anzahl der PPGs, die eingeschaltet werden. Wenn der Ausgang ffQ des Flipflops 201a eine logische „1“ ist, dann ist hier ppg enb eine logische „0“, wodurch die primäre Leistungsgatter-Vorrichtung PPGd eingeschaltet wird. In einigen Ausführungsformen ist, wenn der Ausgang ffQ des Flipflops 201a eine logische „0“ ist, ppg enb eine logische „1“, was die primäre Leistungsgatter-Vorrichtung PPGd ausschaltet.
In einigen Ausführungsformen wird ensec auf 1 gesetzt, wenn die PPGs voll ausgelastet sind. In diesem Fall bleiben alle PPGs eingeschaltet, während der Flop nun dazu dient, die Anzahl der eingeschalteten SPGs zu regulieren. In einigen Ausführungsformen ist, wenn der Ausgang ffQ des Flipflops 201a eine logische „0“, spg_enb eine logische „0“, wodurch die sekundäre Leistungsgatter-Vorrichtung SPG eingeschaltet wird. In einigen Ausführungsformen ist, wenn der Ausgang ffQ des Flipflops 201a eine logische „1“ ist, spg enb eine logische „1“, wodurch die sekundäre Leistungsgatter-Vorrichtung SPG ausgeschaltet wird. Das Einzel-Flipflop-Regime einiger Ausführungsformen reduziert Fläche und Leistung im Vergleich zu einem einfacheren Ansatz, bei dem separate Flops zur Steuerung von PPGs und SPGs verwendet werden, erheblich.
3B veranschaulicht ein Schaubild einer Leistungsgatter-Einheit und des zugehörigen Treibers der verteilten DLDO-Architektur von 1, wobei der Treiber durch einen abstimmbaren Nachbildungskreis und einen Zeit-Digital-Wandler (TDC) gesteuert werden kann, gemäß einigen Ausführungsformen der Offenbarung. In Bezug auf den Betrieb ist der Einfluss von ensec der gleiche wie der mit Bezug auf 3A beschriebene. Allerdings wird hier die logische Ebene von ensec durch eine abstimmbaren Nachbildungskreis und den TDC 303c bestimmt.
In einigen Ausführungsformen ahmt der abstimmbare Nachbildungskreis die elektrischen Eigenschaften (zum Beispiel Ausbreitungsverzögerung, Zeitmarge, Vorrichtungsgrößen usw.) eines kritischen Zeitpfades in einer Logik oder einem Prozessor nach, die bzw. der über die von der Ausgangsversorgungsschiene bereitgestellte Leistung versorgt wird. In einigen Ausführungsformen umfasst der abstimmbare Nachbildungskreis einen Eingangs-Flipflop oder Zwischenspeicher 303a und kombinatorische Logik 303b. Derselbe Takt clk wird für die Abtastung der Daten des Eingangs-Flipflops oder Zwischenspeichers 303a und für den TDC 303c verwendet. Die kombinatorische Logik kann jeden beliebigen Satz von Vorrichtungen enthalten, um die Ausbreitungsverzögerung und die Vorrichtungskennlinien des kritischen Zeitpfades nachzuahmen. Dem Fachmann ist klar, dass ein kritischer Zeitpfad ein Pfad ist, der die maximale Betriebsfrequenz einer Logik oder eines Schaltkreises festlegt. Wenn eine Taktfrequenz oder Abtastfrequenz weiter erhöht wird, so können die Zeiteinschränkungen (zum Beispiel die Einrichtungszeit) für den kritischen Zeitpfad verletzt werden.
In einigen Ausführungsformen misst der TDC 303d die verbleibende Zeit in dem Taktzyklus, nachdem sich das Ausgangssignal des Flipflops 303a durch die kombinatorische Logik (und/oder die Interconnect-Verbindungen) 303b ausgebreitet hat. Wenn die verbleibende Zeit in dem Taktzyklus lang ist, so wird Vout durch Ausschalten von PGs gesenkt. Gibt es in dem Taktzyklus nur wenig oder gar keine verbleibende Zeit, so wird Vout durch Einschalten weiterer Leistungsgatter erhöht. Der Ausgang des TDC 303d wird durch den Controller 102 verarbeitet, um festzustellen, ob die PGs ein- oder ausgeschaltet werden müssen, und um den Logikpegel von ensec einzustellen. Wenn eine Einrichtungsverletzung detektiert wird, werden weitere Leistungsgatter (zuerst PPGs, dann SPGs, falls erforderlich) eingeschaltet, um den Spannungspegel von Vout auf der Ausgangsversorgungsschiene zu erhöhen.
4 veranschaulicht ein Beispiel einer Taktgatterungsmethodik 400 in einem verteilten Schieberegister, das für die verteilte DLDO-Architektur von 1 verwendet wird, gemäß einigen Ausführungsformen der Offenbarung. In einigen Ausführungsformen enthält jeder PG-Treiber ein Taktgatter, das den Takt stoppt, wenn die Flops in beiden benachbarten PG-Treibern alle den gleichen Wert speichern. Zum Beispiel müssen nur die PG-Treiber getaktet werden, die im nächsten Taktzyklus des Spannungsreglers (Voltage Regulator, VR) aktualisiert werden könnten oder den zentral generierten Takt durchlaufen müssen. In einigen Ausführungsformen sind einige PG-Treiber taktgegattert. In verschiedenen Ausführungsformen wird die Taktgatterung mit der feinen Auflösung einzelner PG-Treiber durchgeführt. In diesem Beispiel wird der Takt CLK für Sektion 403a, wo benachbarte PG-Treiber in ihren Flipflops den gleichen Wert „1“ speichern, gegattert (zum Beispiel wird der Takt nicht hin- und hergeschaltet oder ist aus). Jedes Kästchen innerhalb der Sektion 403 kann einen mit einem Flipflop gekoppelten Multiplexer umfassen, wobei der Multiplexer durch einen der Controller-Ausgang gesteuert werden kann, der selektiv entweder den dunklen oder den grauen Eingang für den Flipflop bereitstellt, wobei der dunkle Eingang den Wert eines zentraleren Flipflops in dem verteilten Schieberegister angibt und der graue Eingang den Wert eines entfernteren Flipflops in dem verteilten Schieberegister angibt. In diesem Beispiel wird der Takt CLK für Sektion 403b, wo mindestens ein benachbarter PG-Treiber einen anderen Wert in einem seiner Flipflops speichert, nicht gegattert (zum Beispiel wird der Takt hin- und hergeschaltet oder ist ein). Der Ausgang ffQ und ffQ bar (zum Beispiel invers zum Ausgang ffQ) des Flipflops wird dann durch die NOR/NAND-Gatter 301b bzw. c empfangen, um die Leistungsgatter zu steuern.
5 veranschaulicht ein Diagramm 500, das einen Bereich von Vorspannungen für eine Vorrichtung eines primären Leistungsgatters der DLDO-Leistungsgatter-Einheit veranschaulicht, gemäß einigen Ausführungsformen. Hier ist die x-Achse die Spannung Vout auf der Ausgangs-Stromversorgungsschiene, und die y-Achse ist die analoge Vorspannung V_UD zum Steuern des primären Leistungsgatters PPGa. Die Wellenformen 501 und 502 zeigen zwei Betriebsbereiche des primären Leistungsgatters PPGa, wobei Wellenform 501 die obere Grenze ist und Wellenform 502 die untere Grenze ist. Die Region zwischen den Wellenformen 501 und 502, zum Beispiel die gepunktete Linie, ist der bevorzugte Betriebsbereich. In diesem Beispiel wird, wenn V_UD zu niedrig ist (zum Beispiel unterhalb der Wellenform 502 liegt), das PPG zu stark und kann durch eine zu hohe Stromdichte beeinträchtigt werden und folglich mit EM- und FiSH-Problemen behaftet sein; und wenn die V_UD zu hoch ist (zum Beispiel oberhalb der Wellenform 501 liegt) so, wird das PPG zu schwach, was mehr PPGs oder häufige Unterstützung durch SPGs erfordern könnte.
6 veranschaulicht ein Schaubild 600 eines R-2R-Digital-Analog-Wandlers (Digital-to-Analog Converter, DAC), der zum Generieren der Vorspannung für das primäre Leistungsgatter PPGa der DLDO-Leistungsgatter-Einheit verwendet wird, gemäß einigen Ausführungsformen. In einigen Ausführungsformen wird V_UD oder Vo durch eine R-2R-DAC-Topologie generiert, die Übertragungsgatter (Transmission Gates, TGs) 601 als Schalter und als Einheitswiderstände umfasst. Andere DAC-Ausführungsformen sind ebenfalls möglich, zum Beispiel die ohmische String-R-Leiter-DAC-Topologie oder Schaltkondensator-DACs. Unterschiedliche PVT (Prozess, Spannung und TemperaturBedingungen können unterschiedliche DAC-Justierungen verwenden, um die optimale V_UD-Spannung für PPGa zu erzeugen. In einigen Ausführungsformen wird die Vorspannung durch einen Spannungsteiler generiert.
7A veranschaulicht ein Schaubild 700 (oder einen Schaltkreis 700) eines adaptiven PVT-Vorspannungsgenerierungskreises für das primäre Leistungsgatter PPGa der DLDO-Leistungsgatter-Einheit gemäß einigen Ausführungsformen. Das Schaubild 700 umfasst einen 2-Transistor-Vorspannungskreis, der eine p-Vorrichtung MP1 enthält, die mit einer n-Vorrichtung MN1 in Reihe geschaltet ist, wobei die p-Vorrichtung MP1 eine diodenverbundene Vorrichtung ist, die eine V_UD-Spannung (die gleiche wie Vgate) generiert. Hier liegt die V_UD-Spannung in einem zweckmäßigen Bereich zwischen Zuverlässigkeitsrisiko und Unterstützung für hohe Lasten. Der ideale Bereich der Unter-Treiberspannung V_UD ändert sich mit den PVT-Bedingungen. Der Vorspannungskreis 700 einiger Ausführungsformen passt sich automatisch an PVT-Bedingungen an und setzt auch über PVT-Veränderungen hinweg das Generieren einer V_UD-Spannung in dem zweckmäßigen Bereich fort. Zum Beispiel veranschaulicht eine detaillierte Schaltkreisanalyse, dass in einer langsamen Prozessecke mit höherer Schwellenspannung die generierte Vorspannung niedriger ist, während in einer schnellen Prozessecke mit niedrigerer Schwellenspannung die generierte Vorspannung höher ist. In einigen Ausführungsformen wird die n-Vorrichtung MN1 durch eine analoge Spannung Vid angesteuert, die durch einen einfachen ohmischen DAC wie zum Beispiel den, der in 6 gezeigt ist, generiert wird.
7B veranschaulicht ein Schaubild 720 (oder einen Schaltkreis 720) eines PVT-toleranten Vorspannungsgenerierungskreises für das primäre Leistungsgatter PPGa der DLDO-Leistungsgatter-Einheit gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst der Vorspannungskreis 720 p-Transistoren MP1, MP2, MP3 und MP4; n-Transistoren MN1, MN2, MN3, MN4 und MN5; Durchlass- oder Übertragungsgatter 722a, 722b und 722c; und den DAC 721, die in der gezeigten Weise miteinander gekoppelt sind. Der Schaltkreis 720 ermöglicht eine zusätzliche Abstimmbarkeit von VUD (die gleiche wie Vgate) im Fall eines extremen Ungleichgewichts zwischen p-Vorrichtungen und n-Vorrichtungen, wie zum Beispiel in schnellen n-Vorrichtungen und langsamen p-Vorrichtungen oder langsamen n-Vorrichtungen und schnellen p-Vorrichtungen, die sich aus Prozessschwankungen ergeben.
In einigen Ausführungsformen können die Transistoren MP2, MN3 und MP4 durch einen Aktivierungsbus EN gesteuert werden, der zusätzliche Abstimmbarkeit für V_UD bietet. Beispielsweise steuert EN[0] (ein Bit des Busses EN) oder sein Invers den Transistor MN3 und das Durchlassgatter 722c; EN[1] steuert den Transistor MP4 und das Durchlassgatter 722b, und EN[2] steuert den Transistor MP2 und das Durchlassgatter 722a. In einigen Ausführungsformen werden die Transistoren MN1, MN2, MN4 und MN5 durch einen DAC wie zum Beispiel den Schaltkreis 721 vorgespannt.
In einigen Ausführungsformen ist der Schaltkreis 720 für die Handhabung extremer Ungleichgewichte zwischen p- und n-Vorrichtungen ausgelegt. Wenn die p-Vorrichtungen schwach sind, so können zum Beispiel zwei parallele Zweige von p-Vorrichtungen, MP1 und MP3, aktiviert werden, um das p-Netzwerk stärker zu machen. Wenn die p-Vorrichtungen stark sind, so kann entweder der Zweig der MP1-Vorrichtung oder der Zweig der MP3-Vorrichtung deaktiviert werden. Ein ähnliches Regime gilt gemäß einigen Ausführungsformen auch für das n-Netzwerk. Wenn die n-Vorrichtungen schwach sind, so kann beispielsweise ein zweiter n-Zweig, MN1 und MN2, aktiviert werden. Dieser MN1- und MN2-Zweig wird gemäß einigen Ausführungsformen im Fall starker n-Vorrichtungen deaktiviert.
8 veranschaulicht ein Diagramm 800, das eine Leistungseffizienz des DLDO bei Hoch- und Niedriglastbedingungen gemäß einigen Ausführungsformen zeigt. Hier ist die x-Achse die Ausgangsspannung Vout (der Ausgangsstromversorgungsleitung) in Volt, und die y-Achse ist die Leistungseffizienz in Prozent. In diesem Beispiel liegt die gemessene DLDO-Leistungseffizienz bei Hoch (Niedrig)-Lastbedingungen 5,5 % (13,6 %) unter der idealen DLDO-Leistungseffizienz.
9 veranschaulicht einen Teil 900 (oder eine Architektur 900) eines Grafikprozessor-Chips, der die verteilte DLDO-Architektur verwendet, gemäß einigen Ausführungsformen. Hier umfasst die Architektur 900 mehrere Ausführungseinheiten (EU 0-N, wobei „N“ eine ganze Zahl größer als 0 ist), Grafikverarbeitungseinheit (Graphics Processing Unit, GPU)-Partitionen, und einen verteilten DLDO mit verteilten Leistungsgattern (zum Beispiel 103a/b), Taktverteilung und ungegatterter Stromversorgung V_IN. In einigen Ausführungsformen enthält jede EU außerdem einen DLDO-Controller (zum Beispiel Controller 102), eine gegatterte Stromversorgung V_OUT, und Lasten wie zum Beispiel eine Single Instruction Multiple Data (SIMD)-Gleitkommaeinheit (Floating Point Unit, FPU), Instruktionshol-Logik (Instruction Fetch Logic), einen Befehlskettenarbitrierer (Thread Arbiter), Sendelogik (Send Logic), Abzweiglogik (Branch Logic), und Grafikregisterdateien mit Bitzellen. In einigen Ausführungsformen werden Grafikregisterdecodierer durch Vin betrieben. Die GPU kann einen Befehlscache und einen Textur-Sampler enthalten. Die Taktverteilungslogik kann eine Leistungs-/Turbosteuerung und einen Taktfrequenzjustierkreis enthalten, der einen Takt CLK_EU für die Ausführungseinheit bereitstellt.
Obgleich verschiedene Ausführungsformen PPGa-Vorrichtungen, die mit VCCin gekoppelt sind, und PPGd-Vorrichtungen, die mit Vout gekoppelt sind, offenbaren, können die Positionen dieser primären Gatter-Vorrichtungen vertauscht werden. Zum Beispiel ist die PPGa-Vorrichtung mit der PPGd-Vorrichtung so in Reihe geschaltet, dass die PPGa-Vorrichtung mit Vout gekoppelt ist, während die PPGd-Vorrichtung mit Vccin gekoppelt ist.
10 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer verteilten DLDO-Architektur gemäß einigen Ausführungsformen der Offenbarung. 10 veranschaulicht ein Blockdiagramm einer Ausführungsform einer Mobilvorrichtung, in der Schnittstellenverbinder mit flacher Oberfläche verwendet werden könnten. In einigen Ausführungsformen stellt die Computervorrichtung 1600 eine mobile Computervorrichtung dar, wie zum Beispiel ein Computertablet, ein Mobiltelefon oder ein Smartphone, einen zur drahtlosen Kommunikation befähigten e-Reader, oder eine andere drahtlose Mobilvorrichtung. Es versteht sich, dass bestimmte Komponenten allgemein veranschaulicht sind und dass nicht alle Komponenten einer solchen Vorrichtung in der Computervorrichtung 1600 gezeigt sind.
In einigen Ausführungsformen enthält die Computervorrichtung 1600 gemäß einigen besprochenen Ausführungsformen den ersten Prozessor 1610, der eine verteilte DLDO-Architektur aufweist. Andere Blöcke der Computervorrichtung 1600 können gemäß einigen Ausführungsformen auch eine Vorrichtung zur PPM-Detektion enthalten. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können auch eine Netzwerkschnittstelle innerhalb von 1670 umfassen, wie zum Beispiel eine drahtlose Schnittstelle, so dass eine Systemausführungsform in eine Drahtlosvorrichtung integriert werden kann, zum Beispiel ein Mobiltelefon oder einen persönlichen digitalen Assistenten.
In einigen Ausführungsformen kann der Prozessor 1610 (und/oder der Prozessor 1690) eine oder mehrere physische Vorrichtungen wie zum Beispiel Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen oder andere Verarbeitungsmittel enthalten. Die durch den Prozessor 1610 ausgeführten Verarbeitungsoperationen enthalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der bzw. auf dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Zu den Verarbeitungsoperationen gehören Operationen im Zusammenhang mit der Eingabe/Ausgabe (E/A) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen im Zusammenhang mit Energieverwaltung, und/oder Operationen im Zusammenhang mit dem Verbinden der Computervorrichtung 1600 mit einer anderen Vorrichtung. Die Verarbeitungsoperationen können auch Operationen im Zusammenhang mit Audio-E/A und/oder Anzeige-E/A umfassen.
In einer Ausführungsform umfasst die Computervorrichtung 1600 ein Audio-Subsystem 1620, das Hardware-Komponenten (zum Beispiel Audio-Hardware und Audio-Schaltungen) und Software-Komponenten (zum Beispiel Treiber, Codecs) repräsentiert, die mit der Bereitstellung von Audio-Funktionen für die Computervorrichtung verknüpft sind. Zu den Audio-Funktionen können Lautsprecher- und/oder Kopfhörerausgabe wie auch Mikrofoneingabe gehören. Vorrichtungen für solche Funktionen können in die Computervorrichtung 1600 integriert oder mit der Computervorrichtung 1600 verbunden werden. In einer Ausführungsform interagiert ein Benutzer mit der Computervorrichtung 1600 durch Übermitteln von Audiobefehlen, die durch den Prozessor 1610 empfangen und verarbeitet werden.
In einigen Ausführungsformen umfasst die Computervorrichtung 1600 das Anzeige-Subsystem 1630. Das Anzeigesubsystem 1630 repräsentiert Hardwarekomponenten (zum Beispiel Anzeigevorrichtungen) und Softwarekomponenten (zum Beispiel Treiber), die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Computervorrichtung 1600 bereitstellen. Das Anzeigesubsystem 1630 enthält die Anzeigeschnittstelle 1632, die die spezielle Bildschirm- oder das Hardwarevorrichtung enthält, die dafür verwendet wird, dem Benutzer eine Anzeige zu geben. In einer Ausführungsform enthält die Anzeigeschnittstelle 1632 eine von dem Prozessor 1610 getrennte Logik, um mindestens einen Teil der mit der Anzeige verbundenen Verarbeitung auszuführen. In einer Ausführungsform enthält das Anzeige-Subsystem 1630 eine Touchscreenvorrichtung (oder ein Touchpad), die dem Benutzer sowohl eine Ausgabe als auch eine Eingabe ermöglicht.
In einigen Ausführungsformen umfasst die Computervorrichtung 1600 einen E/A-Controller 1640. Der E/A-Controller 1640 repräsentiert Hardwarevorrichtungen und Softwarekomponenten, die mit der Interaktion mit einem Benutzer zu tun haben. Der E/A-Controller 1640 ist dafür ausgelegt, Hardware zu managen, die Teil des Audio-Subsystems 1620 und/oder des Anzeige-Subsystems 1630 ist. Darüber hinaus veranschaulicht der E/A-Controller 1640 einen Verbindungspunkt für zusätzliche Vorrichtungen, die mit der Computervorrichtung 1600 verbunden werden und über die ein Benutzer mit dem System interagieren könnte. Zu den Vorrichtungen, die mit der Computervorrichtung 1600 verbunden werden können, könnten zum Beispiel Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Keypad-Vorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit bestimmten Anwendungen, wie zum Beispiel Kartenlesern oder anderen Vorrichtungen, gehören.
Wie oben bereits erwähnt, kann der E/A-Controller 1640 mit dem Audio-Subsystem 1620 und/oder dem Anzeige-Subsystem 1630 interagieren. Beispielsweise kann die Eingabe über ein Mikrofon oder eine andere Audiovorrichtung Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Computervorrichtung 1600 bereitstellen. Zusätzlich kann eine Audioausgabe anstelle von, oder zusätzlich zu, einer Anzeigeausgabe erfolgen. In einem anderen Beispiel, wenn das Anzeige-Subsystem 1630 einen Touchscreen enthält, fungiert die Anzeigevorrichtung auch als eine Eingabevorrichtung, die mindestens teilweise durch den E/A-Controller 1640 gemanagt werden kann. Es können auch zusätzliche Knöpfe oder Schalter an der Computervorrichtung 1600 vorhanden sein, um E/A-Funktionen bereitzustellen, die durch den E/A-Controller 1640 gemanagt werden.
In einer Ausführungsform managt der E/A-Controller 1640 Vorrichtungen wie zum Beispiel Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in die Computervorrichtung 1600 integriert werden kann. Die Eingabe kann Teil der direkten Benutzerinteraktion sein, kann aber auch Umgebungseingaben in das System bereitstellen, um dessen Betrieb zu beeinflussen (zum Beispiel Filtern von Rauschen, Einstellen von Anzeigen für Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera, oder andere Funktionen).
Die Computervorrichtung 1600 enthält in einigen Ausführungsformen eine Energieverwaltung 1650, die den Batteriestromverbrauch, das Laden der Batterie und Merkmale im Zusammenhang mit einem Energiesparbetrieb managt. Das Speicher-Subsystem 1660 enthält Speichervorrichtungen zum Speichern von Informationen in der Computervorrichtung 1600. Der Speicher kann nicht-flüchtige Speichervorrichtungen (deren Zustand sich nicht ändert, wenn die Stromversorgung der Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen (deren Zustand unbestimmt ist, wenn die Stromversorgung der Speichervorrichtung unterbrochen wird) enthalten. Das Speicher-Subsystem 1660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (langfristig oder temporär) speichern, die mit der Ausführung der Anwendungen und Funktionen der Computervorrichtung 1600 zusammenhängen.
Elemente von Ausführungsformen werden auch als ein maschinenlesbares Medium (zum Beispiel Speicher 1660) zum Speichern der computerausführbaren Anweisungen (zum Beispiel Anweisungen zum Implementieren anderer im vorliegenden Text besprochener Prozesse) bereitgestellt. Das maschinenlesbare Medium (zum Beispiel Speicher 1660) kann unter anderem Flash-Speicher, optische Disks, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Arten von maschinenlesbaren Medien, die zum Speichern elektronischer oder computerausführbarer Befehle geeignet sind, enthalten. Beispielsweise können Ausführungsformen der Offenbarung als ein Computerprogramm (zum Beispiel BIOS) heruntergeladen werden, das von einem räumlich abgesetzten Computer (zum Beispiel einem Server) auf einen anfordernden Computer (zum Beispiel einen Client) mittels Datensignalen über eine Kommunikationsverbindung (zum Beispiel ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
In einigen Ausführungsformen umfasst die Computervorrichtung 1600 eine Konnektivität 1670. Die Konnektivität 1670 enthält Hardwarevorrichtungen (zum Beispiel drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und Softwarekomponenten (zum Beispiel Treiber, Protokoll-Stapel), um eine Kommunikation der Computervorrichtung 1600 mit externen Vorrichtungen zu ermöglichen. Die Computervorrichtung 1600 könnte separate Vorrichtungen darstellen, wie zum Beispiel andere Computervorrichtungen, Drahtloszugangspunkte oder Basisstationen, sowie Peripherievorrichtungen wie zum Beispiel Headsets, Drucker oder andere Vorrichtungen.
Die Konnektivität 1670 kann mehrere verschiedene Arten von Konnektivität enthalten. Allgemein ausgedrückt, ist die Computervorrichtung 1600 mit Mobilfunkkonnektivität 1672 und drahtloser Konnektivität 1674 veranschaulicht. Die Mobilfunkkonnektivität 1672 bezieht sich allgemein auf Mobiltelefonnetzkonnektivität, die durch Funkbetreiber bereitgestellt wird, wie sie zum Beispiel über GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Code Division Multiple Access) oder Varianten oder Ableitungen, TDM (Time Division Multiplexing) oder Varianten oder Ableitungen, oder andere Mobiltelefoniestandards bereitgestellt wird. Die drahtlose Konnektivität (oder die drahtlose Schnittstelle) 1674 bezieht sich auf eine drahtlose Konnektivität, die nichts mit Mobilfunkkonnektivität zu tun hat, und kann Personal-Area-Netze (wie zum Beispiel Bluetooth, Near Field usw.), Local-Area-Netze (wie zum Beispiel Wi-Fi) und/oder Wide-Area-Netze (wie zum Beispiel WiMax) oder andere drahtlose Kommunikation enthalten.
In einigen Ausführungsformen umfasst die Computervorrichtung 1600 Peripherieanschlüsse 1680. Zu den Peripherieverbindungen 1680 gehören Hardwareschnittstellen und -verbinder sowie Softwarekomponenten (zum Beispiel Treiber, Protokollstapel) zum Herstellen von Peripherieverbindungen. Es versteht sich, dass die Computervorrichtung 1600 sowohl eine Peripherievorrichtung („zu“ 1682) zu anderen Computervorrichtungen sein könnte, dass aber auch Peripherievorrichtungen („von“ 1684) mit ihr verbunden sein könnten. Die Computervorrichtung 1600 hat üblicherweise über einen „Docking“-Verbinder, um eine Verbindung zu anderen Computervorrichtungen herzustellen, zum Beispiel zum Managen (zum Beispiel Herunter- und/oder Hochladen, Ändern, Synchronisieren) von Inhalten auf der Computervorrichtung 1600. Zusätzlich kann ein „Docking“-Verbinder es der Computervorrichtung 1600 ermöglichen, eine Verbindung mit bestimmten Peripherievorrichtungen herzustellen, die es der Computervorrichtung 1600 ermöglichen, die Ausgabe von Inhalten zum Beispiel an audiovisuelle oder andere Systeme zu steuern.
Zusätzlich zu einem proprietären Docking-Verbinder oder anderer proprietärer Verbindungshardware kann die Computervorrichtung 1600 über gängige oder standardisierte Verbinder Peripherieverbindungen 1680 herstellen. Zu gängige Arten können ein Universal Serial Bus (USB)-Verbinder (der beliebige aus einer Reihe verschiedener Hardwareschnittstellen enthalten kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Arten, gehören.
Wenn in der Spezifikation von „eine Ausführungsform“, „eine bestimmte Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ die Rede ist, so bedeutet das, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die in Verbindung mit den Ausführungsformen beschrieben wird, in mindestens einer Ausführungsform der Erfindung, aber nicht unbedingt in allen Ausführungsformen enthalten ist. Das verschiedentliche Auftauchen von „einer Ausführungsform“, „einer bestimmten Ausführungsform“ oder „einigen Ausführungsformen“ bezieht sich nicht unbedingt immer auf dieselben Ausführungsformen. Wenn in der Spezifikation ausgesagt wird, dass eine Komponente, ein Merkmal, eine Struktur oder eine Eigenschaft „möglicherweise enthalten ist“, „enthalten sein kann“ oder „enthalten sein könnte“, so muss diese bestimmte Komponente, dieses bestimmte Merkmal, diese bestimmte Struktur oder diese bestimmte Eigenschaft nicht unbedingt enthalten sein. Wenn in der Spezifikation oder in einem Anspruch von „einem“ Element die Rede ist, so bedeutet das nicht, dass es nur eines der Elemente gibt. Wenn in der Spezifikation oder in einem Anspruch von „einem zusätzlichen“ Element die Rede ist, so schließt das nicht aus, dass es mehr als eines der zusätzlichen Elemente gibt.
Darüber hinaus können die besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften in einer oder mehreren Ausführungsformen auf jede geeignete Weise kombiniert werden. Zum Beispiel kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall dort kombiniert werden, wo sich die mit den beiden Ausführungsformen verknüpften besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften nicht gegenseitig ausschließen.
Obgleich die Offenbarung in Verbindung mit konkreten Ausführungsformen beschrieben wurde, fallen dem Durchschnittsfachmann vor dem Hintergrund der obigen Beschreibung viele Alternativen, Modifizierungen und Variationen solcher Ausführungsformen ein. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifizierungen und Variationen enthalten, sofern sie in den weitgefassten Schutzumfang der beiliegenden Ansprüche fallen.
Zusätzlich können bekannte Strom- und Erdungsverbindungen zu integrierten Schaltkreis-Chips (IC-Chips) und anderen Komponenten innerhalb der gezeigten Figuren gezeigt oder auch weggelassen werden, um die Veranschaulichung und Besprechung zu vereinfachen und bestimmte Aspekte der Ausführungsformen nicht in den Hintergrund treten zu lassen. Des Weiteren können Anordnungen in Blockdiagrammform dargestellt werden, um zu vermeiden, dass bestimmte Aspekte der Offenbarung in den Hintergrund treten, und auch im Hinblick auf die Tatsache, dass Besonderheiten mit Bezug auf die Implementierung solcher Blockdiagrammanordnungen in hohem Maße von der Plattform abhängen, innerhalb der die vorliegende Offenbarung implementiert werden soll (das heißt, solche Besonderheiten dürften ohne Weiteres innerhalb des Kompetenzbereichs des Fachmanns liegen). Wenn spezifische Details (zum Beispiel Schaltkreise) dargelegt werden, um beispielhafte Ausführungsformen der Offenbarung zu beschreiben, so sollte dem Fachmann klar sein, dass die Offenbarung ohne oder mit Variationen dieser spezifischen Details praktiziert werden kann. Die Beschreibung ist daher als veranschaulichend und nicht als einschränkend anzusehen.
Es wird eine Zusammenfassung gegeben, die es dem Leser ermöglicht, die Art und den Inhalt der technischen Offenbarung zu erkennen. Die Zusammenfassung wird mit der Maßgabe gegeben, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche einzuschränken. Die folgenden Ansprüche werden hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich allein als eine separate Ausführungsform steht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15891081 [0001]

Claims

Vorrichtung, die umfasst: eine erste Vorrichtung, die mit einer ersten Stromversorgungsschiene gekoppelt ist; eine zweite Vorrichtung, die mit der ersten Vorrichtung in Reihe geschaltet ist, wobei die zweite Vorrichtung mit einer zweiten Stromversorgungsschiene gekoppelt ist; und eine dritte Vorrichtung, die mit der ersten und der zweiten Stromversorgungsschiene gekoppelt ist, wobei die erste Vorrichtung durch einen ersten Eingang gesteuert werden kann, wobei die zweite Vorrichtung durch einen zweiten Eingang gesteuert werden kann, wobei die dritte Vorrichtung durch einen dritten Eingang gesteuert werden kann, und wobei der erste Eingang eine analoge Vorspannung zwischen einem Hochleistungsversorgungspegel und einem Erdungsversorgungspegel ist.
Vorrichtung nach Anspruch 1, wobei die erste Stromversorgungsschiene dazu dient, eine ungegatterte Stromversorgung bereitzustellen.
Vorrichtung nach Anspruch 1, wobei die zweite Stromversorgungsschiene dazu dient, eine gegatterte Stromversorgung bereitzustellen.
Vorrichtung nach Anspruch 1, die eine Vorspannungsschaltung zum Generieren der analogen Vorspannung umfasst.
Vorrichtung nach Anspruch 4, wobei die Vorspannungsschaltung einen Digital/Analog-Wandler umfasst.
Vorrichtung nach Anspruch 1, wobei die zweite Vorrichtung während eines von einem Niedrigleistungsmodus, einem Hochleistungsmodus und einem Umgehungsmodus eingeschaltet wird.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei die zweite Vorrichtung eingeschaltet wird, bevor die dritte Vorrichtung eingeschaltet wird.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der zweite und der dritte Eingang durch eine Treiberschaltung generiert werden, die umfasst: ein NOR-Gatter, ein NAND-Gatter, und eine einzelne sequentielle Logik, die Eingänge in das NOR- und das NAND-Gatter bereitstellt.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste, die zweite und die dritte Vorrichtung p-Transistoren sind.
Vorrichtung nach Anspruch 1, die umfasst: einen abstimmbaren Nachbildungskreis zum Nachbilden eines kritischen Zeitpfades; und einen Zeit-Digital-Wandler, der mit dem abstimmbaren Nachbildungskreis gekoppelt ist, wobei ein Ausgang des abstimmbaren Nachbildungskreises in den Zeit-Digital-Wandler eingespeist wird, der eine Zeitmarge des kritischen Zeitpfades mit Bezug auf einen Takt bestimmt.
Vorrichtung nach Anspruch 10, die einen Controller zum Verarbeiten der Zeitmarge und zum Steuern des ersten, des zweiten oder des dritten Eingangs gemäß der Zeitmarge umfasst.
Vorrichtung nach Anspruch 1, die umfasst: einen ersten Komparator, der mit der zweiten Stromversorgungsschiene und einer ersten Referenz gekoppelt ist; einen zweiten Komparator, der mit der zweiten Stromversorgungsschiene und einer zweiten Referenz gekoppelt ist; und einen Controller, der Ausgänge des ersten und des zweiten Komparators empfängt und den ersten, zweiten oder dritten Eingang gemäß den Ausgängen des ersten und des zweiten Komparators steuert.
Vorrichtung, die umfasst: eine erste Stromversorgungsschiene zum Bereitstellen einer ungegatterten Stromversorgung; eine zweite Stromversorgungsschiene zum Bereitstellen einer gegatterten Stromversorgung; ein erstes Leistungsgatter, das enthält: einen ersten Transistor, der mit der ersten Stromversorgungsschiene gekoppelt ist und durch eine analoge Vorspannung gesteuert werden kann; und einen zweiten Transistor, der mit dem ersten Transistor in Reihe geschaltet ist und mit der zweiten Stromversorgungsschiene gekoppelt ist, wobei das erste Leistungsgatter durch einen ersten Eingang gesteuert werden kann; und ein zweites Leistungsgatter, das mit dem ersten Leistungsgatter parallelgeschaltet ist, wobei das zweite Leistungsgatter durch einen zweiten, von dem ersten Eingang getrennten Eingang gesteuert werden kann.
Vorrichtung nach Anspruch 13, die umfasst: einen ersten Komparator, der mit der zweiten Stromversorgungsschiene und einer ersten Referenz gekoppelt ist; einen zweiten Komparator, der mit der zweiten Stromversorgungsschiene und einer zweiten Referenz gekoppelt ist; und einen Controller, der die Ausgänge des ersten und des zweiten Komparators empfängt und den ersten oder zweiten Eingang gemäß den Ausgängen des ersten und des zweiten Komparators steuert.
Vorrichtung nach Anspruch 13, die umfasst: einen abstimmbaren Nachbildungskreis für einen kritischen Pfad, der mit der zweiten Stromversorgungsschiene gekoppelt ist; einen Zeit-Digital-Wandler (Time-to-Digital Converter, TDC), der mit der zweiten Stromversorgungsschiene oder der ersten Stromversorgungsschiene gekoppelt ist, wobei der TDC mit dem abstimmbaren Nachbildungskreis für einen kritischen Pfad gekoppelt ist; und einen Controller, der einen Ausgang des TDC empfängt, um den ersten oder den zweiten Eingang gemäß den Ausgängen des TDC zu steuern.
Vorrichtung nach einem der Ansprüche 13 bis 15, wobei der zweite Transistor des ersten Leistungsgatters und das zweite Leistungsgatter durch einen einzelnen Flipflop gesteuert werden können.
Vorrichtung nach einem der Ansprüche 13 bis 15, wobei die analoge Vorspannung durch eines oder mehrere von einem Digital/Analog-Wandler, einer diodenverbundenen Vorrichtung und einem Spannungsteiler generiert wird.
System, das umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor einen digitalen Regler mit niedriger Abfallspannung (Digital Low-Dropout (DLDO) Regulator) enthält, der eine Vorrichtung nach einem der Ansprüche 1 bis 12 umfasst; und eine Drahtlosschnittstelle, die es dem Prozessor ermöglicht, mit einem anderen System zu kommunizieren.
System nach Anspruch 18, wobei die erste, die zweite und die dritte Vorrichtung Teil eines Leistungsgatters sind, wobei der DLDO mehrere Leistungsgatter umfasst, die in dem Prozessor verteilt sind und durch einen Controller gesteuert werden können.
System, das umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist, wobei der Prozessor einen digitalen Regler mit niedriger Abfallspannung (Digital Low-Dropout (DLDO) Regulator) enthält, der eine Vorrichtung nach einem der Ansprüche 13 bis 17 umfasst; und eine Drahtlosschnittstelle, die es dem Prozessor ermöglicht, mit einem anderen System zu kommunizieren.
Verfahren, das umfasst: Steuern einer ersten Vorrichtung durch einen ersten Eingang, wobei die erste Vorrichtung mit einer ersten Stromversorgungsschiene gekoppelt ist; Steuern einer zweiten Vorrichtung durch einen zweiten Eingang, wobei die zweite Vorrichtung mit der ersten Vorrichtung in Reihe geschaltet ist, und wobei die zweite Vorrichtung mit einer zweiten Stromversorgungsschiene gekoppelt ist; und Steuern einer dritten Vorrichtung durch einen dritten Eingang, wobei die dritte Vorrichtung mit der ersten und der zweiten Stromversorgungsschiene gekoppelt ist; wobei der erste Eingang eine analoge Vorspannung zwischen einem Hochleistungsversorgungspegel und einem Erdungsversorgungspegel ist.
Verfahren nach Anspruch 21, das die Bereitstellung einer ungegatterten Stromversorgung für die erste Stromversorgungsschiene umfasst.
Verfahren nach Anspruch 21, das umfasst: Bereitstellen einer gegatterten Stromversorgung für die zweite Stromversorgung; Generieren der analogen Vorspannung über eine Vorspannungsschaltung, wobei die Vorspannungsschaltung einen Digital/Analog-Wandler umfasst; Einschalten der zweiten Vorrichtung während eines von einem Niedrigleistungsmodus, einem Hochleistungsmodus und einem Umgehungsmodus.
Vorrichtung nach einem der Ansprüche 21 bis 23, wobei die zweite Vorrichtung eingeschaltet wird, bevor die dritte Vorrichtung eingeschaltet wird.
Vorrichtung, die ein Mittel zum Ausführen eines Verfahrens nach einem der Ansprüche 21 bis 23 umfasst.