DE112013007290T5 - Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler - Google Patents

Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler Download PDF

Info

Publication number
DE112013007290T5
DE112013007290T5 DE112013007290.4T DE112013007290T DE112013007290T5 DE 112013007290 T5 DE112013007290 T5 DE 112013007290T5 DE 112013007290 T DE112013007290 T DE 112013007290T DE 112013007290 T5 DE112013007290 T5 DE 112013007290T5
Authority
DE
Germany
Prior art keywords
transistor
power
coupled
ldo
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013007290.4T
Other languages
English (en)
Inventor
Michael Zelikson
Kosta Luria
Alexander Lyakhov
Joseph Shor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013007290T5 publication Critical patent/DE112013007290T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0045Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Vorrichtung beschrieben, welche umfasst: einen ersten Stromversorgungsknoten zur Eingangsstromversorgung; einen Leistungstransistor, der mit dem ersten Stromversorgungsknoten gekoppelt ist; einen Multiplexer zur selektiven Steuerung des Gate-Anschlusses des Leistungstransistors, je nachdem, ob der Leistungstransistor als Teil eines Low-Dropout-Spannungsreglers (LDO-VR) arbeiten soll oder als ein digitaler Schalter arbeiten soll; und einen zweiten Stromversorgungsknoten, der mit dem Leistungstransistor gekoppelt ist, wobei der zweite Stromversorgungsknoten dazu dient, die Stromversorgung einer Last vom Leistungstransistor bereitzustellen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Leistungsgatter werden in Prozessoren verwendet, um die Logikbereichen zugeführte Leistung zu steuern. Zum Beispiel wird ein Leistungsgatter verwendet, um einen Logikbereich auszuschalten, falls bestimmt wird, dass der Prozessor in einen Niedrigleistungsmodus (z. B. Schlafmodus) eintritt, und um ihn während des normalen Betriebs eingeschaltet zu halten. Spannungsregler, die von Leistungsgattern getrennt sind, werden verwendet, um eine geregelte Energieversorgung des Leistungsgatters zu gewährleisten, um die Leistung selektiv Logikbereichen zuzuführen. Um Alterungseffekte an den Leistungsgattern zu verringern, werden Leistungsgattertransistoren im Reihum-Verfahren aktiviert, so dass der Alterungsprozess im Verlauf der Zeit auf eine Anzahl von Leistungsgattern verteilt wird. Bei einem solchen Schema können große Flächen für zusätzliche Leistungsgattertransistoren verwendet werden, die im Reihum-Verfahren zu aktivieren sind. Bekannte Leistungsgatter und Spannungsregler beanspruchen große Flächen und verbrauchen viel Energie.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Ausführungsformen der Erfindung werden anhand der nachstehenden ausführlichen Beschreibung und der beigefügten Zeichnungen verschiedener Ausführungsformen der Erfindung, die jedoch nicht als die Erfindung auf die spezifischen Ausführungsformen einschränkend zu verstehen sind, sondern nur den Zweck der Erläuterung und Erleichterung des Verständnisses erfüllen, leichter verständlich.
  • veranschaulicht eine Architektur mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines Low-Dropout-Spannungsreglers (Low Dropout Voltage Regulator, LDO-VR, Spannungsregler mit geringer Abfallspannung) und digitaler Treiber gemäß einer Ausführungsform der Erfindung.
  • veranschaulicht eine Architektur der Schaltungsebene mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber gemäß einer Ausführungsform der Erfindung.
  • veranschaulicht eine Architektur der Schaltungsebene eines LDO-VR mit einem Mechanismus zur Polverfolgung (Pole Tracking) gemäß einer Ausführungsform der Erfindung.
  • –D veranschaulichen Kompensationsnetze gemäß einer Ausführungsform der Erfindung.
  • veranschaulicht eine Architektur der Schaltungsebene mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines Mechanismus zur Polverfolgung und Kompensationsnetzes mit kapazitiver Multiplikation eines LDO-VR und digitaler Treiber gemäß einer Ausführungsform der Erfindung.
  • zeigt einen Prozessor mit mehreren Kernen, die jeweils die Architektur mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber aufweisen, gemäß einer Ausführungsform.
  • zeigt eine intelligente Vorrichtung („Smart Device”) oder ein Computersystem oder ein SoC (System-on-Chip, Ein-Chip-System) mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber gemäß einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Ausführungsformen beschreiben eine zweifache Verwendung eines digitalen Leistungsgatters sowohl als Ein/Aus-Treiber als auch als linearer analoger Treiber. Bei einer Ausführungsform ist der lineare analoge Treiber als ein Low-Dropout-Spannungsregler (LDO-VR) implementiert. Bei einer Ausführungsform ist der LDO-VR mit einem Flipped Source Follower (gewendeter Quellenfolger) implementiert, so dass die gesamte Kompensation auf dem Chip durchgeführt wird. Die Ausführungsformen benötigen wesentlich weniger Fläche im Vergleich zu Leistungsgatter-Treibern, welche das Rotationsschema des Reihum-Verfahrens verwenden. Weitere technische Wirkungen werden aus den Ausführungsformen offensichtlich.
  • In der nachfolgenden Beschreibung werden zahlreiche Einzelheiten erläutert, um ein gründlicheres Verständnis von Ausführungsformen der vorliegenden Erfindung zu vermitteln. Für einen Fachmann auf diesem Gebiet ist es jedoch offensichtlich, dass Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Einzelheiten verwirklicht werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Form eines Blockschaltbilds anstatt in ihren Einzelheiten dargestellt, um die Verständlichkeit von Ausführungsformen der vorliegenden Erfindung nicht zu beeinträchtigen.
  • Es ist anzumerken, dass in den entsprechenden Zeichnungen der Ausführungsformen die Signale durch Linien dargestellt sind. Einige Linien können dicker sein, um die wesentlicheren Signalpfade zu verdeutlichen, und/oder an einem oder mehreren Enden Pfeile aufweisen, um die Hauptrichtung des Informationsflusses zu verdeutlichen. Diese Verdeutlichungen sollen keine Einschränkung darstellen. Die Linien werden vielmehr in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um das Verständnis einer Schaltung oder einer logischen Einheit zu erleichtern. Jedes dargestellte Signal kann, den konstruktionsbedingten Anforderungen oder Präferenzen entsprechend, tatsächlich ein oder mehrere Signal(e) umfassen, das/die in beide Richtungen übertragen werden kann/können und mit jedem beliebigen geeigneten Typ eines Signalschemas implementiert werden kann/können.
  • In der gesamten Patentbeschreibung und in den Ansprüchen bezeichnet der Begriff „verbunden” eine direkte elektrische Verbindung zwischen den verbundenen Dingen, ohne irgendwelche zwischengeschalteten Vorrichtungen. Mit dem Begriff „gekoppelt” ist entweder eine direkte elektrische Verbindung zwischen den verbundenen Dingen oder eine indirekte Verbindung über eine oder mehrere passive oder aktive zwischengeschaltete Vorrichtung(en) gemeint. Der Begriff „Schaltung” bezeichnet eine oder mehrere passive und/oder aktive Komponente(n), die so angeordnet sind, dass sie zusammenwirken können, um eine gewünschte Funktion bereitzustellen. Mit dem Begriff „Signal” ist wenigstens ein Stromsignal, Spannungssignal oder Daten-/Taktsignal gemeint. In Formulierungen mit dem bestimmten (der, die, das) und unbestimmten (ein, eine) Artikel ist auch jeweils der Plural mit eingeschlossen. In Formulierungen mit der Präposition „in” ist die Bedeutung „in”, „auf” und „an” mit eingeschlossen.
  • Der Begriff „skalieren” bezieht sich im Allgemeinen auf die Umwandlung eines Designs (Schema und Layout) einer Prozesstechnologie in das einer anderen Prozesstechnologie. Der Begriff „skalieren” bezieht sich im Allgemeinen auch auf das Verkleinern („Downsizing”) von Layouts und Vorrichtungen innerhalb eines Knotens derselben Technologie. Der Begriff „skalieren” kann sich auch auf das Anpassen (z. B. Verlangsamen) einer Signalfrequenz relativ zu einem anderen Parameter, beispielsweise dem Stromversorgungspegel, beziehen. Die Begriffe „im Wesentlichen”, „nahe bei”, „ungefähr”, „nahe” und „etwa” beziehen sich im Allgemeinen darauf, dass der betreffende Wert um nicht mehr als +/–20% von einem Zielwert abweicht.
  • Wenn nicht anders angegeben, ist die Verwendung der Ordinalzahlen „erste(r/s)”, „zweite(r/s)” und „dritte(r/s)” etc. zum Beschreiben eines gemeinsamen Objekts lediglich so zu verstehen, dass auf verschiedene Instanzen/Ausprägungen gleicher Objekte Bezug genommen wird; sie ist also nicht so zu verstehen, dass die so beschriebenen Objekte eine vorgegebene Reihenfolge haben müssen, sei es zeitlich, räumlich, in Form einer Rangordnung oder auf irgendeine andere Weise.
  • Für den Zweck der Ausführungsformen sind die Transistoren Metalloxid-Halbleiter-(Metal Oxide Semiconductor, MOS-)Transistoren, die die Anschlüsse Drain, Source, Gate und Bulk aufweisen. Zu den Transistoren gehören auch Tri-Gate- und FinFet-Transistoren, Gate-All-Around-Cylindrical-Transistoren oder andere Vorrichtungen zum Implementieren der Funktionalität von Transistoren, wie Carbon-Nanoröhrchen oder Spintronic-Vorrichtungen. Die Anschlüsse Source und Drain können identische Anschlüsse sein und werden in der vorliegenden Erfindung austauschbar verwendet. Für Fachleute ist leicht einzusehen, dass auch andere Transistoren, beispielsweise bipolare Sperrschichttransistoren – BJT PNP/NPN, BiCMOS, CMOS, eFET usw., verwendet werden können, ohne damit vom Schutzumfang der Erfindung abzuweichen. Die Bezeichnung „MN” steht für einen n-leitenden Transistor (z. B. NMOS, NPN BJT usw.) und die Bezeichnung „MP” steht für einen p-leitenden Transistor (z. B. PMOS, PNP BJT usw.).
  • veranschaulicht eine Architektur 100 mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines Low-Dropout-Spannungsreglers (Low Dropout Voltage Regulator, LDO-VR) und digitaler Treiber gemäß einer Ausführungsform der Erfindung. Bei einer Ausführungsform umfasst die Architektur 100 einen Multiplexer (Mux) 101, einen p-leitenden Leistungstransistor M1, einen LDO-VR-Kern 102, eine Logik 103, einen Puffer und eine Last 104.
  • Bei einer Ausführungsform hat M1 einen zweifachen Zweck oder zwei Betriebsarten. Zum Beispiel wird in einer ersten Betriebsart M1 als ein herkömmlicher Leistungsgattertransistor verwendet, wenn der Mux 101 das Signal am Knoten n4 wählt, um den Gate-Anschluss von M1 anzusteuern, und in einer zweiten Betriebsart wird M1 als Teil einer linearen Spannungsregelung verwendet, wenn der Mux 101 das Signal am Knoten n3 wählt, um mit dem Gate-Anschluss von M1 gekoppelt zu werden. Die erstgenannte Betriebsart wird als Betriebsart des digitalen Leistungsgatters 106 bezeichnet, die zweite wird als LDO-VR-Betriebsart 105 bezeichnet. Bei einer Ausführungsform ist der Source-Anschluss von M1 mit der ersten Stromversorgung (Vcca) gekoppelt, und der Drain-Anschluss von M1 ist mit Vout gekoppelt. Die erste Stromversorgung wird auch als die nicht torgesteuerte (un-gated) Stromversorgung bezeichnet.
  • Bei einer Ausführungsform ist Vout mit dem LDO-VR-Kern 102 und mit der Last 104 gekoppelt. Bei einer Ausführungsform ist die Last 104 ein beliebiger logischer Teilabschnitt. Zum Beispiel ist die Last 104 ein Prozessorkern, ein Abschnitt eines Prozessorkerns, ein oder mehrere Ein-/Ausgabepuffer, ein Cache usw. Bei einer Ausführungsform wirkt der LDO-VR-Kern 102 auch auf die erste Stromversorgung. Bei einer Ausführungsform ist der LDO-VR-Kern 102 in Verbindung mit M1 als Flipped Source Follower (gewendeter Quellenfolger) implementiert. Bei anderen Ausführungsformen können andere Architekturen des LDO-VR-Kerns 102 verwendet werden. Bei einer Ausführungsform empfängt der LDO-VR-Kern 102 eine Referenzspannung Vref und vergleicht sie mit der Ausgangsspannung Vout, um das Signal am Knoten n3 einzustellen. Hier werden die Begriffe „Signal” und „Knoten an diesem Signal” austauschbar verwendet. Zum Beispiel wird mit Vout sowohl das Signal Vout als auch der Knoten Vout bezeichnet, in Abhängigkeit vom Kontext des Satzes.
  • Bei einer Ausführungsform wird während der Betriebsart des digitalen Gatters 106 das von der Logik 103 erzeugte digitale Signal verwendet, um den Gate-Anschluss von M1 zu steuern. Bei einer Ausführungsform wird der Ausgang der Logik 103 vom Puffer gepuffert. Bei einer Ausführungsform empfängt der Puffer einen Eingang am Knoten n4' und erzeugt einen Ausgang am Knoten n4. Der Puffer wird auch als der Leistungsgatter-Treiber bezeichnet. Bei einer Ausführungsform wird der Gate-Anschluss von M1 (d. h. das Leistungsgatter) vom Puffer derart gesteuert, dass der Gate-Anschluss von M1 schrittweise vom Aus-Zustand zum Ein-Zustand geschaltet wird, um Spannungsabfälle an der nicht torgesteuerten Stromversorgung zu vermeiden.
  • Obwohl die Ausführungsformen einen einzigen Leistungstransistor M1 zeigen, sind mehrere Leistungstransistoren zueinander parallelgeschaltet. Bei einer Ausführungsform ist Knoten n4 ein Bus, der mehrere Signale zum Steuern verschiedener Leistungstransistoren M1 transportiert. Bei einer Ausführungsform sind die Transistoren M1 in zwei Untergruppen unterteilt. Bei einer Ausführungsform werden die Transistoren M1 einer ersten Untergruppe digital gesteuert, und die Transistoren M1 der anderen Untergruppe werden vom LDO-VR-Kern 102 gesteuert. Bei einer solchen Ausführungsform kann der Mux 101 entfallen.
  • veranschaulicht eine Architektur 200 der Schaltungsebene mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber gemäß einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von , welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
  • Bei einer Ausführungsform umfasst die Architektur 200 einen Verstärker oder Komparator AMP1, einen p-leitenden Transistor M1, einen p-leitenden Transistor M2, einen n-leitenden Transistor M3, einen p-leitenden Transistor M4, einen n-leitenden Transistor M5, Widerstände R1 und R2, Kondensatoren C1 und C2. Bei einer Ausführungsform sind die Widerstände R1 und R2 und die Kondensatoren C1 und C2 optionale Bauelemente. Für die Kondensatoren, welche hinzugefügt werden, um dem Entwurf Stabilität zu verleihen, kann eine beliebige Anzahl von Implementierungen verwendet werden. Bei einer Ausführungsform ist die Wirkung des Kondensators C1 als ein Anschlussleitungsnetz mit Kondensatoren und Widerständen implementiert.
  • Bei einer Ausführungsform empfängt AMP1 Eingänge Vref (welcher eine Referenzspannung trägt) und Feedback-Knoten fb. Bei einer Ausführungsform ist AMP1 ein einstufiger Verstärker/Komparator. Bei anderen Ausführungsformen können mehrere Stufen verwendet werden, um AMP1 zu implementieren. Bei einer Ausführungsform ist fb eine Spannung, welche eine heruntergeteilte Version von Vout ist (Ausgangsspannung zu Last). Bei einer Ausführungsform wird fb von Widerständen R1 und R2 erzeugt.
  • Bei einer Ausführungsform weist der Widerstand R2 einen Anschluss auf, der mit Vout gekoppelt ist, und einen weiteren Anschluss, der mit dem Knoten fb gekoppelt ist. Bei einer Ausführungsform ist der Widerstand R1 mit dem Widerstand R2 in Reihe geschaltet. Bei einer Ausführungsform ist ein Anschluss des Widerstands R1 mit dem zweiten Anschluss des Widerstands R2 (und mit dem Knoten fb) gekoppelt, und der andere Anschluss des Widerstands R1 ist mit Erde gekoppelt. Bei einer Ausführungsform ist der Ausgang von AMP1 der Knoten n2, welcher mit dem Gate-Anschluss von M2 gekoppelt ist. Bei einer Ausführungsform ist der Kondensator C1 mit dem Knoten n2 und Erde gekoppelt. Bei einer Ausführungsform vergleicht AMP1 Vref mit fb, um ein Signal am Knoten n2 zu erzeugen, um den durch M2 fließenden Strom zu steuern. Bei einer Ausführungsform fährt AMP1 fort, das Signal am Knoten n2 einzustellen, bis Vref im Wesentlichen gleich der Spannung an fb ist.
  • Bei einer Ausführungsform ist M1 der Leistungstransistor, welcher die mit Vout gekoppelte Last 104 treibt. Bei einer Ausführungsform ist der Drain-Anschluss von M1 mit der ersten Stromversorgung gekoppelt, der Source-Anschluss von M1 ist mit Vout gekoppelt, und der Gate-Anschluss ist mit dem Ausgang n3' des Mux 101 gekoppelt. Bei einer Ausführungsform weist M2 einen Gate-Anschluss, der mit dem Knoten n2 gekoppelt ist, einen Source-Anschluss, der mit Vout gekoppelt ist, und einen Drain-Anschluss, der mit n1 und mit dem Drain-Anschluss von M3 gekoppelt ist, auf. Bei einer Ausführungsform ist der Source-Anschluss von M3 mit Erde gekoppelt. Bei einer Ausführungsform ist M3 eine Stromquelle, die von biasn1 gesteuert wird. Bei einer Ausführungsform werden biasn1 und andere Vorspannungen (d. h. biasp und biasn2) von einer oder mehreren bekannten Vorspannungsschaltung(en) (nicht dargestellt) erzeugt.
  • Bei einer Ausführungsform weist M4 (welcher eine Stromquelle ist) einen Source-Anschluss auf, der mit der ersten Stromversorgung gekoppelt ist, und einen Drain-Anschluss, der mit dem Knoten n3 und mit dem Drain-Anschluss von M5 gekoppelt ist. Bei einer Ausführungsform wird der Gate-Anschluss von M4 von der Vorspannung biasp gesteuert. Bei einer Ausführungsform ist ein Kompensationskondensator C2 zwischen die Knoten n3 und n1 geschaltet. Für den (die) Kondensator(en), welche(r) hinzugefügt wird (werden), um dem Entwurf Stabilität zu verleihen, kann eine beliebige Anzahl von Implementierungen verwendet werden. Bei einer Ausführungsform ist die Wirkung des Kondensators C2 als ein Anschlussleitungsnetz mit Kondensatoren und Widerständen implementiert. Bei einer Ausführungsform ist der Knoten n3 mit einem Eingang des Mux 101 gekoppelt. Bei einer Ausfühhrungsform ist der andere Eingang von 101 mit dem Knoten n4 gekoppelt. Bei einer Ausführungsform ist der Mux 101 ein Pass-Gate-basierter Multiplexer. Bei einer Ausführungsform ist der Mux 101 durch ein Auswahlsignal steuerbar. Bei einer Ausführungsform ist der Source-Anschluss von M5 mit dem Knoten n1 gekoppelt, der Drain-Anschluss von M5 ist mit dem Knoten n3 gekoppelt, und der Gate-Anschluss von M5 ist durch biasn2 steuerbar.
  • Bei einer Ausführungsform haben die Widerstände R1 und R2 denselben Widerstandswert. Bei einer Ausführungsform können R1 und R2 unterschiedliche Widerstandswerte haben. Bei einer Ausführungsform sind die Widerstände R1 und R2 transistorbasierte Widerstände. Bei einer Ausführungsform sind die Widerstände R1 und R2 Prozesswiderstände (z. B. Ploy-Widerstände). Bei einer Ausführungsform kann eine Kombination von Transistoren und Prozesswiderständen verwendet werden, um die Widerstände R1 und R2 zu implementieren. Bei einer Ausführungsform sind die Kondensatoren C1 und C2 Prozesskondensatoren (z. B. Metallkondensatoren). Bei einer Ausführungsform sind die Kondensatoren C1 und C2 transistorbasierte Kondensatoren. Bei einer Ausführungsform werden aus einer Kombination von Prozesskondensatoren und Transistorkondensatoren gebildete Hybridkondensatoren verwendet, um die Kondensatoren C1 und C2 zu implementieren. Für die Kondensatoren, welche hinzugefügt werden, um dem Entwurf Stabilität zu verleihen, kann eine beliebige Anzahl von Implementierungen verwendet werden. Bei einer Ausführungsform ist die Wirkung des Kondensators C1 als ein Anschlussleitungsnetz mit Kondensatoren und Widerständen implementiert.
  • Bei einer Ausführungsform bilden M1, M2, M3, M4 und M5 einen Flipped Source Follower. Bei einer Ausführungsform bilden M3 und M4 Stromquellen, um eine hohe Verstärkung zu bewirken. Bei einer Ausführungsform ist M5 eine Kaskodenvorrichtung. Bei einer Ausführungsform ist der Knoten n3 ein Hochimpedanzknoten. Bei einer Ausführungsform weist der Flipped Source Follower eine langsame Schleife auf, welche Widerstände R2 und R1, AMP1 (auch Fehlerverstärker genannt) und den Kondensator C1 enthält. Bei einer Ausführungsform weist der Flipped Source Follower eine schnelle Schleife auf (d. h. mit einer im Vergleich zur langsamen Schleife kürzeren Einschwingzeit), welche eine von den Transistoren M1–M5 und vom Mux 101 gebildete Schleife beinhaltet. Bei einer Ausführungsform wird der Mux 101 nicht benötigt, um den Flipped Source Follower zu implementieren. Bei einer Ausführungsform wird durch die langsame Schleife ein DC-(Gleichstrom-)Pegel von Vout bestimmt. Bei einer Ausführungsform werden die AC-(Wechselstrom-) oder Hochfrequenz-Eigenschaften der Architektur 200 und des Signals Vout von der schnellen Schleife dominiert. Bei einer Ausführungsform liefert die schnelle Schleife eine Hochfrequenzantwort, während die langsame Schleife eine Niederfrequenz- oder DC-Antwort liefert.
  • Bei einer Ausführungsform wird bei Gleichstrom das Gate von M2 durch Vout-Vt und eine gewisse Übersteuerungsspannung, die durch den Betriebspunkt und Transistorparameter definiert ist, vorgespannt, wobei Vt die Schwellenwertspannung von M2 ist. Bei einer Ausführungsform ändert sich, wenn sich Vout bei einem AC-Ereignis ändert (z. B. infolge einer Änderung des Strombedarfs durch die Last 104), die Vgs (Gate-Source-Spannung) und somit der Strom von M2. Bei einer solchen Ausführungsform wird der Strom von M2 zum Knoten n3 zurückgefaltet, welcher die Vorspannung von M1 ändert, um die AC-Änderung bei Vout zu korrigieren. Bei einer Ausführungsform ist die schnelle Schleife eine AC-Verstärkungsstufe, welche durch den Kondensator C2 kompensiert wird. Bei anderen Ausführungsformen kann der Kondensator C2 mit anderen Knoten gekoppelt sein.
  • veranschaulicht eine Architektur 300 der Schaltungsebene eines LDO-VR mit einem Mechanismus zur Polverfolgung (Pole Tracking) (oder Polbewegungskompensation) gemäß einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von , welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. wird unter Bezugnahme auf beschrieben. Daher werden, damit die Ausführungsformen deutlicher ersichtlich werden, die Unterschiede zwischen und beschrieben, und auf Komponenten/Vorrichtungen und Verbindungen, die bereits zuvor erläutert wurden und die sich in wiederholen, wird nicht nochmals eingegangen.
  • Bei dieser Ausführungsform entfällt der Mux 101. Bei einer Ausführungsform entfällt der Kompensationskondensator C2, da ein anderes Kompensationsverfahren angewendet wird. Bei einer Ausführungsform umfasst die Architektur 300 einen mit einer Diode verbundenen p-leitenden Transistor M6. Bei einer Ausführungsform ist der Gate-Anschluss von M6 mit dem Drain-Anschluss von M6 gekoppelt, welcher mit dem Knoten n3 gekoppelt ist. Bei dieser Ausführungsform ist der Knoten n3 mit dem Gate-Anschluss von M1 gekoppelt. Bei dieser Ausführungsform ist der Source-Anschluss von M6 mit der ersten Stromversorgung gekoppelt.
  • Die Architektur 300 kann in einem sehr weiten Betriebsbereich des Stroms (z. B. 0,1–8 A) funktionieren. Der Ausgangspol an Vout kann sich über mehrere Größenordnungen ändern, wenn sich der Strombedarf der Last 104 ändert. Bei einer Ausführungsform erfüllt M6 die Funktion eines Verstärkungsbegrenzers für hohe Ströme. Bei einer Ausführungsform gleicht M6 Verstärkungsschwankungen, jedoch auch die Polbewegung aus. Bei einer Ausführungsform bewegt sich, wenn sich der Strom durch M1 erhöht, der Ausgangspol zu einer höheren Frequenz. Bei einer Ausführungsform bewegt der spiegelartige M6 den Pol am Knoten n3 zu einer höheren Frequenz. Dieser Pol kann als „Cg von M1 mal 1/gm von M6” ausgedrückt werden. Bei hohen LDO-Strömen durch M1 ist der Wert gm (Transkonduktanz) von M1 sehr hoch, was die AC-Verstärkung der Ausgangsstufe erhöht. Bei einer Ausführungsform begrenzt M6 die AC-Verstärkung der Ausgangsstufe. Bei einer Ausführungsform ist M6 ein Spiegel des Ausgangsstroms. Bei einer Ausführungsform ist bei niedrigen Lastströmen die Wirkung von M6 vernachlässigbar. Bei einer solchen Ausführungsform spricht bei höheren Strömen M6 an und gleicht die erhöhte AC-Verstärkung von M1 (d. h. der Ausgangsstufe) aus.
  • Bei einer Ausführungsform umfasst die Architektur 300 ein Kompensationsnetz, das einen Kondensator Ccomp (z. B. 15 pF) und einen Widerstand Rcomp (z. B. 30 kOhm) aufweist. Bei einer Ausführungsform ist der Kondensator Ccomp mit dem Knoten n3 und dem Knoten n5, welcher mit dem Gate-Anschluss von M4 gekoppelt ist, gekoppelt. Bei einer Ausführungsform ist der Widerstand Rcomp mit dem Knoten n5 und biasp gekoppelt. Bei einer Ausführungsform wird die Frequenzkompensation durch Rcomp und Ccomp bereitgestellt. Bei einer Ausführungsform isoliert der Widerstand Rcomp biasp zu M5 in AC. Bei einer Ausführungsform ist bei einer gewissen Frequenz die Ausgangsimpedanz von M4 reduziert, da der Kondensator Ccomp den Gate- und den Drain-Anschluss von M4 überbrückt und somit einen Pol erzeugt. Bei dieser Ausführungsform erscheint bei der 3 dB Frequenz des Rcomp·Ccomp-Netzes ein Wert null, was M1 in eine 1/gm-Stufe verwandelt. Bei dieser Ausführungsform erscheint das Kompensationsnetz als ein Pol und null auf dem Bode-Diagramm. Bei einer solchen Ausführungsform erscheinen Rcomp und Ccomp als ein kapazitiver Multiplikator.
  • –D veranschaulichen Kompensationsnetze 320, 330 bzw. 340 gemäß einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von –D, welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
  • Hierbei ist Cg die Gate-Kapazität von M1, und ro ist die Ausgangsimpedanz von M4. Bei einer Ausführungsform wird, um eine höhere Leistungsfähigkeit von LDO-VR zu erzielen, ein größeres ro verwendet, und für eine höhere Stromkapazität wird ein größeres Cg verwendet. In einem solchen Fall erscheint ein niederfrequenter Pol in der schnellen Schleife. Hierbei ist die Impedanz von n3 gegeben als:
    Figure DE112013007290T5_0002
  • Bei einer Ausführungsform umfasst das Kompensationsnetz 320 einen Kondensator Ccomp1 und einen Widerstand Rcomp1, die in Reihe zusammengeschaltet sind. Der niederfrequente Pol (d. h. der niederfrequente Pol von Vout oder ein beliebiger anderer niederfrequenter Pol in der Schleife) kann durch Verzögerungskompensation, d. h. durch Hinzufügung von Rcomp1 und Ccomp1, unterdrückt oder reduziert werden. Bei einer Ausführungsform ist der Kondensator Ccomp1 um ein Mehrfaches größer als Cg. Bei einer Ausführungsform ist der Kompensationswiderstand Rcomp1 gleich einem Bruchteil von ro. Bei einer Ausführungsform mit dem Kompensationsnetz genügt die Eingangsimpedanz dem Ausdruck:
    Figure DE112013007290T5_0003
    welcher vereinfacht werden kann zu:
    Figure DE112013007290T5_0004
    Ccomp1 hat einen sehr großen Wert (z. B. 90 nF) und kann als ein diskreter Kondensator implementiert werden.
  • Bei einer Ausführungsform wird ein Kompensationsnetz 330 in der Architektur 300 verwendet. Bei dieser Ausführungsform wird M4 als Stromquelle und für eine kapazitive Multiplikation ohne negative Auswirkung auf die Leistung verwendet. Bei dieser Ausführungsform ist Ccomp2 wesentlich kleiner als Ccomp1, z. B. ungefähr 1000 mal kleiner. Die geringe Größe von Ccomp2 ermöglicht seine Implementierung auf einem Chip. Der kapazitive Multiplikationseffekt ist in dargestellt. Hierbei ist das Kompensationsnetz 340 ein zum Netz 330 äquivalentes Kompensationsnetz. Das Netz 340 gewährleistet eine ähnliche Kompensation wie das Netz 320, jedoch mit einem wesentlich kleineren Kompensationskondensator. Hierbei ist die Kompensationskapazität durch Ccomp2·gm4·Rcomp2 gegeben, was eine große Kapazität ist, die durch den Multiplikationseffekt bewirkt wird, und der Kompensationswiderstand ist durch 1/gm4 gegeben. Bei dieser Ausführungsform kann die Eingangsimpedanz des Kompensationsnetzes 330 ausgedrückt werden als:
    Figure DE112013007290T5_0005
    wobei gm4 die Transkonduktanz von M4 ist. Das Kompensationsnetz 330 ist kleiner als das Kompensationsnetz 320. Bei dieser Ausführungsform stellt M4 den Betriebspunkt der schnellen Schleife des LDO-VR ein. Bei einer Ausführungsform gewährleistet M4 eine aktive Kompensation mit Kapazitätsmultiplikation.
  • veranschaulicht eine Architektur 400 der Schaltungsebene mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR mit einem Mechanismus zur Phasenverfolgung und einem Kompensationsnetz mit kapazitiver Multiplikation und als digitaler Treiber gemäß einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von , welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. wird unter Bezugnahme auf beschrieben. Damit die Ausführungsformen deutlicher ersichtlich werden, werden die Unterschiede zwischen und beschrieben, und auf Komponenten/Vorrichtungen und Verbindungen, die bereits zuvor erläutert wurden und die sich in wiederholen, wird nicht nochmals eingegangen.
  • Bei dieser Ausführungsform weist die Architektur 400 einen Mux 101 auf, der zwischen die Knoten n3 und n3' geschaltet ist, wobei der Knoten n3' mit dem Gate-Anschluss von M1 gekoppelt ist. Bei einer Ausführungsform ist n4 mit einem zweiten Eingang des Mux 101 gekoppelt, während n3 mit einem ersten Eingang des Mux 101 gekoppelt ist. Bei einer Ausführungsform wird der Mux 101 durch ein Auswahlsignal gesteuert. Bei der Ausführungsform der Architektur 400 werden der Mux 101, der mit einer Diode verbundene M6 und das kleinere Kompensationsnetz 330 zusätzlich zu den oben erläuterten Komponenten verwendet.
  • zeigt einen Prozessor 500 mit mehreren Kernen, die jeweils die Architektur mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber aufweisen, gemäß einer Ausführungsform. Es wird darauf hingewiesen, dass diejenigen Elemente von , welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
  • Bei dieser Ausführungsform umfasst der Prozessor 500 mehrere Kerne (Kerne 1–4), eine Leistungssteuereinheit 501 (Power Control Unit, PCU) und mehrere Schaltungen 100 mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber. Bei einer Ausführungsform erzeugt die PCU 501 Steuersignale s1–s4 für jede Schaltung 100 (von und auch von jeder der ) in jedem Kern. Bei einer Ausführungsform können die Signale s1–s4 ein Bus mit Informationen über die Auswahlsignale für Mux 101, Steuersignale für die Logik 103 und andere Signale sein. Bei dieser Ausführungsform sind die Kerne 1–4 oder Teilabschnitte der Kerne 1–4 die Lasten für jede Schaltung 100. Obwohl für die Ausführungsform von vier Kerne dargestellt sind, kann eine beliebige Anzahl von Kernen mit beliebiger Anordnung und Unterstützung von Schaltungen 100 verwendet werden.
  • zeigt eine intelligente Vorrichtung („Smart Device”) oder ein Computersystem oder ein SoC (System-on-Chip, Ein-Chip-System) 1600 mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber gemäß einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von , welche dieselben Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung haben, ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
  • zeigt ein Blockschaltbild einer Ausführungsform einer mobilen Vorrichtung, bei welcher Schnittstellenverbinder mit flachen Flächen verwendet werden könnten. Bei einer Ausführungsform steht eine Rechenvorrichtung 1600 für eine mobile Rechenvorrichtung, wie etwa einen Tablet-Computer, ein Mobiltelefon oder ein Smartphone, einen drahtlos betreibbaren E-Reader oder eine andere drahtlose mobile Vorrichtung. Es versteht sich, dass gewisse Komponenten allgemein dargestellt sind und nicht alle Komponenten einer solchen Vorrichtung in der Rechenvorrichtung 1600 dargestellt sind.
  • Bei einer Ausführungsform weist die Rechenvorrichtung 1600 einen ersten Prozessor 1610 mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber, wie anhand der erläuterten Ausführungsformen beschrieben, auf. Weitere Blöcke der Rechenvorrichtung 1600 können ebenfalls Vorrichtungen mit einem Leistungsgatter für eine zweifache Verwendung als Teil eines LDO-VR und digitaler Treiber, wie anhand der erläuterten Ausführungsformen beschrieben, aufweisen. Die verschiedenen Ausführungsformen der vorliegenden Erfindung können auch eine Netzschnittstelle innerhalb 1670, wie etwa eine Drahtlos-Schnittstelle, umfassen, so dass eine Ausführungsform des Systems in eine drahtlose Vorrichtung integriert sein kann, zum Beispiel in ein Mobiltelefon oder einen persönlichen digitalen Assistenten oder eine tragbare Vorrichtung.
  • Bei einer Ausführungsform kann der Prozessor 1610 (und/oder der Prozessor 1690) eine oder mehrere reale Vorrichtungen beinhalten, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrosteuerungen, programmierbare Logikvorrichtungen oder andere Verarbeitungsmittel. Der Prozessor 1690 kann optional verwendet werden. Obwohl die Ausführungsform zwei Prozessoren zeigt, kann auch ein einziger oder können mehr als zwei Prozessoren verwendet werden. Die vom Prozessor 1610 ausgeführten Verarbeitungsschritte umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der/dem die Anwendungen und/oder die Funktionen der Vorrichtungen ausgeführt werden. Die Verarbeitungsschritte umfassen Schritte in Bezug auf Eingabe/Ausgabe (E/A) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Schritte in Bezug auf die Energieverwaltung und/oder Schritte in Bezug auf die Verbindung der Rechenvorrichtung 1600 mit einer anderen Vorrichtung. Die Verarbeitungsschritte können auch Schritte in Bezug auf Audio-E/A oder Anzeige-E/A umfassen.
  • Bei einer Ausführungsform weist die Rechenvorrichtung 1600 ein Audio-Subsystem 1620 auf, das Hardware-Komponenten (z. B. Audio-Hardware und Audio-Schaltungen) und Software-Komponenten (z. B. Treiber, Codecs) darstellt, die mit der Bereitstellung von Audio-Funktionen für die Rechenvorrichtung in Verbindung stehen. Die Audio-Funktionen können einen Lautsprecher- und/oder Kopfhörerausgang sowie einen Mikrofoneingang umfassen. Vorrichtungen für derartige Funktionen können in die Rechenvorrichtung 1600 integriert oder mit der Rechenvorrichtung 1600 verbunden sein. Bei einer Ausführungsform tritt ein Benutzer mit der Rechenvorrichtung 1600 in Interaktion, indem er Audio-Befehle gibt, die vom Prozessor 1610 empfangen und verarbeitet werden.
  • Das Anzeige-Subsystem 1630 stellt Hardware-Komponenten (z. B. Anzeigevorrichtungen) und Software-Komponenten (z. B. Treiber) dar, die eine visuelle und/oder taktile Anzeige bereitstellen, über die ein Benutzer mit der Rechenvorrichtung 1600 in Interaktion treten kann. Das Anzeige-Subsystem 1630 umfasst eine Anzeigeschnittstelle 1632, die den Bildschirm oder die Hardware-Vorrichtung umfasst, welche(r) zum Bereitstellen einer Anzeige für den Benutzer verwendet wird. Bei einer Ausführungsform weist die Anzeigeschnittstelle 1632 eine vom Prozessor 1610 getrennte Logik zum Ausführen von wenigstens einem Teil der Verarbeitung im Zusammenhang mit der Anzeige auf. Bei einer Ausführungsform weist das Anzeigesubsystem 1630 eine Berührungsbildschirm-(oder Berührungsfeld-)Vorrichtung auf, die für einen Benutzer sowohl Ausgabe als auch Eingabe bereitstellt.
  • Eine E/A-Steuerung 1640 stellt Hardware-Vorrichtungen und Software-Komponenten dar, die im Zusammenhang mit der Interaktion mit einem Benutzer stehen. Die E/A-Steuerung 1640 lässt sich zum Verwalten von Hardware betreiben, die Teil des Audio-Subsystems 1620 und/oder des Anzeigesubsystems 1630 ist. Des Weiteren stellt die E/A-Steuerung 1640 einen Anschlusspunkt für zusätzliche Vorrichtungen dar, die mit der Rechenvorrichtung 1600 verbunden werden und über die ein Benutzer mit dem System in Interaktion treten kann. Beispielsweise können Vorrichtungen, die an die Rechenvorrichtung 1600 angeschlossen werden können, Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie etwa Kartenlesern oder anderen Vorrichtungen, umfassen.
  • Wie oben erwähnt, kann die E/A-Steuerung 1640 mit dem Audio-Subsystem 1620 und/oder dem Anzeigesubsystem 1630 zusammenwirken. Zum Beispiel kann die Eingabe über ein Mikrofon oder eine andere Audiovorrichtung Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Rechenvorrichtung 1600 liefern. Des Weiteren kann eine Audio-Ausgabe anstelle einer Anzeigeausgabe oder zusätzlich zu dieser erfolgen. In einem anderen Beispiel wirkt die Anzeigevorrichtung, wenn das Anzeigesubsystem 1630 einen Berührungsbildschirm aufweist, auch als Eingabevorrichtung, die zumindest teilweise über die E/A-Steuerung 1640 verwaltet werden kann. Die Rechenvorrichtung 1600 kann auch zusätzliche Tasten oder Schalter aufweisen, um E/A-Funktionen bereitzustellen, die von der E/A-Steuerung 1640 verwaltet werden.
  • Bei einer Ausführungsform verwaltet die E/A-Steuerung 1640 Vorrichtungen wie Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren, oder andere Hardware, die in der Rechenvorrichtung 1600 enthalten sein kann. Die Eingabe kann als Teil einer direkten Interaktion des Benutzers erfolgen sowie in Form einer Eingabe über die Umwelt an das System zum Beeinflussen seines Betriebs (wie etwa Filtern von Geräuschen, Anpassen von Anzeigen nach Erkennung der Helligkeit, Anwenden eines Blitzlichts für eine Kamera oder andere Merkmale).
  • Bei einer Ausführungsform weist die Rechenvorrichtung 1600 eine Energieverwaltung 1650 auf, die den Stromverbrauch des Akkus, das Aufladen des Akkus und Merkmale im Zusammenhang mit einem energiesparenden Betrieb verwaltet. Das Speichersubsystem 1660 weist Speichervorrichtungen zum Speichern von Informationen in der Rechenvorrichtung 1600 auf. Der Speicher kann nichtflüchtige Speichervorrichtungen (der Zustand ändert sich nicht, wenn die Energiezufuhr zur Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen (der Zustand ist unbestimmt, wenn die Energiezufuhr zur Speichervorrichtung unterbrochen wird) aufweisen. Das Speichersubsystem 1660 kann Anwendungsdaten, Nutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (sowohl langfristig als auch temporär) speichern, die im Zusammenhang mit der Ausführung der Anwendungen und Funktionen der Rechenvorrichtung 1600 stehen.
  • Elemente von Ausführungsformen werden auch als ein maschinenlesbarer Datenträger (z. B. der Speicher 1660) zum Speichern der vom Rechner ausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hier erläuterter Prozesse) bereitgestellt. Der maschinenlesbare Datenträger (z. B. der Speicher 1660) kann unter anderem Folgendes beinhalten: Flash-Speicher, optische Datenträger, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, Magnetkarten oder optische Karten, Phasenwechselspeicher (Phase Change Memory, PCM) oder andere Arten von maschinenlesbaren Datenträgern, die zum Speichern von elektronischen oder vom Computer ausführbarer Anweisungen geeignet sind. Beispielsweise können Ausführungsformen der Erfindung als Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) auf einen anfordernden Computer (z. B. einen Client) in Form von Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzverbindung) übertragen werden kann.
  • Die Anbindung 1670 weist Hardware-Vorrichtungen (z. B. drahtlose und/oder verdrahtete Anschlüsse und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel) auf, um der Rechenvorrichtung 1600 die Kommunikation mit externen Vorrichtungen zu ermöglichen. Die Rechenvorrichtung 1600 könnte aus separaten Vorrichtungen bestehen, wie etwa anderen Rechenvorrichtungen, drahtlosen Zugangspunkten oder Basisstationen, sowie Peripherievorrichtungen wie Kopfsprechgarnituren, Druckern oder anderen Vorrichtungen.
  • Die Anbindung 1670 kann viele verschiedene Arten von Anbindungen umfassen. Zur Verallgemeinerung ist die Rechenvorrichtung 1600 mit einer Mobilfunkanbindung 1672 und mit einer drahtlosen Anbindung 1674 dargestellt. Die Mobilfunkanbindung 1672 bezieht sich im Allgemeinen auf eine Mobilfunk-Netzanbindung, die von Mobilfunkbetreibern bereitgestellt wird, wie etwa über GSM (Globales System für Mobilkommunikation) oder Variationen oder Ableitungen, CDMA (Code Division Multiple Access, Codemultiplex) oder Variationen oder Ableitungen, TDM (Time Division Multiplexing, Zeitmultiplex) oder Variationen oder Ableitungen oder andere Mobilfunkstandards. Die drahtlose Anbindung (oder die Drahtlos-Schnittstelle) 1674 bezieht sich auf eine drahtlose Anbindung, die kein Mobilfunkdienst ist, und kann persönliche Netze (PAN, wie etwa Bluetooth, NFC etc.), lokale Netze (wie etwa WiFi) und/oder Fernnetze (WAN, wie etwa WiMax) oder andere drahtlose Kommunikationssysteme umfassen.
  • Peripherieverbindungen 1680 umfassen Hardware-Schnittstellen und -Anschlüsse sowie Software-Komponenten (z. B. Treiber, Protokollstapel) zum Herstellen von Peripherieverbindungen. Es ist einzusehen, dass die Rechenvorrichtung 1600 sowohl eine Peripherievorrichtung („an” 1682) an anderen Rechenvorrichtungen sein könnte, als auch Peripherievorrichtungen („von” 1684) aufweisen könnte, die mit ihr verbunden sind. Die Rechenvorrichtung 1600 hat häufig einen „Docking”-Anschluss zum Verbinden mit anderen Rechenvorrichtungen zu Zwecken wie etwa dem Verwalten (z. B. zum Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalten auf der Rechenvorrichtung 1600. Zusätzlich kann ein Docking-Anschluss das Verbinden einer Rechenvorrichtung 1600 mit bestimmten Peripherievorrichtungen gestatten, die der Rechenvorrichtung 1600 das Steuern der Ausgabe von Inhalten, beispielsweise an audiovisuelle oder andere Systeme, ermöglichen.
  • Zusätzlich zu einem herstellereigenen Docking-Anschluss oder anderer herstellereigener Anschluss-Hardware kann die Rechenvorrichtung 1600 Peripherieverbindungen 1680 über allgemeine oder auf Standards basierende Anschlüsse herstellen. Häufige Arten können einen USB-Anschluss (Universal Serial Bus) (der eine beliebige von einer Anzahl von verschiedenen Hardware-Schnittstellen aufweisen kann), einen Anzeige-Port einschließlich MiniDisplayPort (MDP), einen HDMI-Anschluss (High Definition Multimedia Interface), einen Firewire-Anschluss oder andere Arten umfassen.
  • Wenn in dieser Beschreibung „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” erwähnt werden, ist damit gemeint, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Kennzeichen, das/die im Zusammenhang mit den Ausführungsformen beschrieben ist/sind, zumindest bei einigen Ausführungsformen vorhanden ist/sind, aber nicht notwendigerweise bei allen Ausführungsformen. Die verschiedenen Stellen mit der Formulierung „eine Ausführungsform” oder „einige Ausführungsformen” beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen. Wenn in dieser Beschreibung angegeben ist, dass eine Komponente, ein Merkmal, eine Struktur oder ein Kennzeichen vorhanden sein „kann”, „könnte” oder „möglicherweise” vorhanden ist, muss diese Komponente, dieses Merkmal, diese Struktur oder dieses Kennzeichen nicht unbedingt vorhanden sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet das nicht, dass nur eines der Elemente vorhanden ist. Wenn sich die Beschreibung oder ein Anspruch auf „ein zusätzliches” Element bezieht, schließt das nicht aus, dass mehr als ein zusätzliches Element vorhanden ist.
  • Des Weiteren können die einzelnen Merkmale, Strukturen, Funktionen oder Kennzeichen auf jede geeignete Weise in einer oder mehreren Ausführungsformen kombiniert werden. Beispielsweise kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die einzelnen Merkmale, Strukturen, Funktionen oder Kennzeichen im Zusammenhang mit den beiden Ausführungsformen nicht gegenseitig ausschließen.
  • Obwohl die Erfindung in Verbindung mit speziellen Ausführungsformen derselben beschrieben wurde, sind für den Fachmann auf diesem Gebiet viele Alternativen, Modifikationen und Varianten dieser Ausführungsformen in Anbetracht der obigen Beschreibung offensichtlich. Zum Beispiel können auch andere Speicherarchitekturen, z. B. ein dynamischer RAM (DRAM), die erläuterten Ausführungsformen verwenden. Die Ausführungsformen der Erfindung sollen alle solchen Alternativen, Modifikationen und Varianten mit einschließen, so dass diese in den weiten Schutzbereich der beigefügten Ansprüche fallen.
  • Außerdem können bekannte Strom-/Erdungsverbindungen mit integrierten Schaltkreis-Chips (Integrated Circuit, IC) und anderen Komponenten in den vorgelegten Abbildungen im Sinne einer vereinfachten Darstellung und Erläuterung entweder wiedergegeben sein oder auch nicht, um die Erfindung möglichst klar darzustellen. Des Weiteren können Anordnungen in Form eines Blockschaltbilds dargestellt sein, um die Erfindung möglichst klar darzustellen, und auch im Hinblick darauf, dass Besonderheiten in Bezug auf die Implementierung derartiger Blockschaltbild-Anordnungen in hohem Maße davon abhängen, auf welcher Plattform die vorliegende Erfindung implementiert werden soll (d. h. derartige Besonderheiten sollten sich einem Fachmann von selbst erschließen). An Stellen, an denen besondere Einzelheiten (z. B. Schaltungen) zum Zwecke der Beschreibung beispielhafter Ausführungsformen der Erfindung angegeben sind, sollte es für Fachleute offensichtlich sein, dass die Erfindung ohne diese besonderen Einzelheiten oder mit einer Abwandlung derselben verwirklicht werden kann. Somit ist die Beschreibung als veranschaulichend und nicht als einschränkend zu verstehen.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsformen. Besonderheiten in den Beispielen können an beliebiger Stelle in einer oder mehreren Ausführungsform(en) verwendet werden. Alle optionalen Merkmale der hier beschriebenen Vorrichtung können auch im Hinblick auf ein Verfahren oder einen Prozess implementiert werden.
  • Zum Beispiel wird bei einer Ausführungsform eine Vorrichtung bereitgestellt, welche umfasst: einen ersten Stromversorgungsknoten zur Eingangsstromversorgung; einen Leistungstransistor, der mit dem ersten Stromversorgungsknoten gekoppelt ist; einen Multiplexer zur selektiven Steuerung des Gate-Anschlusses des Leistungstransistors, je nachdem, ob der Leistungstransistor als Teil eines Low-Dropout-Spannungsreglers (LDO-VR) arbeiten soll oder als ein digitaler Schalter arbeiten soll; und einen zweiten Stromversorgungsknoten, der mit dem Leistungstransistor gekoppelt ist, um die Stromversorgung einer Last vom Leistungstransistor bereitzustellen.
  • Bei einer Ausführungsform ist der LDO-VR vom Typ eines Flipped Source Followers. Bei einer Ausführungsform umfasst der LDO-VR einen mit einer Diode verbundenen Transistor, der mit dem ersten Stromversorgungsknoten und einem weiteren Knoten verbunden ist. Bei einer Ausführungsform ist der weitere Knoten mit dem Gate-Anschluss des Leistungstransistors über den Multiplexer verbunden. Bei einer Ausführungsform umfasst der LDO-VR ein Kompensationsnetz mit kapazitiver Multiplikation, das mit dem weiteren Knoten gekoppelt ist. Bei einer Ausführungsform dient die Diode dazu, die Polbewegung während einer Strombedarfsänderung am zweiten Stromversorgungsknoten zu kompensieren.
  • Bei einer Ausführungsform umfasst der LDO-VR: einen ersten p-leitenden Transistor mit einem Source-Anschluss, der mit dem zweiten Stromversorgungsknoten gekoppelt ist; und einen Verstärker oder Komparator zum Vergleichen einer Referenzspannung mit einer heruntergeteilten Spannung am zweiten Stromversorgungsknoten, wobei der Verstärker oder Komparator einen Ausgang zur Steuerung des Gate-Anschlusses des p-leitenden Transistors aufweist. Bei einer Ausführungsform umfasst der LDO-VR ferner: einen ersten n-leitenden Transistor, der mit dem ersten p-leitenden Transistor in Reihe geschaltet ist, wobei der erste n-leitende Transistor einen Gate-Anschluss aufweist, der durch eine erste Vorspannung steuerbar ist; und einen zweiten n-leitenden Transistor, der mit den Drain-Anschlüssen des ersten p-leitenden Transistors und des ersten n-leitenden Transistors gekoppelt ist, wobei der zweite n-leitende Transistor einen Gate-Anschluss aufweist, der durch eine zweite Vorspannung steuerbar ist.
  • Bei einer Ausführungsform umfasst der LDO-VR ferner: einen Widerstand mit einem ersten Anschluss zum Aufnehmen einer dritten Vorspannung und einem zweiten Anschluss; einen Kondensator mit einem ersten Anschluss, der mit dem zweiten Anschluss des Widerstands gekoppelt ist, wobei der Kondensator einen zweiten Anschluss aufweist, der mit dem anderen Knoten gekoppelt ist, welcher mit dem Gate-Anschluss des Leistungstransistors über den Multiplexer gekoppelt ist; und einen zweiten p-leitenden Transistor, der mit dem zweiten n-leitenden Transistor in Reihe geschaltet ist, wobei der zweite p-leitende Transistor einen Gate-Anschluss aufweist, der mit dem zweiten Anschluss des Widerstands und dem ersten Anschluss des Kondensators gekoppelt ist. Bei einer Ausführungsform ist der Leistungstransistor ein p-leitender Transistor.
  • In einem anderen Beispiel wird ein System bereitgestellt, welches umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung aufweist, die der oben erläuterten Vorrichtung entspricht; und eine Drahtlos-Schnittstelle für eine Kommunikationsverbindung des Prozessors mit einer anderen Vorrichtung.
  • In einem anderen Beispiel wird eine Vorrichtung bereitgestellt, welche umfasst: einen Leistungstransistor zum selektiven Betrieb als digitales Leistungsgatter oder als Teil eines Low-Dropout-Spannungsreglers (LDO-VR). Bei einer Ausführungsform ist der LDO-VR vom Typ eines Flipped Source Followers. Bei einer Ausführungsform ist der Leistungstransistor ein p-leitender Transistor. Bei einer Ausführungsform umfasst der LDO-VR einen mit einer Diode verbundenen Transistor zur selektiven Kopplung mit dem Leistungstransistor. Bei einer Ausführungsform dient der mit einer Diode verbundene Transistor zum Stabilisieren des LDO-VR bei hohen Lastströmen.
  • Bei einer Ausführungsform ist der mit einer Diode verbundene Transistor ein p-leitender Transistor. Bei einer Ausführungsform umfasst der LDO-VR ein Kompensationsnetz mit kapazitiver Multiplikation zur selektiven Kopplung mit dem Leistungstransistor. Bei einer Ausführungsform weist der Leistungstransistor auf: einen Gate-Anschluss, der mit einem Multiplexer gekoppelt ist; einen Source-Anschluss, der mit einem ersten Stromversorgungsknoten gekoppelt ist; und einen Drain-Anschluss, der mit einem zweiten Stromversorgungsknoten gekoppelt ist, wobei der zweite Stromversorgungsknoten dazu dient, einer Last Strom zuzuführen.
  • In einem anderen Beispiel wird ein System bereitgestellt, welches umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung aufweist, die der oben erläuterten Vorrichtung entspricht; und eine Drahtlos-Schnittstelle für eine Kommunikationsverbindung des Prozessors mit einer anderen Vorrichtung. Bei einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit zum Anzeigen von Inhalten, die vom Prozessor verarbeitet werden.
  • Es wird eine Zusammenfassung gegeben, die dem Leser ermöglichen soll, die Art und das Wesen des technischen Offenbarungsgehalts festzustellen. Die Zusammenfassung wird mit der Maßgabe vorgelegt, dass sie nicht verwendet werden darf, um den Schutzbereich oder die Bedeutung der Patentansprüche einzuschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung mit aufgenommen, wobei jeder Anspruch für sich allein als eine gesonderte Ausführungsform steht.

Claims (21)

  1. Vorrichtung, welche umfasst: einen ersten Stromversorgungsknoten zur Eingangsstromversorgung; einen Leistungstransistor, der mit dem ersten Stromversorgungsknoten gekoppelt ist; einen Multiplexer zur selektiven Steuerung des Gate-Anschlusses des Leistungstransistors, je nachdem, ob der Leistungstransistor als Teil eines Low-Dropout-Spannungsreglers (LDO-VR) arbeiten soll oder als ein digitaler Schalter arbeiten soll; und einen zweiten Stromversorgungsknoten, der mit dem Leistungstransistor gekoppelt ist, um die Stromversorgung einer Last vom Leistungstransistor bereitzustellen.
  2. Vorrichtung nach Anspruch 1, wobei der LDO-VR vom Typ eines Flipped Source Followers ist.
  3. Vorrichtung nach Anspruch 2, wobei der LDO-VR einen mit einer Diode verbundenen Transistor umfasst, der mit dem ersten Stromversorgungsknoten und einem weiteren Knoten verbunden ist.
  4. Vorrichtung nach Anspruch 3, wobei der weitere Knoten mit dem Gate-Anschluss des Leistungstransistors über den Multiplexer verbunden ist.
  5. Vorrichtung nach Anspruch 4, wobei der LDO-VR ein Kompensationsnetz mit kapazitiver Multiplikation umfasst, das mit dem weiteren Knoten gekoppelt ist.
  6. Vorrichtung nach Anspruch 3, wobei die Diode dazu dient, die Polbewegung während einer Strombedarfsänderung am zweiten Stromversorgungsknoten zu kompensieren.
  7. Vorrichtung nach Anspruch 3, wobei der LDO-VR umfasst: einen ersten p-leitenden Transistor mit einem Source-Anschluss, der mit dem zweiten Stromversorgungsknoten gekoppelt ist; und einen Verstärker oder Komparator zum Vergleichen einer Referenzspannung mit einer heruntergeteilten Spannung am zweiten Stromversorgungsknoten, wobei der Verstärker oder Komparator einen Ausgang zur Steuerung des Gate-Anschlusses des p-leitenden Transistors aufweist.
  8. Vorrichtung nach Anspruch 7, wobei der LDO-VR ferner umfasst: einen ersten n-leitenden Transistor, der mit dem ersten p-leitenden Transistor in Reihe geschaltet ist, wobei der erste n-leitende Transistor einen Gate-Anschluss aufweist, der durch eine erste Vorspannung steuerbar ist; und einen zweiten n-leitenden Transistor, der mit den Drain-Anschlüssen des ersten p-leitenden Transistors und des ersten n-leitenden Transistors gekoppelt ist, wobei der zweite n-leitende Transistor einen Gate-Anschluss aufweist, der durch eine zweite Vorspannung steuerbar ist.
  9. Vorrichtung nach Anspruch 8, wobei der LDO-VR ferner umfasst: einen Widerstand mit einem ersten Anschluss zum Aufnehmen einer dritten Vorspannung und einem zweiten Anschluss; einen Kondensator mit einem ersten Anschluss, der mit dem zweiten Anschluss des Widerstands gekoppelt ist, wobei der Kondensator einen zweiten Anschluss aufweist, der mit dem weiteren Knoten gekoppelt ist, welcher mit dem Gate-Anschluss des Leistungstransistors über den Multiplexer gekoppelt ist; und einen zweiten p-leitenden Transistor, der mit dem zweiten n-leitenden Transistor in Reihe geschaltet ist, wobei der zweite p-leitende Transistor einen Gate-Anschluss aufweist, der mit dem zweiten Anschluss des Widerstands und dem ersten Anschluss des Kondensators gekoppelt ist.
  10. Vorrichtung nach Anspruch 1, wobei der Leistungstransistor ein p-leitender Transistor ist.
  11. Vorrichtung, welche umfasst: einen Leistungstransistor zum selektiven Betrieb als digitales Leistungsgatter oder als Teil eines Low-Dropout-Spannungsreglers (LDO-VR).
  12. Vorrichtung nach Anspruch 11, wobei der LDO-VR vom Typ eines Flipped Source Followers ist.
  13. Vorrichtung nach Anspruch 11, wobei der Leistungstransistor ein p-leitender Transistor ist.
  14. Vorrichtung nach Anspruch 11, wobei der LDO-VR einen mit einer Diode verbundenen Transistor zur selektiven Kopplung mit dem Leistungstransistor umfasst.
  15. Vorrichtung nach Anspruch 14, wobei der mit einer Diode verbundene Transistor zum Stabilisieren des LDO-VR bei hohen Lastströmen dient.
  16. Vorrichtung nach Anspruch 14, wobei der mit einer Diode verbundene Transistor ein p-leitender Transistor ist.
  17. Vorrichtung nach Anspruch 11, wobei der LDO-VR ein Kompensationsnetz mit kapazitiver Multiplikation zur selektiven Kopplung mit dem Leistungstransistor umfasst.
  18. Vorrichtung nach Anspruch 11, wobei der Leistungstransistor aufweist: einen Gate-Anschluss, der mit einem Multiplexer gekoppelt ist; einen Source-Anschluss, der mit einem ersten Stromversorgungsknoten gekoppelt ist; und einen Drain-Anschluss, der mit einem zweiten Stromversorgungsknoten gekoppelt ist, wobei der zweite Stromversorgungsknoten dazu dient, einer Last Strom zuzuführen.
  19. System, welches umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung nach einem der Ansprüche 1 bis 10 aufweist; und eine Drahtlos-Schnittstelle für eine Kommunikationsverbindung des Prozessors mit einer anderen Vorrichtung.
  20. System, welches umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung nach einem der Ansprüche 11 bis 18 aufweist; und eine Drahtlos-Schnittstelle für eine Kommunikationsverbindung des Prozessors mit einer anderen Vorrichtung.
  21. System nach Anspruch 20, welches ferner eine Anzeigeeinheit zum Anzeigen von Inhalten, die vom Prozessor verarbeitet werden, umfasst.
DE112013007290.4T 2013-09-26 2013-09-26 Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler Pending DE112013007290T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/061938 WO2015047276A1 (en) 2013-09-26 2013-09-26 Low dropout voltage regulator integrated with digital power gate driver

Publications (1)

Publication Number Publication Date
DE112013007290T5 true DE112013007290T5 (de) 2016-04-21

Family

ID=52744182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007290.4T Pending DE112013007290T5 (de) 2013-09-26 2013-09-26 Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler

Country Status (5)

Country Link
US (2) US10156859B2 (de)
KR (1) KR101800560B1 (de)
CN (1) CN105917285B (de)
DE (1) DE112013007290T5 (de)
WO (1) WO2015047276A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9746866B2 (en) * 2014-05-22 2017-08-29 Mediatek Inc. Control circuit and control system
WO2016202223A1 (en) 2015-06-16 2016-12-22 The Hong Kong University Of Science And Technology Three-dimensional power stage and adaptive pipeline control
US9817416B2 (en) 2015-08-17 2017-11-14 Skyworks Solutions, Inc. Apparatus and methods for programmable low dropout regulators for radio frequency electronics
US9946281B1 (en) * 2017-02-08 2018-04-17 University Of Macau Limit cycle oscillation reduction for digital low dropout regulators
KR20190028067A (ko) 2017-09-08 2019-03-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10152072B1 (en) 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统
US10879898B2 (en) 2018-01-23 2020-12-29 Samsung Electronics Co., Ltd. Power gating circuit for holding data in logic block
US11031400B2 (en) * 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US11196337B1 (en) * 2018-10-24 2021-12-07 Marvell Asia Pte, Ltd. Reconfigurable regulator for regulating power in linear and switching modes
US10545523B1 (en) * 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
CN109240404A (zh) * 2018-10-30 2019-01-18 南京集澈电子科技有限公司 一种低压差线性稳压器
KR20200114745A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 전력증폭기 소손 방지를 위한 전압 보호 회로 및 이를 포함하는 전자 장치
US10845831B2 (en) * 2019-06-24 2020-11-24 Intel Corporation Techniques in hybrid regulators of high power supply rejection ratio and conversion efficiency
US11372436B2 (en) 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
US10845833B1 (en) * 2019-10-15 2020-11-24 Texas Instruments Incorporated Method and system for buck converter current re-use for minimum switching frequency pulse-skip operation
US11329559B2 (en) * 2020-08-24 2022-05-10 Nanya Technology Corporation Low dropout regulator and control method thereof
EP4109216A1 (de) 2021-06-21 2022-12-28 Samsung Electronics Co., Ltd. System-on-chip, das einen low-dropout-regler einschliesst
CN118068899A (zh) * 2022-11-24 2024-05-24 智原科技股份有限公司 稳压器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812778B1 (en) * 2003-01-24 2004-11-02 02Micro International Limited Compensating capacitive multiplier
US20060087303A1 (en) * 2004-10-26 2006-04-27 Alexandru Hartular Controller for a DC to DC converter having linear mode and switch mode capabilities
US9071870B2 (en) 2004-12-08 2015-06-30 Nokia Technologies Oy System and method for viewing digital visual content on a device
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7812647B2 (en) * 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
US7880284B2 (en) * 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
DE102008012392B4 (de) 2008-03-04 2013-07-18 Texas Instruments Deutschland Gmbh Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung
CN101581947B (zh) 2008-05-16 2013-01-23 株式会社理光 稳压器
US7830128B2 (en) * 2008-07-31 2010-11-09 Monolithic Power Systems, Inc. Switching regulator circuit for operation as a switching device in a switching mode and a passive device in a passive mode
US8129962B2 (en) 2008-08-15 2012-03-06 Texas Instruments Incorporated Low dropout voltage regulator with clamping
US20100109435A1 (en) * 2008-09-26 2010-05-06 Uti Limited Partnership Linear Voltage Regulator with Multiple Outputs
US8564262B2 (en) 2010-11-11 2013-10-22 International Business Machines Corporation Voltage regulator module with power gating and bypass
CN102096434B (zh) 2010-12-23 2012-11-28 东南大学 一种基于大摆率误差放大器的高精度高速ldo电路
TWI441007B (zh) * 2011-07-05 2014-06-11 Holtek Semiconductor Inc 無需外掛穩壓電容之低壓降穩壓器及其穩壓方法
SG10201501675WA (en) * 2011-09-08 2015-05-28 Agency Science Tech & Res Power Transfer Device
CN103163925B (zh) * 2011-12-15 2014-11-05 无锡中星微电子有限公司 高效率低压差电压调节器
US9343963B2 (en) * 2011-12-22 2016-05-17 Intel Corporation Dual mode voltage regulator with dynamic reconfiguration capability
US9651961B2 (en) 2011-12-27 2017-05-16 Intel Corporation Multi-mode voltage regulation with feedback
WO2013130088A1 (en) * 2012-03-01 2013-09-06 Intel Corporation Dual mode voltage regulator with reconfiguration capability
US8823341B2 (en) * 2012-10-23 2014-09-02 Texas Instruments Incorporated Switched and linear DC-DC converter with output inductor detection module
US9778667B2 (en) * 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
US9229464B2 (en) * 2013-07-31 2016-01-05 Em Microelectronic-Marin S.A. Low drop-out voltage regulator
EP2849020B1 (de) * 2013-09-13 2019-01-23 Dialog Semiconductor GmbH Dualmodus-Spannungsregler mit geringer Abfallspannung

Also Published As

Publication number Publication date
CN105917285B (zh) 2018-09-14
WO2015047276A1 (en) 2015-04-02
KR101800560B1 (ko) 2017-11-22
US20160202714A1 (en) 2016-07-14
KR20160027164A (ko) 2016-03-09
US20180307257A1 (en) 2018-10-25
CN105917285A (zh) 2016-08-31
US10852756B2 (en) 2020-12-01
US10156859B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
DE112013007290T5 (de) Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112018006436B4 (de) Adaptiver LDO-Spannungsregler mit Doppelschleife und Verfahren zur Spannungsregelung
DE112018000837T5 (de) Programmierbarer Versorgungsgenerator
DE102013207939A1 (de) Low-Drop-Spannungsregler
US20140070876A1 (en) Linear voltage regulator based on-die grid
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
DE112020000946T5 (de) Einrichtung und verfahren zur abschwächung von frequenzüberschwingen und spannungs-droop
DE102020134347A1 (de) Leistungsfeldeffekttransistor-topologie und bootstrapschaltung für invertierenden buck-boost-gs-gs-wandler
DE102013205365A1 (de) Linearer spannungsregler
DE202015001474U1 (de) Versatztoleranten Taktrückgewinnungsarchitektur
DE102014106781A1 (de) Verfahren für eine leistungsarme rauscharme eingangsruhestromkompensation
DE102020131640A1 (de) Vorrichtung und verfahren zur laststromerfassung mit schnellem ansprechen
WO2015103768A1 (en) Linear regulator with improved power supply ripple rejection
DE102018214578B4 (de) Dc-dc-wandler mit einer dynamisch angepassten lastkennlinie
DE102017113718A1 (de) Linearer Spannungsregler
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112015000530T5 (de) Master-Slave-Digitalspannungsregler
DE112019000265T5 (de) Zuverlässiger digitaler regler mit niedriger abfallspannung
DE112019002495T5 (de) Transmitterschaltung mit pull-up-n-transistor und niedrigem ausgangsspannungshub
DE102010044924A1 (de) Elektronische Vorrichtung und Verfahren für diskrete lastadaptive Spannungsregelung
DE112013007055T5 (de) Spannungsregler mit einer Mitkopplungs- und Rückkopplungssteuerung
US9761284B1 (en) Current starved voltage comparator and selector
DE112011106011B4 (de) Vorrichtung, Verfahren und System mit einer Rauschsperre
DE112019000479T5 (de) Vorrichtung zur verbesserung einer einrastzeit einer frequenzregelschleife

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication