DE202015001474U1

DE202015001474U1 - Versatztoleranten Taktrückgewinnungsarchitektur

Info

Publication number: DE202015001474U1
Application number: DE202015001474.7U
Authority: DE
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2014-03-27
Filing date: 2015-02-25
Publication date: 2015-06-29
Anticipated expiration: 2025-02-26
Also published as: US20150280896A1; TWI590636B; WO2015148003A1; CN204810255U; US9246666B2; TW201603549A

Abstract

Vorrichtung, die umfasst: eine Komparatoreinheit zum Empfangen von wenigstens drei Datensignalen, deren entsprechende Taktsignale in die wenigstens drei Datensignale eingebettet sind, wobei die Komparatoreinheit ein erstes, zweites und drittes Taktsignal liefert; und eine mit der Komparatoreinheit gekoppelte Verzögerungseinheit, wobei die Verzögerungseinheit das erste, zweite und dritte Taktsignal zum Erzeugen von verzögerten Versionen des ersten, zweiten bzw. dritten Taktsignals empfängt.

Description

HINTERGRUND DER ERFINDUNG
Die Mobile Industry Processor Interface (MIPI^®) Alliance C-PHY^® ist eine Spezifikation für eine serielle Hochgeschwindigkeitsschnittstelle zum Bereitstellen einer hohen Durchsatzleistung über bandbreitenbegrenzte Kanäle zum Verbinden mit Peripherievorrichtungen, einschließlich Anzeigevorrichtungen und Kameras. Die Schnittstelle C-PHY^® basiert auf einer 3-phasigen Symbolkodierungstechnologie zum Liefern von hohen Bitzahlen pro Symbol (z. B. 2,28 Bits pro Symbol) über drei dreiadrige Leitungen.
Die Schnittstelle C-PHY^® wurde vorgeschlagen, um die Effizienz der Datenrate durch Kodieren und Dekodieren der Daten mithilfe von drei Zuständen von Leitungen (hoch, mittel und niedrig) zu erhöhen. Die Schnittstelle C-PHY^® bietet den Vorteil des Jitter-Tracking, da der Taktgeber in jeden Zyklus der Datentransaktion eingebettet ist. Dies hat jedoch einen signifikanten Nachteil, wenn es um die Design-Implementierung der Schnittstelle C-PHY^® geht. Beispielsweise können Versetzungen der über die drei Leitungen gelieferten Signale bei der Verwendung von herkömmlichen Taktrückgewinnungsschaltungen einen Timing-Verstoß bei der Rückgewinnung des in die Signale eingebetteten Takts verursachen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Ausführungsformen der vorliegenden Erfindung werden aus der untenstehenden genauen Beschreibung und aus den beigefügten Zeichnungen verschiedener Ausführungsformen der vorliegenden Erfindung besser verständlich; diese sollten jedoch nicht als Einschränkung der vorliegenden Erfindung auf diese Ausführungsformen verstanden werden, sondern dienen lediglich der Erläuterung und dem Verständnis.
veranschaulicht ein Rechensystem nach einer Ausführungsform der vorliegenden Erfindung, das eine versatztolerante Taktrückgewinnungsschaltung in einem Empfänger verwendet.
zeigt ein Diagramm, das ein Beispiel der drei Signale über die dreiadrige Leitung veranschaulicht.
veranschaulicht eine Empfängerarchitektur, die eine versatztolerante Taktrückgewinnung nach einer Ausführungsform der Erfindung bereitstellt.
zeigt ein Flussdiagramm eines Verfahrens zum Bereitstellen einer versatztoleranten Taktrückgewinnung nach einer Ausführungsform der Erfindung.
zeigt ein Diagramm, in dem mit der Taktrückgewinnung assoziierte Wellenformen in Abwesenheit eines Versatzes dargestellt sind.
zeigt ein Diagramm, in dem mit der Taktrückgewinnung assoziierte Wellenformen bei Vorhandensein eines Versatzes und unter Verwendung eines Taktrückgewinnungsschemas nach dem Stand der Technik dargestellt sind.
zeigt ein Diagramm, in dem mit dem Betrieb eines versatztoleranten Taktrückgewinnungsschema assoziierte Wellenformen dargestellt sind, wenn eines der drei Eingangssignale relativ zu den anderen beiden Signalen früh ankommt, nach einer Ausführungsform der Erfindung.
zeigt ein Diagramm, in dem mit dem Betrieb eines versatztoleranten Taktrückgewinnungsschemas assoziierte Wellenformen dargestellt sind, wenn eines der drei Eingangssignale relativ zu den anderen beiden Signalen spät ankommt, nach einer Ausführungsform der Erfindung.
zeigt eine intelligente Vorrichtung („Smart Device”) oder ein Computersystem oder ein SoC (System-on-Chip, Ein-Chip-System) mit der versatztoleranten Taktrückgewinnungsschaltung nach einer Ausführungsform der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG
Die Ausführungsformen beschreiben eine versatztolerante Taktrückgewinnungsschaltung und das dazugehörige Verfahren. Einige Ausführungsformen heben den internen Versatz in den von einem Empfänger empfangenen Eingangssignalen auf. Der interne Versatz wird möglicherweise aufgrund einer internen Routing-Differenz für die drei Signale, einer Fehlanpassung der Plattenlänge und aufgrund des Leiterplattenaufbaus etc. verursacht. Die anderen technischen Auswirkungen werden aus verschiedenen hier beschriebenen Ausführungsformen ersichtlich.
In der nachfolgenden Beschreibung ist eine große Anzahl von Einzelheiten angegeben, um die Ausführungsformen der vorliegenden Erfindung ausführlicher zu erläutern. Für Fachleute ist es jedoch offensichtlich, dass die Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Einzelheiten verwirklicht werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in Form eines Blockschaltbilds anstatt in ihren Einzelheiten dargestellt, um sicherzustellen, dass die Ausführungsformen der vorliegenden Erfindung deutlicher ersichtlich werden.
Es wird darauf hingewiesen, dass in den entsprechenden Zeichnungen der Ausführungsformen die Signale durch Linien dargestellt sind. Einige Linien können dicker sein, um die wesentlicheren Signalpfade zu verdeutlichen, und/oder an einem oder mehreren Enden Pfeile aufweisen, um die Hauptrichtung des Informationsflusses zu verdeutlichen. Diese Verdeutlichungen sind nicht als Einschränkung gedacht. Die Linien werden vielmehr in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um das Verständnis einer Schaltung oder einer logischen Einheit zu erleichtern. Jedes dargestellte Signal kann tatsächlich den konstruktionsbedingten Anforderungen oder Präferenzen entsprechend ein oder mehrere Signal(e) umfassen, das/die sich in beide Richtungen bewegen kann/können und mit jedem beliebigen, hierfür geeigneten Signalschema implementiert werden kann/können.
In dieser Patentbeschreibung und in den Ansprüchen ist mit dem Begriff „verbunden” eine direkte elektrische Verbindung zwischen den verbundenen Dingen gemeint, ohne irgendwelche zwischengeschalteten Vorrichtungen. Mit dem Begriff „gekoppelt” ist entweder eine direkte elektrische Verbindung zwischen den verbundenen Dingen oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive zwischengeschaltete Vorrichtung(en) gemeint. Mit dem Begriff „Schaltung” ist/sind eine oder mehrere passive und/oder aktive Komponente(n) gemeint, die so angeordnet ist/sind, dass sie zusammenwirken können, um eine gewünschte Funktion bereitzustellen. Mit dem Begriff „Signal” ist wenigstens ein Stromsignal, Spannungssignal oder Daten-/Taktsignal gemeint. In Formulierungen mit dem bestimmten (der, die, das) und unbestimmten (einer, eine, ein) Artikel ist auch jeweils der Plural mit eingeschlossen. In Formulierungen mit der Präposition „in” ist die Bedeutung „in”, „auf und „an” mit eingeschlossen.
Der Begriff „skalieren” bezieht sich im Allgemeinen auf die Umwandlung eines Designs (Schema und Layout) einer Prozesstechnologie in das einer anderen Prozesstechnologie. Der Begriff „skalieren” bezieht sich im Allgemeinen auch auf das Verkleinern („Downsizing”) von Layouts und Vorrichtungen innerhalb eines Knotens derselben Technologie. Der Begriff „skalieren” kann sich auf das Anpassen (z. B. Verlangsamen) einer Signalfrequenz relativ zu einem anderen Parameter, beispielsweise dem Stromversorgungspegel, beziehen. Die Begriffe „im Wesentlichen”, „nahe bei”, „ungefähr”, „nahe” und „etwa” beziehen sich im Allgemeinen darauf, dass der angegebene Wert innerhalb von +/–20% eines Sollwerts liegt.
Wenn nicht anders angegeben, ist die Verwendung der Ordinalzahlen „erste(r/s)”, „zweite(r/s)” und „dritte(r/s)” etc. zum Beschreiben eines gemeinsamen Objekts lediglich so zu verstehen, dass auf verschiedene Instanzen/Ausprägungen gleicher Objekte Bezug genommen wird; sie ist also nicht so zu verstehen, dass die so beschriebenen Objekte in einer vorgegebenen Reihenfolge sein müssen, sei es zeitlich, räumlich, in Form einer Rangordnung oder auf irgendeine andere Weise.
Für den Zweck der Ausführungsformen sind die Transistoren Metalloxid-Halbleiter(MOS)-Transistoren, die die Anschlüsse Drain, Source, Gate und Bulk aufweisen. Die Transistoren weisen auch Tri-Gate und FinFet-Transistoren, Gate-All-Around-Cylindrical-Transistoren oder andere Vorrichtungen zum Implementieren der Funktionalität von Transistoren wie Carbon-Nanotubes oder Spintronic-Vorrichtungen auf. Die Anschlüsse Source und Drain können identische Anschlüsse sein und werden in der vorliegenden Erfindung austauschbar verwendet. Fachleute werden einsehen, dass andere Transistoren, beispielsweise bipolare Sperrschichttransistoren – BJT PNP/NPN, BiCMOS, CMOS, eFET etc. verwendet werden können, ohne damit vom Schutzumfang der Erfindung abzuweichen. Die Bezeichnung „MN” steht für einen N-Kanal-Transistor (z. B. NMOS, NPN BJT etc.) und die Bezeichnung „MP” steht für einen P-Kanal-Transistor (z. B. PMOS, PNP BJT etc.).
veranschaulicht ein Rechensystem 100, das eine versatztolerante Taktrückgewinnungsschaltung nach einer Ausführungsform der vorliegenden Erfindung in einem Empfänger verwendet. In einer Ausführungsform weist ein Rechensystem 100 eine Vorrichtung 101 mit einem Sender (Tx) 102, eine Vorrichtung 103 mit einem Empfänger (Rx) 104 und drei Übertragungsleitungen (TLs) TL1–TL3 auf.
Einige Ausführungsformen sind hier zwar unter Bezugnahme auf die Spezifikation MIPI® Alliance DRAFT für C-PHY® (z. B. Version 0.7 Revision 02, veröffentlicht am 4. März 2014) beschrieben, aber die Ausführungsformen sind nicht auf dieses Schnittstelle (Interface) beschränkt. C-PHY^® basiert auf einer 3-phasigen Symbolkodierungstechnologie zum Liefern von hohen Bitzahlen pro Symbol über drei dreiadrige Leitungen – TL1, TL2 und TL3. Hierbei überträgt Tx 102 drei Signale A_Tx, B_Tx und C_Tx über die Übertragungsleitungen an Rx 104. Die Spannungspegel an den drei TLs (d. h. TL1, TL2 und TL3) am Eingang von Rx 104 sind V_A, V_B bzw. V_C. Hierbei werden die Spannungspegel V_A, V_B und V_C auch austauschbar als A-, B- bzw. C-Signal bezeichnet.
Eine Taktrückgewinnungsschaltung kann die Differenzsignale AB, BC und CA aufnehmen und immer dann die Taktrückgewinnung durchführen, sobald die erste Schaltung der Signale A, B und C erfolgt. Hierbei steht das Differenzsignal AB für die Differenz zwischen den Signalen A und B (d. h. A – B), das Differenzsignal BC steht für die Differenz zwischen den Signalen B und C (d. h. B – C), und das Differenzsignal CA steht für die Differenz zwischen den Signalen C und A (d. h. C – A). Die Versatzdifferenz zwischen den Signalen A, B, und/oder C kann sich jedoch negativ auf die Differenzdaten sowie auf den rückgewonnenen Takt am Empfänger auswirken, da der Versatz möglicherweise nicht steuerbar ist. Die Reduzierung eines derartigen internen Versatzes zwischen den Signalen A, B und/oder C ist eine Herausforderung, da die Zwischenverbindung, die diese Signale trägt, möglicherweise an den Kanal angepasst werden muss, der Pakete für alle der drei Leitungen aufweist.
In einer Ausführungsform weist Rx 104 eine versatztolerante Taktrückgewinnungsschaltung auf, die eine Komparatoreinheit zum Empfangen der drei Datensignale (d. h. der Signale A, B und C) aufweist, wobei die entsprechenden Taktsignale in die wenigstens drei Datensignale eingebettet sind. Die Komparatoreinheit bildet die analoge Vorschalteinheit (analoges Frontend, AFE) des Rx 104. In einer Ausführungsform liefert die Komparatoreinheit ein erstes (A_clk), zweites (B_clk) und drittes (C_clk) Taktsignal.
In einer Ausführungsform umfasst Rx 104 eine Verzögerungseinheit (d. h. eine Taktverzögerungseinheit), die mit der Komparatoreinheit gekoppelt ist. In einer Ausführungsform empfängt die Verzögerungseinheit das erste, zweite und dritte Taktsignal zum Erzeugen von verzögerten Versionen des ersten, zweiten bzw. dritten Taktsignals. In einer Ausführungsform umfasst Rx 104 des Weiteren eine Mehrzahl von Taktrückgewinnungseinheiten (CRUs, Clock Recovery Units), von denen jede mit der Verzögerungseinheit und der Komparatoreinheit gekoppelt ist. In einer Ausführungsform wird die Mehrzahl von Taktrückgewinnungseinheiten zum Rückgewinnen der eingebetteten Taktsignale verwendet. In einer Ausführungsform erzeugt die Mehrzahl von Taktrückgewinnungseinheiten die rückgewonnenen Taktsignale gemäß dem ersten, zweiten und dritten Taktsignal; sowie den verzögerten Versionen des ersten, zweiten und dritten Taktsignals. In einer Ausführungsform werden die rückgewonnenen Taktsignale verwendet, um ein endgültiges Taktsignal (RClk) zu erzeugen, das die Daten abtastet, um eine Datenausgabe mit kompensiertem Versatz zu erzeugen.
zeigt ein Diagramm 200, das ein Beispiel der drei Signale über die dreiadrige Leitung zeigt. Hierbei steht die X-Achse für die Zeit und die Y-Achse für die Spannung. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
Die drei Signale sind Signale A, B und C mit Spannungspegeln von V_A, V_B bzw. V_C. Hierbei schalten die Spannungen an den Signalen A, B und C zwischen ¾ V, ½ V bzw. ¼ V hin und her. In jedem Einheitsschritt (UI, Unit Interval) ändern sich die Spannungen V_A, V_B und V_C der Signale A, B bzw. C. Hier sind die drei UIs als UI-1, UI-2 und UI-3 bezeichnet. In einer Ausführungsform wird für jeden UI der eingebettete Takt rückgewonnen und zum Abtasten der Daten verwendet.
veranschaulicht eine Rx-Architektur 300 (z. B. Rx 104), die eine versatztolerante Taktrückgewinnung nach einer Ausführungsform der Erfindung bereitstellt. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
In einer Ausführungsform umfasst die Architektur 300 eine Komparatoreinheit (hier auch als analoges Frontend bezeichnet), einen Taktpfad und einen Datenpfad. In einer Ausführungsform weist das analoge Frontend die Komparatoren 301, 302 und 303 auf. In einer Ausführungsform vergleicht der Komparator (oder Verstärker) 301 die Signale A und B, um ein Ausgangssignal AB zu erzeugen, das die Differenz zwischen den Signalen A und B (d. h. A – B) anzeigt. In einer Ausführungsform vergleicht der Komparator (oder Verstärker) 302 die Signale A und C, um ein Ausgangssignal AC zu erzeugen, das die Differenz zwischen den Signalen A und C (d. h. A – C) anzeigt. In einer Ausführungsform vergleicht der Komparator (oder Verstärker) 303 die Signale B und C, um ein Ausgangssignal BC zu erzeugen, das die Differenz zwischen den Signalen B und C (d. h. B – C) anzeigt.
In einer Ausführungsform weist der Taktpfad die versatztolerante Taktrückgewinnungsschaltung auf, die einen Empfangstakt (RClk) liefert, der zum Abtasten der Daten verwendet wird, um versatzkompensierte Daten für dir weitere Verarbeitung zu erzeugen. In einer Ausführungsform weist der Taktpfad die Taktverzögerungseinheit mit den Verzögerungsleitungen 304, 305 und 306 auf, wobei die Taktrückgewinnungsschaltungen die CRUs 307, 308 und 309, die Taktrückgewinnungseinheit 310 und die Verzögerungsleitung 311 aufweisen. In einer Ausführungsform sind die Verzögerungsleitungen 304, 305 und 306 mit den Komparatoren 301, 302 bzw. 303 gekoppelt.
In einer Ausführungsform empfängt die Verzögerungsleitung 304 das Taktsignal AB und liefert eine verzögerte Version des Taktsignals AB als AB_cd. In einer Ausführungsform empfängt die Verzögerungsleitung 305 das Taktsignal AC und liefert eine verzögerte Version des Taktsignals AC als AC_cd. In einer Ausführungsform empfängt die Verzögerungsleitung 306 das Taktsignal BC und liefert eine verzögerte Version des Taktsignals BC als BC_cd. In einer Ausführungsform weisen die Verzögerungsleitungen 304, 305 und 306 programmierbare Verzögerungen auf, die mittels Hardware (z. B. Sicherung) oder Software angepasst werden können. In einer Ausführungsform weisen die Verzögerungsleitungen 304, 305 und 306 die gleichen (d. h. gleich große) Ausbreitungsverzögerungen auf.
In einer Ausführungsform empfängt CRU 307 die Signale AB, BC_cd und AC_cd zum Erzeugen des rückgewonnenen Takts AB_cr. In einer Ausführungsform empfängt CRU 308 die Signale AB_cd, AC und BC_cd zum Erzeugen des rückgewonnenen Takts AC_cr. In einer Ausführungsform empfängt CRU 309 die Signale AC_cd, BC und AB_cd zum Erzeugen des rückgewonnenen Takts BC_cr. In einer Ausführungsform wählt jede der CRUs 307, 308 und 309 die erste Kreuzung von zwei ihrer Eingangssignale als rückgewonnenes Taktsignal aus. In einer Ausführungsform werden die CRUs 307, 308 und 309 als logische Gatter für ausschließende ODER-Schaltungen (XOR) implementiert, die die erste Kreuzung der Signale A, B und C innerhalb eines UI als rückgewonnenes Taktsignal auswählen. Beispielsweise wird jedes Stromsignalpaar (d. h. die Differenzsignale AB, BC und AC) als ausschließende ODER-Schaltung (XOR) mit einer verzögerten Version eines jeden Paars (d. h. AB_cd, BC_cd und AC_cd) geschaltet, um rückgewonnene Taktsignale AB_cr, BC_cr und AC_cr zu erzeugen.
In einer Ausführungsform gibt die CRU innerhalb eines UI, wenn die Daten und der Takt aus den Kreuzungen derselben Eingangssignale (d. h. A, B und C) identifiziert sind, dann den rückgewonnenen Takt als dieses Taktsignal aus. Beispielsweise gibt die CRU 307, wenn Daten von der ersten Kreuzung der Signale A und B (d. h. AB) abgeleitet werden und der Takt auch von der nächsten Kreuzung der Signale A und B innerhalb desselben UI abgeleitet wird, das Signal AB als rückgewonnenen Takt AB_cr aus, ansonsten gibt die CRU 307 eines der verzögerten Taktsignale BC_cd oder AC_cd als den rückgewonnenen Takt AB_cr aus.
In einer Ausführungsform wird das Signal BC_cd als rückgewonnenes Taktausgangssignal AB_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale A und C abgeleitet wird, sondern von der Kreuzung der Signale B und C. In einer Ausführungsform wird das Signal AC_cd als rückgewonnenes Taktausgangssignal AB_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale A und B abgeleitet wird, sondern von der Kreuzung der Signale A und C, d. h. die Signale AC_cd oder BC_cd können in Abhängigkeit davon ausgewählt werden, welches der beiden Signale BC_cd und AC_cd zuerst angekommen ist. Beispielsweise wird, wenn das Signal BC_cd vor dem Signal AC_cd ankommt, das Signal BC_cd als Signal AB_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale A und B abgeleitet wird.
In einer Ausführungsform gibt die CRU 308, wenn Daten von der ersten Kreuzung der Signale A und C (d. h. AC) abgeleitet werden und der Takt auch von der nächsten Kreuzung der Signale A und C innerhalb desselben UI abgeleitet wird, das Signal AC als rückgewonnenen Takt AC_cr aus, ansonsten gibt die CRU 308 eines der verzögerten Taktsignale BC_cd oder AB_cd als den rückgewonnenen Takt AC_cr aus. In einer Ausführungsform wird das Signal BC_cd als rückgewonnenes Taktausgangssignal AC_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale A und C abgeleitet wird, sondern von der Kreuzung der Signale B und C. In einer Ausführungsform wird das Signal AB_cd als rückgewonnenes Taktausgangssignal AC_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale A und C abgeleitet wird, sondern von der Kreuzung der Signale A und B.
In einer Ausführungsform gibt die CRU 309, wenn Daten von der ersten Kreuzung der Signale B und C (d. h. BC) abgeleitet werden und der Takt auch von der nächsten Kreuzung der Signale B und C innerhalb desselben UI abgeleitet wird, das Signal BC als rückgewonnenen Takt BC_cr aus, ansonsten gibt die CRU 309 eines der verzögerten Taktsignale AC_cd oder AB_cd als das rückgewonnene Taktsignal BC_cr aus. In einer Ausführungsform wird das Signal AC_cd als rückgewonnenes Taktausgangssignal BC_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale AB und C abgeleitet wird, sondern von der Kreuzung der Signale A und C. In einer Ausführungsform wird das Signal AB_cd als rückgewonnenes Taktausgangssignal BC_cr ausgewählt, wenn der Takt nicht von der Kreuzung der Signale B und C abgeleitet wird, sondern von der Kreuzung der Signale A und B.
In einer Ausführungsform werden die rückgewonnenen Taktsignale AB_cr, AC_cr und BC_cr von der Taktrückgewinnungsschaltung 310 empfangen, die den letzten Takt innerhalb des UI als endgültiges Eingangstaktsignal RClk auswählt. Beispielsweise wird, wenn die letzte Kreuzung von zwei der Signale A, B und/oder C eine Kreuzung der Signale A und B ist, das Signal AB_cr als Signal RClk ausgewählt. In einer Ausführungsform wird, wenn die letzte Kreuzung von zwei der Signale A, B und C eine Kreuzung der Signale A und C ist, das Signal AC_cr als Signal RClk ausgewählt. In einer Ausführungsform wird, wenn die letzte Kreuzung von zwei der Signale A, B und C eine Kreuzung der Signale B und C ist, das Signal BC_cr als Signal RClk ausgewählt. In einer Ausführungsform wird das Signal RClk durch die Verzögerungsleitung 311 weiter verzögert, um eine verzögerte Version des Signals RClk als Signal RClk_d zum Abtasten der nicht ausgerichteten Daten zu erzeugen, um ausgerichtete Daten zu erzeugen, deren Versatz in den Signalen A, B und/oder C kompensiert ist. In einer Ausführungsform ist die Verzögerung der Verzögerungsleitung 311 gleich der Verzögerung der Verzögerungsleitungen 304, 305 und 306.
In einer Ausführungsform umfasst der Datenpfad eine Datenverzögerungseinheit mit den Verzögerungsleitungen 312, 313 und 314, eine erste Gruppe von Abtastschaltungen 315, 316 und 317 sowie eine zweite Gruppe von Abtastschaltungen 318, 319 und 320. In einer Ausführungsform weisen die Verzögerungsleitungen 312, 313 und 314 programmierbare Verzögerungen auf. In einer Ausführungsform verzögern die Verzögerungsleitungen 314, 313 und 312 die Datensignale AB, AC und BC, um die Signale AB_dd, AC_dd bzw. BC_dd zu erzeugen. In einer Ausführungsform werden die Datenverzögerungssignale BC_dd, AC_dd und AB_dd mit der ersten Gruppe von Abtastschaltungen 315, 316 bzw. 317 durch die rückgewonnenen Taktsignale BC_cr, AC_cr bzw. AB_cr abgetastet. In einer Ausführungsform besteht die erste Gruppe von Abtastschaltungen 315, 316 und 317 aus Daten-Flipflopschaltungen. In anderen Ausführungsformen können andere Arten von sequenziellen Einheiten zum Implementieren der ersten Gruppe von Abtastschaltungen 315, 316 und 317 verwendet werden.
In einer Ausführungsform sind die Ausgangssignale BC_dua, AC_dua und AB_dua von der ersten Gruppe von Abtastschaltungen 315, 316 bzw. 317 nichtausgerichtete Signale, da sie durch verschiedene Taktsignale abgetastet werden. In einer derartigen Ausführungsform werden die Ausgangssignale BC_dua, AC_dua und AB_dua mit der zweiten Gruppe von Abtastschaltungen 318, 319 bzw. 320 weiter abgetastet, und zwar unter Verwendung des Taktsignals RClk_d, um Datensignale BC_da, AC_da bzw. AB_da zu erzeugen, die zu einem einzigen Taktsignal RClk_d ausgerichtet werden. In dieser Ausführungsform sind die Datensignale BC_da, AC_da und AB_da tolerant gegenüber Versatz in den Eingangssignalen A, B und C. In einer Ausführungsform besteht die zweite Gruppe von Abtastschaltungen 318, 319 und 320 aus Daten-Flipflopschaltungen. In anderen Ausführungsformen können andere Arten von sequenziellen Einheiten zum Implementieren der zweiten Gruppe von Abtastschaltungen 318, 319 und 320 verwendet werden.
zeigt ein Flussdiagramm 400 eines Verfahrens zum Bereitstellen einer versatztoleranten Taktrückgewinnung nach einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. Die Blöcke in den Flussdiagrammen mit Bezug auf sind zwar in einer bestimmten Reihenfolge gezeigt, die Reihenfolge der Aktionen kann jedoch abgewandelt werden. Somit können die dargestellten Ausführungsformen in einer anderen Reihenfolge durchgeführt werden, und einige Aktionen/Blöcke können parallel durchgeführt werden. Einige der Blöcke und/oder Operationen in sind nach bestimmten Ausführungsformen optional. Die Nummerierung der dargestellten Blöcke soll der Klarheit dienen und ist nicht als Vorschrift für eine Reihenfolge der Operationen zu verstehen, in der die verschiedenen Blöcke aufeinander folgen müssen. Zusätzlich können Operationen aus den verschiedenen Abläufen in einer Reihe verschiedener Kombinationen genutzt werden.
Bei Block 401 empfängt der AFE die Signale A, B und C und erzeugt die Differenzsignale AB, AC und BC, die dann an die Takt- und Datenpfade geliefert werden, wie in der Architektur 400 gezeigt. In den Blöcken 402, 403, 406 und 407 werden die Differenzsignale AB, AC und BC analysiert, um die eingebetteten Takte in den Signalen A, B und C zu bestimmen. In den Blöcken 404, 405 und 408 werden die Differenzsignale AB, AC und BC analysiert, um die eingebetteten Takte in den Signalen A, B und C zu bestimmen. Bei Block 402 werden die Signale AB, AC und BC (mit Bezug auf die Blöcke 403, 406 und 407 auch als Differenztaktsignale bezeichnet) durch die Verzögerungsleitungen 304–306 verzögert, um die Signale AB_cd, AC_cd und BC_cd zu erzeugen.
Bei Block 403 wählen die Taktrückgewinnungsschaltungen den ersten Takt innerhalb eines UI zur Taktrückgewinnung wie in Bezug auf die CRUs 307–309 aus erläutert aus, um die rückgewonnenen Taktsignale AB_cr, AC_cr und BC_cr zu erzeugen. Die Taktsignale AB_cr, AC_cr und BC_cr werden hinsichtlich des Versatzes in den Eingangssignalen A, B und/oder C kompensiert. Bei Block 406 werden die rückgewonnenen Taktsignale AB_cr, AC_cr und BC_cr von der Taktrückgewinnungsschaltung 310 empfangen, die den letzten Takt innerhalb des UI als endgültiges Taktsignal RClk auswählt. Bei Block 407 wird das endgültige Taktsignal RClk durch die Verzögerungsleitung 311 verzögert, um das verzögerte endgültige Taktsignal RClk_d zu erzeugen, das für das Abtasten der Daten verwendet wird.
Bei Block 404 werden AB, AC und BC (mit Bezug auf die Blöcke 405 und 408 auch als Differenztaktsignale bezeichnet) durch die Verzögerungsleitungen 312–314 verzögert, um die Signale AB_dd, AC_dd, und BC_dd zu erzeugen. Bei Block 405 werden die Signale AB_dd, AC_dd und BC_dd mit der ersten Gruppe von Abtastschaltungen unter Verwendung der Taktsignale AB_cr, AC_cr bzw. BC_cr abgetastet, um nichtausgerichtete abgetastete Daten zu erzeugen. Bei Block 408 werden die nichtausgerichteten abgetasteten Daten mit der zweiten Gruppe von Abtastschaltungen unter Verwendung des verzögerten endgültigen Taktsignals RClk_d abgetastet, um die versatzkompensierten Daten zu erzeugen.
zeigt ein Diagramm 500, in dem mit der Taktrückgewinnung assoziierte Wellenformen in Abwesenheit eines Versatzes dargestellt sind. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. Hierbei steht die X-Achse für die Zeit und die Y-Achse für die Spannung.
Die drei Signale von oben sind die Eingangssignale A, B und C. Die drei Signale unter dem Signal C sind die Differenzsignale AB, BC und CA (oder AC) vom AFE. Die drei Signale unter dem Signal CA sind die verzögerten Signale AB, BC und CA. In diesem Fall weisen die Eingangssignale A, B und C keinen Versatz auf, und damit ist die Taktrückgewinnung insofern einfach, als die Signale A, B und C durch die verzögerten Signale AB, BC und CA gemäß der ersten Kreuzung von zwei der Signale A, B und/oder C abgetastet werden.
zeigt ein Diagramm 600, in dem mit der Taktrückgewinnung assoziierte Wellenformen bei Vorhandensein eines Versatzes und Verwendung eines Taktrückgewinnungssystems nach dem Stand der Technik dargestellt sind. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. Hierbei steht die X-Achse für die Zeit und die Y-Achse für die Spannung.
Die drei Signale von oben sind die Eingangssignale A, B und C. Die drei Signale unter dem Signal C sind die Differenzsignale AB, BC und CA (oder AC) vom AFE. Die drei Signale unter dem Signal CA sind die verzögerten Signale AB, BC und CA. In diesem Fall weist das Eingangssignal B einen Versatz relativ zu den Signalen A und C auf, und damit resultiert die herkömmliche Taktrückgewinnung, welche die verzögerten Signale AB, BC und CA gemäß der ersten Kreuzung von zwei der Signale A, B und/oder C abtastet, in einem Timing-Verstoß. Hierbei steht der Pfeil für den Ort des Abtastungstakts, und die letzten drei Paare (d. h. AB, BC und CA) werden basierend auf dem einen rückgewonnenen Takt erfasst, der von der ersten Schaltung der drei Paare stammt. In diesem Fall erzielt das letzte CA-Signal im Diagramm 600 (d. h. die unterste Wellenform) nicht eine „1”, sondern stattdessen wird eine „0” abgetastet, was einen Abtast-Verstoß darstellt. Diese Situation wird durch die in und dargestellten Ausführungsformen gelöst.
zeigt ein Diagramm 700, in dem mit dem Betrieb eines versatztoleranten Taktrückgewinnungsschemas assoziierte Wellenformen dargestellt sind, wenn eines der drei Eingangssignale relativ zu den anderen beiden Signalen früh ankommt, nach einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. Hierbei steht die X-Achse für die Zeit und die Y-Achse für die Spannung.
Die drei Signale von oben sind die Eingangssignale A, B und C. Die drei Signale unter dem Signal C sind die Differenzsignale AB, BC und CA (oder AC) vom AFE. Die drei Signale unter dem Signal CA sind die verzögerten Signale AB, BC und CA. In diesem Fall weist das Eingangssignal B relativ zu den Signalen A und C einen Versatz auf. Anders als beim Stand der Technik steht mehr Auswahl für die Taktsignale zur Verfügung, um die einzelnen Paare (d. h. die Datensignale AB, BC und CA) abzutasten. Hier werden der ursprüngliche Takt sowie die verzögerte Version dieses Takts erzeugt. Beispielsweise weist das erste Differenzdatenpaarsignal CA von oben im Diagramm 700 den Takt nicht auf, damit „leiht” das CA-Datensignal einen Takt von den anderen Differenzpaaren, die verzögerte Versionen des „geliehenen” Taktsignals sind. In diesem Beispiel wird das Signal BC_cd (d. h. ein verzögerter Takt) ausgewählt, und dieser Takt eröffnet die Vorbereitungszeit zum Abtasten der Daten mit „1” ohne Verstoß.
zeigt ein Diagramm 800, in dem mit dem Betrieb eines versatztoleranten Taktrückgewinnungsschemas assoziierte Wellenformen dargestellt sind, wenn eines der drei Signale relativ zu den anderen beiden Signalen spät ankommt, nach einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind. Hierbei steht die X-Achse für die Zeit und die Y-Achse für die Spannung.
Die drei Signale von oben sind die Eingangssignale A, B und C. Die drei Signale unter dem Signal C sind die Differenzsignale AB, BC und CA (oder AC) vom AFE. Die drei Signale unter dem Signal CA sind die verzögerten Signale AB, BC und CA. In diesem Fall weist das Eingangssignal B relativ zu den Signalen A und C einen Versatz auf. Dieses Beispiel ist das Gegenteil der Situation in . Hier arbeitet die Taktrückgewinnungsschaltung aus , wenn das Signal B ausgegeben wird, auf die gleiche Weise durch Erzeugen von verzögerten Versionen der ursprünglichen Taktsignale. Dies geschieht, wenn sich die Datenquelle von der Taktquelle unterscheidet. Zuerst kann das AB-Differenzdatensignal ganz oben im Diagramm 800 einen Setup-Verstoß aufweisen, da das AB-Differenzdatenpaarsignal ausgegeben wird. Da das AB-Taktsignal nicht verfügbar ist, leihen die AB-Daten vom CA-Paar einen Takt mit einer bestimmten (d. h. vorgegebenen) Verzögerung. In diesem Beispiel verschwindet der potenzielle Setup-Verstoß durch Ausgleichen der Setup- und Haltezeit vom AB-Paar von den unteren drei Paaren AB, BC und CA.
zeigt ein Smart Device oder ein Computersystem oder ein SoC (System-on-Chip) mit der versatztoleranten Taktrückgewinnungsschaltung nach einer Ausführungsform der Erfindung. Es wird darauf hingewiesen, dass diejenigen Elemente von mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Abbildung ähnlich wie beschrieben betrieben werden oder funktionieren können, aber nicht darauf beschränkt sind.
zeigt ein Blockschaltbild einer Ausführungsform einer Mobilvorrichtung, in der Schnittstellen-Flachstecker verwendet werden könnten. In einer Ausführungsform steht eine Rechenvorrichtung 1600 für eine mobile Rechenvorrichtung, wie etwa einen Tablet-Computer, ein Mobiltelefon oder ein Smartphone, einen drahtlos betreibbaren E-Reader oder eine andere drahtlose Mobilvorrichtung. Es ist einzusehen, dass bestimmte Komponenten allgemein dargestellt sind, und dass nicht alle Komponenten einer derartigen Vorrichtung in der Rechenvorrichtung 1600 dargestellt sind.
In einer Ausführungsform weist die Rechenvorrichtung 1600 eine erste Prozessorvorrichtung 1610 mit der versatztoleranten Taktrückgewinnungsschaltung auf, die unter Bezugnahme auf Ausführungsformen beschrieben ist. Andere Blocks der Rechenvorrichtung 1600 können auch Vorrichtung mit der versatztoleranten Taktrückgewinnungsschaltung aufweisen, die unter Bezugnahme auf Ausführungsformen beschrieben ist. Die verschiedenen Ausführungen der vorliegenden Erfindung können auch eine Netzwerk-Schnittstelle innerhalb von 1670 umfassen, wie etwa eine Drahtlos-Schnittstelle, so dass eine Ausführungsform des Systems in eine drahtlose Vorrichtung, beispielsweise ein Mobiltelefon oder einen Personal Digital Assistant integriert werden kann.
In einer Ausführungsform kann der Prozessor 1610 (und der Prozessor 1690) eine oder mehrere reale Vorrichtung(en) aufweisen, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrosteuerungen, programmierbare Logikvorrichtungen oder andere Verarbeitungsmittel. Der Prozessor 1690 kann optional verwendet werden. Die vom Prozessor 1610 ausgeführten Verarbeitungsschritte umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der/dem die Anwendungen und/oder die Funktionen der Vorrichtungen ausgeführt werden. Die Verarbeitungsschritte umfassen Schritte in Bezug auf Eingabe/Ausgabe (I/O = Input/Output) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Schritte in Bezug auf die Energieverwaltung und/oder Schritte in Bezug auf die Verbindung der Rechenvorrichtung 1600 mit einer anderen Vorrichtung. Die Verarbeitungsschritte können auch Schritte in Bezug auf Audio-I/O oder Anzeige-I/O umfassen.
In einer Ausführungsform weist die Rechenvorrichtung 1600 ein Audio-Subsystem 1620 auf, das Hardware-Komponenten (z. B. Audio-Hardware und Audio-Schaltungen) und Software-Komponenten (z. B. Treiber, Codecs) darstellt, die mit der Bereitstellung von Audio-Funktionen für die Rechenvorrichtung in Verbindung stehen. Die Audio-Funktionen können einen Lautsprecher- und/oder Kopfhörerausgang sowie einen Mikrofoneingang umfassen. Vorrichtungen für derartige Funktionen können in die Rechenvorrichtung 1600 integriert oder mit der Rechenvorrichtung 1600 verbunden sein. In einer Ausführungsform tritt ein Benutzer mit der Rechenvorrichtung 1600 in Interaktion, indem er Audio-Befehle gibt, die vom Prozessor 1610 empfangen und verarbeitet werden.
Das Anzeige-Subsystem 1630 stellt Hardware-Komponenten (z. B. Anzeigevorrichtungen) und Software-Komponenten (z. B. Treiber) dar, die eine visuelle und/oder taktile Anzeige bereitstellen, über die ein Benutzer mit der Rechenvorrichtung 1600 in Interaktion treten kann. Das Anzeige-Subsystem 1630 umfasst eine Anzeigeschnittstelle 1632, die den Bildschirm oder die Hardware-Vorrichtung umfasst, welche/r jeweils zum Bereitstellen einer Anzeige für den Benutzer verwendet wird. In einer Ausführungsform weist die Anzeigeschnittstelle 1632 eine vom Prozessor 1610 getrennte Logik zum Ausführen von wenigstens einem Teil der Verarbeitung im Zusammenhang mit der Anzeige auf. In einer Ausführungsform weist das Anzeigesubsystem 1630 eine Berührungsbildschirm-(oder eine Berührungsfeld-)Vorrichtung auf, die für einen Benutzer sowohl Eingabe als auch Ausgabe bereitstellt.
Eine I/O-Steuerung 1640 stellt Hardware-Vorrichtungen und Software-Komponenten dar, die im Zusammenhang mit der Interaktion mit einem Benutzer stehen. Die I/O-Steuerung 1640 lässt sich zum Verwalten von Hardware betreiben, die Teil des Audio-Subsystems 1620 und/oder des Anzeigesubsystems 1630 ist. Des Weiteren veranschaulicht die I/O-Steuerung 1640 einen Anschlusspunkt für zusätzliche Vorrichtungen, die mit der Rechenvorrichtung 1600 verbunden werden, über die ein Benutzer mit dem System in Interaktion treten kann. Beispielsweise können Vorrichtungen, die an die Rechenvorrichtung 1600 angeschlossen werden können, Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere I/O-Vorrichtungen zur Verwendung mit spezifischen Anwendungen wie etwa Kartenlesern oder anderen Vorrichtungen umfassen.
Wie oben erwähnt kann die I/O-Steuerung 1640 mit dem Audio-Subsystem 1620 und/oder dem Anzeigesubsystem 1630 zusammenwirken. Beispielsweise kann die Eingabe über ein Mikrofon oder eine andere Audio-Vorrichtung Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Rechenvorrichtung 1600 liefern. Des Weiteren kann eine Audio-Ausgabe anstelle einer Anzeigeausgabe oder zusätzlich zu dieser erfolgen. In einem anderen Beispiel wirkt die Anzeigevorrichtung, wenn das Anzeigesubsystem 1630 einen Berührungsbildschirm aufweist, auch als Eingabevorrichtung, die zumindest teilweise über die I/O-Steuerung 1640 verwaltet werden kann. Die Rechenvorrichtung 1600 kann auch zusätzliche Tasten oder Schalter aufweisen, um I/O-Funktionen bereitzustellen, die von der I/O-Steuerung 1640 verwaltet werden.
In einer Ausführungsform verwaltet die I/O-Steuerung 1640 Vorrichtungen wie Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in der Rechenvorrichtung 1600 enthalten sein kann. Die Eingabe kann als Teil einer direkten Interaktion des Benutzers erfolgen sowie in Form einer Eingabe über die Umwelt an das System zum Beeinflussen seines Betriebs (wie etwa Filtern von Geräuschen, Anpassen von Anzeigen nach Erkennung der Helligkeit, Anwenden eines Blitzlichts für eine Kamera oder andere Merkmale).
In einer Ausführungsform weist die Rechenvorrichtung 1600 eine Energieverwaltung 1650 auf, die den Stromverbrauch des Akkus, das Aufladen des Akkus und Merkmale im Zusammenhang mit dem energiesparenden Betrieb verwaltet. Das Speichersubsystem 1660 weist Speichervorrichtungen zum Speichern von Informationen in der Rechenvorrichtung 1600 auf. Der Speicher kann nichtflüchtige Speichervorrichtungen (der Zustand ändert sich nicht, wenn die Energiezufuhr zur Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen (der Zustand ist unbestimmt, wenn die Energiezufuhr zur Speichervorrichtung unterbrochen wird) aufweisen. Das Speichersubsystem 1660 kann Anwendungsdaten, Nutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (sowohl langfristig als auch temporar) speichern, die im Zusammenhang mit der Ausführung der Anwendungen und Funktionen der Rechenvorrichtung 1600 stehen.
Elemente von Ausführungsformen werden auch als ein maschinenlesbarer Datenträger (z. B. der Speicher 1660) zum Speichern der vom Rechner ausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hier erläuterter Prozesse) bereitgestellt. Der maschinenlesbare Datenträger (z. B. der Speicher 1660) kann folgende Bestandteile aufweisen, ist aber nicht auf diese beschränkt: Flash-Speicher, optische Datenträger, CD-ROMs, DVD ROMS, RAMs, EPROMs, EEPROMs, Magnetkarten oder optische Karten, Phasenwechselspeicher (Phase Change Memory, PCM) oder andere Arten von maschinenlesbaren Datenträgern, die zum Speichern von elektronischen oder vom Computer ausführbarer Anweisungen geeignet sind. Beispielsweise können Ausführungsformen der Erfindung als Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) auf einen anfordernden Computer (z. B. einen Client) in Form von Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
Die Anbindung 1670 weist Hardware-Vorrichtungen (z. B. drahtlose und/oder verdrahtete Anschlüsse und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel) auf, um der Rechenvorrichtung 1600 die Kommunikation mit externen Vorrichtungen zu ermöglichen. Die Rechenvorrichtung 1600 könnte aus separaten Vorrichtungen bestehen, wie etwa anderen Rechenvorrichtungen, drahtlosen Zugangspunkten oder Basisstationen, sowie Peripherievorrichtungen wie Kopfsprechgarnituren, Druckern oder anderen Vorrichtungen.
Die Anbindung 1670 kann eine Mehrzahl von verschiedenen Arten von Anbindungen aufweisen. Allgemein ausgedrückt wird die Rechenvorrichtung 1600 mit einer Mobilfunkanbindung 1672 und mit einer drahtlosen Anbindung 1674 dargestellt. Die Mobilfunkanbindung 1672 bezieht sich im Allgemeinen auf eine mobile Netzanbindung, die von Mobilfunkbetreibern bereitgestellt wird, wie etwa per GSM (Globales System für Mobilkommunikation) oder Variationen oder Ableitungen, CDMA (Code Division Multiple Access, Codemultiplex) oder Variationen oder Ableitungen, TDM (Time Division Multiplexing, Zeitmultiplex) oder Variationen oder Ableitungen oder andere Mobilfunkstandards bereitgestellt. Die drahtlose Anbindung (oder die Drahtlos-Schnittstelle) 1674 bezieht sich auf eine drahtlose Anbindung, die kein Mobilfunkdienst ist, und kann persönliche Netze (PAN, wie etwa Bluetooth, NFC etc.), lokale Netze (wie etwa Wi-Fi) und/oder Fernnetze (WAN, wie etwa WiMax) oder andere drahtlose Kommunikationssysteme umfassen.
Peripherieverbindungen 1680 umfassen Hardware-Schnittstellen und -Anschlüsse sowie Software-Komponenten (z. B. Treiber, Protokollstapel) zum Herstellen von Peripherieverbindungen. Es ist einzusehen, dass die Rechenvorrichtung 1600 sowohl eine Peripherievorrichtung („an” 1682) an anderen Rechenvorrichtungen sein könnte, als auch Peripherievorrichtungen („von” 1684) aufweisen könnte, die mit ihr verbunden sind. Die Rechenvorrichtung 1600 hat häufig einen „Docking”-Anschluss zum Verbinden mit anderen Rechenvorrichtungen zu Zwecken wie etwa dem Verwalten (z. B. zum Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalten auf Rechenvorrichtung 1600. Zusätzlich kann ein Docking-Anschluss das Verbinden einer Rechenvorrichtung 1600 mit bestimmten Peripherievorrichtungen gestatten, die der Rechenvorrichtung 1600 das Steuern der Ausgabe von Inhalten, beispielsweise an audiovisuelle oder andere Systeme gestatten.
Zusätzlich zu einem herstellereigenen Docking-Anschluss oder anderer herstellereigener Anschluss-Hardware kann die Rechenvorrichtung 1600 Peripherieverbindungen 1680 über allgemeine oder auf Standards basierende Anschlüsse herstellen. Häufige Arten können einen USB-Anschluss (Universal Serial Bus) (der eine beliebige aus einer Mehrzahl von verschiedenen Hardware-Schnittstellen aufweisen kann), einen Anzeige-Port einschließlich MiniDisplayPort (MDP), einen HDMI-Anschluss (High Definition Multimedia Interface), einen Firewire-Anschluss oder andere Arten umfassen.
Wenn in dieser Beschreibung „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” erwähnt werden, ist damit gemeint, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Kennzeichen, das/die im Zusammenhang mit den Ausführungsformen beschrieben ist, zumindest bei einigen Ausführungsformen vorhanden ist, aber nicht notwendigerweise bei allen Ausführungsformen. Die verschiedenen Stellen mit der Formulierung „eine Ausführungsform” oder „einigen Ausführungsformen” beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen. Wenn in dieser Beschreibung angegeben ist, dass eine Komponente, ein Merkmal, eine Struktur oder ein Kennzeichen vorhanden sein „kann”, „könnte” oder „möglicherweise” vorhanden ist, muss diese Komponente, dieses Merkmal, diese Struktur oder dieses Kennzeichen nicht unbedingt vorhanden sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet das nicht, dass nur eines der Elemente vorhanden ist. Wenn sich die Beschreibung oder ein Anspruch auf „ein zusätzliches” Element bezieht, schließt das nicht aus, dass mehr als ein zusätzliches Element vorhanden ist.
Des Weiteren können die einzelnen Merkmale, Strukturen, Funktionen oder Kennzeichen auf jede geeignete Weise in einer oder mehreren Ausführungsformen kombiniert werden. Beispielsweise kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die einzelnen Merkmale, Strukturen, Funktionen oder Kennzeichen im Zusammenhang mit den beiden Ausführungsformen nicht gegenseitig ausschließen.
Außerdem können bekannte Strom-/Erdungsverbindungen mit integrierten Schaltkreis-Chips (Integrated Circuit, IC) und anderen Komponenten in den vorgelegten Abbildungen im Sinne einer vereinfachten Darstellung und Erläuterung entweder wiedergegeben sein oder auch nicht, um die Erfindung möglichst klar darzustellen. Des Weiteren können Anordnungen in Form eines Blockschaltbilds dargestellt sein, um die Erfindung möglichst klar darzustellen, und auch im Hinblick darauf, dass Besonderheiten in Bezug auf die Implementierung derartiger Blockschaltbild-Anordnungen in hohem Maße davon abhängen, auf welcher Plattform die vorliegende Erfindung implementiert werden soll (d. h. derartige Besonderheiten sollten sich einem Fachmann von selbst erschließen). An Stellen, an denen besondere Einzelheiten (z. B. Schaltungen) zum Zwecke der Beschreibung beispielhafter Ausführungsformen der Erfindung angegeben sind, sollte es für Fachleute offensichtlich sein, dass die Erfindung ohne diese besonderen Einzelheiten oder mit einer Abwandlung derselben verwirklicht werden kann. Somit ist die Beschreibung als veranschaulichend und nicht als einschränkend zu verstehen.
Die folgenden Beispiele beziehen sich auf weitere Ausführungsformen. Besonderheiten in den Beispielen können an beliebiger Stelle in einer oder mehreren Ausführungsform(en) verwendet werden. Alle optionalen Merkmale der hier beschriebenen Vorrichtung können auch im Hinblick auf ein Verfahren oder einen Prozess implementiert werden.
Beispielsweise wird eine Vorrichtung bereitgestellt, die umfasst: Eine Komparatoreinheit zum Empfangen von wenigstens drei Datensignalen, wobei entsprechende Taktsignale in die wenigstens drei Datensignale eingebettet sind, wobei die Komparatoreinheit ein erstes, zweites und drittes Taktsignal liefert; und eine mit der Komparatoreinheit gekoppelte Verzögerungseinheit, wobei die Verzögerungseinheit das erste, zweite und dritte Taktsignal empfängt, um verzögerte Versionen des ersten, zweiten bzw. dritten Taktsignals zu erzeugen.
In einer Ausführungsform umfasst die Vorrichtung des Weiteren eine Mehrzahl von Taktrückgewinnungseinheiten, von denen jede mit der Verzögerungseinheit und der Komparatoreinheit gekoppelt ist. In einer Ausführungsform soll die Mehrzahl von Taktrückgewinnungseinheiten die eingebetteten Taktsignale zum Abtasten der wenigstens drei Datensignale rückgewinnen, und zwar gemäß dem ersten, zweiten und dritten Taktsignal; sowie den verzögerten Versionen des ersten, zweiten und dritten Taktsignals. In einer Ausführungsform sind die wenigstens drei Datensignale ein erstes, zweites und drittes Datensignal, wobei die Komparatoreinheit umfasst: einen ersten Komparator zum Vergleichen des ersten Datensignals mit dem zweiten Datensignal, wobei der erste Komparator das erste Taktsignal erzeugt. In einer Ausführungsform umfasst die Komparatoreinheit ferner: einen zweiten Komparator zum Vergleichen des ersten Datensignals mit dem dritten Datensignal, wobei der zweite Komparator das erste Taktsignal erzeugt.
In einer Ausführungsform umfasst die Komparatoreinheit ferner: einen dritten Komparator zum Vergleichen des zweiten Datensignals mit dem dritten Datensignal, wobei der dritte Komparator das erste Taktsignal erzeugt. In einer Ausführungsform umfasst die Verzögerungseinheit: eine erste Verzögerungseinheit zum Empfangen des ersten Taktsignals und zum Erzeugen der verzögerten Version des ersten Taktsignals; eine zweite Verzögerungseinheit zum Empfangen des zweiten Taktsignals und zum Erzeugen der verzögerten Version des zweiten Taktsignals; und eine dritte Verzögerungseinheit zum Empfangen des dritten Taktsignals und zum Erzeugen der verzögerten Version des dritten Taktsignals.
In einer Ausführungsform umfasst die Mehrzahl von Taktrückgewinnungseinheiten: eine erste CDR-Einheit zum Empfangen des ersten Taktsignals, der verzögerten Version des zweiten Taktsignals und der verzögerten Version des dritten Taktsignals sowie zum Ausgeben eines ersten rückgewonnenen Takts. In einer Ausführungsform umfasst die Mehrzahl von Taktrückgewinnungseinheiten: eine zweite CDR-Einheit zum Empfangen des zweiten Taktsignals, der verzögerten Version des ersten Taktsignals und der verzögerten Version des dritten Taktsignals sowie zum Ausgeben eines zweiten rückgewonnenen Takts. In einer Ausführungsform umfasst die Mehrzahl von Taktrückgewinnungseinheiten: eine dritte CDR-Einheit zum Empfangen des dritten Taktsignals, der verzögerten Version des ersten Taktsignals und der verzögerten Version des zweiten Taktsignals sowie zum Ausgeben eines dritten rückgewonnenen Takts.
In einer Ausführungsform umfasst die Vorrichtung außerdem erste, zweite und dritte Datenverzögerungseinheiten zum Verzögern eines ersten, zweiten bzw. dritten Taktsignals zum Erzeugen eines ersten, zweiten bzw. dritten verzögerten Datensignals. In einer Ausführungsform umfasst die Vorrichtung außerdem erste, zweite und dritte Abtasteinheiten zum Abtasten eines ersten, zweiten bzw. dritten verzögerten Datensignals unter Verwendung eines ersten, zweiten bzw. dritten rückgewonnenen Takts. In einer Ausführungsform umfasst die Vorrichtung außerdem eine vierte CDR-Einheit zum Empfangen des ersten, zweiten und dritten rückgewonnenen Takts und zum Erzeugen eines fünften Takts zum Abtasten der Ausgaben der ersten, zweiten und dritten Abtasteinheit.
In einem anderen Beispiel wird ein Verfahren bereitgestellt, das umfasst: Vergleichen von wenigstens drei Datensignalen miteinander, wobei die wenigstens drei Datensignale mit den entsprechenden Taktsignalen in die wenigstens drei Datensignale eingebettet sind; Bereitstellen eines ersten, zweiten und dritten Taktsignals in Reaktion auf das Vergleichen; und Verzögern des ersten, zweiten und dritten Taktsignals mittels einer Verzögerungseinheit, um verzögerte Versionen des ersten, zweiten bzw. dritten Taktsignals zu erzeugen. In einer Ausführungsform umfasst das Verfahren ferner: Identifizieren des zuerst auftretenden Spannungskreuzungszeitpunkts von beliebigen zwei der folgenden: des ersten Taktsignals, der verzögerten Version des zweiten Taktsignals und der verzögerten Version des dritten Taktsignals; und Erzeugen eines ersten rückgewonnenen Taktsignals gemäß dem identifizierten zuerst auftretenden Spannungskreuzungspunkt von beliebigen zwei der folgenden: des ersten Taktsignals, der verzögerten Version des zweiten Taktsignals und der verzögerten Version des dritten Taktsignals.
In einer Ausführungsform umfasst das Verfahren ferner: Identifizieren des zuerst auftretenden Spannungskreuzungszeitpunkts von beliebigen zwei der folgenden: der verzögerten Version des ersten Taktsignals, des zweiten Taktsignals, der verzögerten Version des dritten Taktsignals; und Erzeugen eines zweiten rückgewonnenen Taktsignals gemäß dem identifizierten zuerst auftretenden Spannungskreuzungspunkt von beliebigen zwei der folgenden: der verzögerten Version des ersten Taktsignals, des zweiten Taktsignals und der verzögerten Version des dritten Taktsignals. In einer Ausführungsform umfasst das Verfahren ferner: Identifizieren des zuerst auftretenden Spannungskreuzungszeitpunkts von beliebigen zwei der folgenden: der verzögerten Version des ersten Taktsignals, der verzögerten Version des zweiten Taktsignals, und des dritten Taktsignals; und Erzeugen eines zweiten rückgewonnenen Taktsignals gemäß dem identifizierten zuerst auftretenden Spannungskreuzungspunkt von zwei der folgenden: der verzögerten Version des ersten Taktsignals, des zweiten Taktsignals und des dritten Taktsignals. In einer Ausführungsform umfasst das Verfahren ferner: Verzögern des ersten, zweiten und dritten Taktsignals zum Erzeugen eines ersten, zweiten bzw. dritten verzögerten Datensignals; und Abtasten des ersten, zweiten und dritten verzögerten Datensignals unter Verwendung des ersten, zweiten und dritten rückgewonnenen Taktsignals.
In einem anderen Beispiel wird ein System bereitgestellt, das umfasst: einen Speicher; einen mit dem Speicher gekoppelten Prozessor, wobei der Prozessor einen Empfänger gemäß der oben besprochenen Vorrichtung umfasst; und eine Drahtlos-Schnittstelle, um dem Prozessor die Kommunikation mit einer anderen Vorrichtung zu ermöglichen. In einer Ausführungsform umfasst das System außerdem eine Anzeigeeinheit. In einer Ausführungsform ist die Anzeigeeinheit ein Berührungsbildschirm. In einer Ausführungsform ist der Empfänger ein mit C-PHY MIPI^® kompatibler Empfänger.
Es wird eine Zusammenfassung beigefügt, die es dem Leser gestattet, sich über die Art und den Hauptinhalt der technischen Offenbarung zu informieren. Die Zusammenfassung wird in dem Bewusstsein vorgelegt, dass sie nicht verwendet werden wird, um den Schutzumfang oder die Bedeutung der Ansprüche einzuschränken. Die folgenden Ansprüche werden in die vorliegende ausführliche Beschreibung aufgenommen, wobei jeder Anspruch für sich als gesonderte Ausführungsform steht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

Spezifikation MIPI® Alliance DRAFT für C-PHY® (z. B. Version 0.7 Revision 02, veröffentlicht am 4. März 2014) [0021]

Claims

Vorrichtung, die umfasst: eine Komparatoreinheit zum Empfangen von wenigstens drei Datensignalen, deren entsprechende Taktsignale in die wenigstens drei Datensignale eingebettet sind, wobei die Komparatoreinheit ein erstes, zweites und drittes Taktsignal liefert; und eine mit der Komparatoreinheit gekoppelte Verzögerungseinheit, wobei die Verzögerungseinheit das erste, zweite und dritte Taktsignal zum Erzeugen von verzögerten Versionen des ersten, zweiten bzw. dritten Taktsignals empfängt.
Vorrichtung nach Anspruch 1, ferner umfassend eine Mehrzahl von Taktrückgewinnungseinheiten, von denen jede mit der Verzögerungseinheit und der Komparatoreinheit gekoppelt ist.
Vorrichtung nach Anspruch 2, wobei die Mehrzahl von Taktrückgewinnungseinheiten die eingebetteten Taktsignale zum Abtasten der wenigstens drei Datensignale rückgewinnt, und zwar gemäß dem ersten, zweiten und dritten Taktsignal; und den verzögerten Versionen des ersten, zweiten und dritten Taktsignals.
Vorrichtung nach Anspruch 2, wobei die wenigstens drei Datensignale ein erstes, zweites und drittes Datensignal sind, und wobei die Komparatoreinheit umfasst: einen ersten Komparator zum Vergleichen des ersten Datensignals mit dem zweiten Datensignal, wobei der erste Komparator das erste Taktsignal erzeugt.
Vorrichtung nach Anspruch 4, wobei die Komparatoreinheit ferner umfasst: einen zweiten Komparator zum Vergleichen des ersten Datensignals mit dem dritten Datensignal, wobei der zweite Komparator das erste Taktsignal erzeugt.
Vorrichtung nach Anspruch 5, wobei die Komparatoreinheit ferner umfasst: einen dritten Komparator zum Vergleichen des zweiten Datensignals mit dem dritten Datensignal, wobei der dritte Komparator das erste Taktsignal erzeugt.
Vorrichtung nach Anspruch 6, wobei die Verzögerungseinheit umfasst: eine erste Verzögerungseinheit zum Empfangen des ersten Taktsignals und zum Erzeugen der verzögerten Version des ersten Taktsignals; eine zweite Verzögerungseinheit zum Empfangen des zweiten Taktsignals und zum Erzeugen der verzögerten Version des zweiten Taktsignals; und eine dritte Verzögerungseinheit zum Empfangen des dritten Taktsignals und zum Erzeugen der verzögerten Version des dritten Taktsignals.
Vorrichtung nach Anspruch 7, wobei die Mehrzahl von Taktrückgewinnungseinheiten umfasst: eine erste CDR-Einheit zum Empfangen des ersten Taktsignals, der verzögerten Version des zweiten Taktsignals und der verzögerten Version des dritten Taktsignals sowie zum Ausgeben eines ersten rückgewonnenen Takts.
Vorrichtung nach Anspruch 8, wobei die Mehrzahl von Taktrückgewinnungseinheiten umfasst: eine zweite CDR-Einheit zum Empfangen des zweiten Taktsignals, der verzögerten Version des ersten Taktsignals und der verzögerten Version des dritten Taktsignals sowie zum Ausgeben eines zweiten rückgewonnenen Takts.
Vorrichtung nach Anspruch 9, wobei die Mehrzahl von Taktrückgewinnungseinheiten umfasst: eine dritte CDR-Einheit zum Empfangen des dritten Taktsignals, der verzögerten Version des ersten Taktsignals und der verzögerten Version des zweiten Taktsignals sowie zum Ausgeben eines dritten rückgewonnenen Takts.
Vorrichtung nach Anspruch 10, ferner umfassend eine erste, zweite und dritte Datenverzögerungseinheit zum Verzögern eines ersten, zweiten bzw. dritten Taktsignals zum Erzeugen eines ersten, zweiten bzw. dritten verzögerten Datensignals.
Vorrichtung nach Anspruch 11, ferner umfassend eine erste, zweite und dritte Abtasteinheit zum Abtasten eines ersten, zweiten bzw. dritten verzögerten Datensignals unter Verwendung eines ersten, zweiten bzw. dritten rückgewonnenen Takts.
Vorrichtung nach Anspruch 10, ferner umfassend eine vierte CDR-Einheit zum Empfangen des ersten, zweiten und dritten rückgewonnenen Takts und zum Erzeugen eines fünften Takts zum Abtasten der Ausgaben der ersten, zweiten und dritten Abtasteinheit.
System, das umfasst: einen Speicher; einen mit dem Speicher gekoppelten Prozessor, wobei der Prozessor einen Empfänger umfasst, der Folgendes enthält: eine Komparatoreinheit zum Empfangen von wenigstens drei Datensignalen, deren entsprechende Taktsignale in die wenigstens drei Datensignale eingebettet sind, wobei die Komparatoreinheit ein erstes, zweites und drittes Taktsignal liefert; und eine mit der Komparatoreinheit gekoppelte Verzögerungseinheit, wobei die Verzögerungseinheit das erste, zweite und dritte Taktsignal zum Erzeugen von verzögerten Versionen des ersten, zweiten bzw. dritten Taktsignals empfängt; und eine Drahtlos-Schnittstelle, um dem Prozessor die Kommunikation mit einer anderen Vorrichtung zu ermöglichen.
System nach Anspruch 14, wobei der Empfänger ein mit C-PHY MIPI^® kompatibler Empfänger ist.