TW201603549A - 歪斜容忍時脈復原架構 - Google Patents

歪斜容忍時脈復原架構 Download PDF

Info

Publication number
TW201603549A
TW201603549A TW104104570A TW104104570A TW201603549A TW 201603549 A TW201603549 A TW 201603549A TW 104104570 A TW104104570 A TW 104104570A TW 104104570 A TW104104570 A TW 104104570A TW 201603549 A TW201603549 A TW 201603549A
Authority
TW
Taiwan
Prior art keywords
clock signal
clock
signal
data
signals
Prior art date
Application number
TW104104570A
Other languages
English (en)
Other versions
TWI590636B (zh
Inventor
吉鐘甲
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201603549A publication Critical patent/TW201603549A/zh
Application granted granted Critical
Publication of TWI590636B publication Critical patent/TWI590636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Power Sources (AREA)

Abstract

描述一種設備，其包含：比較器單元，接收至少三資料信號，具個別時脈信號嵌入至少三資料信號中，比較器單元提供第一時脈信號、第二時脈信號、及第三時脈信號；以及延遲單元，耦接至比較器單元，延遲單元接收第一時脈信號、第二時脈信號、及第三時脈信號以分別產生第一時脈信號、第二時脈信號、及第三時脈信號之延遲版本。

Description

歪斜容忍時脈復原架構
本發明係關於歪斜容忍時脈復原架構。
行動產業處理器介面(MIPI®)聯盟C-PHY®為高速串列介面規格，於有限帶寬通道上提供高通量效能以連接至週邊裝置，包括顯示器及相機。C-PHY®介面係依據3相符號編碼技術，用於在三個三合一線上遞送每符號高位元(例如每符號2.28位元)。
建議C-PHY®介面以藉由使用三狀態線(高、中、及低)編碼及解碼資料而增加資料率之效率。C-PHY®介面提供時基誤差跟蹤之優點，由於時脈係嵌入每一資料交易週期中。然而，當其涉及C-PHY®介面之設計實施時，存在顯著缺點。例如，當復原嵌入信號中的時脈時，透過三線遞送之信號中之歪斜可造成使用傳統時脈復原電路之時序衝突。
100‧‧‧運算系統
101、103‧‧‧裝置
102‧‧‧發送器
104‧‧‧接收器
200、500、600、700、800‧‧‧圖表
300‧‧‧接收器架構
301、302、303‧‧‧比較器
304、305、306、311、312、313、314‧‧‧延遲線
307、308、309‧‧‧時脈復原單元
310‧‧‧時脈復原電路
315、316、317‧‧‧第一組取樣器
318、319、320‧‧‧第二組取樣器
400‧‧‧方法流程圖
401、402、403、404、405、406、407、408‧‧‧方塊
1600‧‧‧運算裝置
1610‧‧‧第一處理器
1620‧‧‧音頻子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示介面
1640‧‧‧輸入/輸出控制器
1650‧‧‧電力管理
1660‧‧‧記憶體子系統
1670‧‧‧連接性
1672‧‧‧蜂巢式連接性
1674‧‧‧無線連接性
1680‧‧‧週邊連接
1682‧‧‧至
1684‧‧‧自
1690‧‧‧第二處理器
AB、AC、BC‧‧‧時脈信號
Aclk‧‧‧第一時脈信號
Bclk‧‧‧第二時脈信號
Cclk‧‧‧第三時脈信號
AB_cd‧‧‧時脈信號AB之延遲版本
AC_cd‧‧‧時脈信號AC之延遲版本
BC_cd‧‧‧時脈信號BC之延遲版本
AB_cr、AC_cr、BC_cr‧‧‧復原時脈
ATx、BTx、CTx、BC_da、AC_da、AB_da、AB_dd、AC_dd、BC_dd、BC_dua、AC_dua、AB_dua‧‧‧信號
RClk‧‧‧最終時脈信號
RClk_d‧‧‧延遲時脈信號
TL1、TL2、TL3‧‧‧三合一線
UI-1、UI-2、UI-3‧‧‧單元間隔
VA、VB、Vc‧‧‧電壓位準
從以下提供之詳細描述及從揭露之各式實施例之附圖，將更完全了解揭露之實施例，然而，不應侷限揭露於特定實施例，而係僅為說明及了解。
圖1描繪依據揭露之一實施例之使用接收器中歪斜容忍時脈復原電路之運算系統。
圖2描繪圖表，顯示三個三合一信號之範例。
圖3描繪依據揭露之一實施例提供歪斜容忍時脈復原的接收器架構。
圖4描繪依據揭露之一實施例之提供歪斜容忍時脈復原之方法流程圖。
圖5描繪圖表，顯示與沒有歪斜時脈復原相關聯之波形。
圖6描繪圖表，顯示與存在歪斜及使用習知技藝時脈復原方案之時脈復原相關聯之波形。
圖7描繪依據揭露之一實施例之圖表，顯示當三輸入信號之一者相對於其他二信號早抵達時，與歪斜容忍時脈復原方案之作業相關聯之波形。
圖8描繪依據揭露之一實施例之圖表，顯示當三輸入信號之一者相對於其他二信號晚抵達時，與歪斜容忍時脈復原方案之作業相關聯之波形。
圖9為依據揭露之一實施例之智慧裝置或電腦系統或具歪斜容忍時脈復原電路之系統晶片(SoC)。
【發明內容及實施方式】
實施例描述歪斜容忍時脈復原電路及方法。若干實施例抵銷由接收器接收之輸入信號中之對內歪斜。對內歪斜可因三信號之內部路由差異、板長度不匹配、及板層疊等造成。從此處描述之各式實施例，其他技術效果將明顯。
在下列描述中，討論許多細節以提供本揭露之實施例之更徹底說明。然而，對熟悉本技藝之人士而言將顯而易見的是可無該些特定細節而實現本揭露之實施例。在其他狀況下，以方塊圖形式而非詳細顯示熟知結構及裝置以避免混淆本揭露之實施例。
請注意，在實施例之相應圖中，係以線代表信號。若干線可較寬以表示更多組成信號路徑，及/或於一或更多端點具有箭頭以表示主要資訊流方向。該等表示並不希望侷限。而是，線係用以連接一或更多示例實施例以促進更易於了解電路或邏輯單元。任何代表信號因設計需要或偏好所述，可實際上包含一或更多信號，可以任一方向行進並可以任何合適類型信號方案實施。
在說明書通篇及申請項中，「連接」用詞表示連接之物件間之直接電連接，無任何中介裝置。「耦接」用詞表示連接之物件間之直接電連接器經由一或更多被動或主動中介裝置之間接連接。「電路」用詞表示一或更多被動及/或主動組件，經配置而相互合作以提供所欲功能。「信號」用詞表示至少一電流信號、電壓信號或資 料/時脈信號。「一」及「該」之意義包括複數參考。「在其中」之意義包括「在其中」及「在其上」。
「換算」(scaling)用詞通常係指將設計(示意圖及佈局)從一處理技術轉換為另一處理技術。「縮放」(scaling)用詞通常亦指於相同技術節點內小型化佈局及裝置。「定標」(scaling)用詞通常亦可指相對於另一參數，例如電源位準調整(例如減緩)信號頻率。「實質上」、「靠近」、「近似」、「接近」、及「大約」用詞通常係指目標值+/-20%內。
除非另有指定，使用「第一」、「第二」、及「第三」等序數形容詞描述通用物件，僅表示係指相似物件之不同實例，不希望暗示所描述之物件必須為提供之順序，不論是在時間上、空間上、排名上或任何其他方式。
為實施例之目的，電晶體為金屬氧化物半導體(MOS)電晶體，其包括汲極、源極、閘極、及大量端子。電晶體亦包括三閘極及FinFET電晶體、全包覆式閘極電晶體或實施電晶體功能之其他裝置，如同碳奈米管或自旋電子裝置。源極及汲極端子可為相同端子，在文中可交換使用。熟悉本技藝之人士將理解可使用例如雙極接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET等其他電晶體而未偏離揭露範圍。「MN」用詞表示n型電晶體(例如NMOS、NPN BJT等)，「MP」用詞表示p型電晶體(例如PMOS、PNP BJT等)。
圖1描繪依據揭露之一實施例之接收器中，使用歪斜容忍時脈復原電路之運算系統100。在一實施例中，運算系統100包括具有發送器(Tx)102之裝置101、具有接收器(Rx)104之裝置103、及三傳輸線(TL)TL1-TL3。
雖然此處參照C-PHY®之MIPI®聯盟DRAFT規格(例如2014年3月4日發布之版本0.7修正02)描述若干實施例，實施例不侷限於該介面。C-PHY®係依據3相符號編碼技術，用於透過三個三合一線-TL1、TL2、及TL3遞送每符號之高位元。此處，Tx 102透過傳輸線傳輸三信號ATx、BTx、及CTx至Rx 104。於Rx 104之輸入之三TL(即TL1、TL2、及TL3)上電壓位準分別為VA、VB、及Vc。此處，電壓位準VA、VB、及Vc可替換地分別稱為A、B、及C信號。
每當A、B、及C信號上發生第一交換時，時脈復原電路可採AB、BC、及CA差分信號及復原時脈。此處，AB差分信號代表信號A及B間之差(即A-B)，BC差分信號代表信號B及C間之差(即B-C)，及CA差分信號代表信號C及A間之差(即C-A)。然而，信號A、B、及/或C間之歪斜差異可負面影響差分資料以及接收器之復原時脈，因為歪斜並非易於處理。減輕信號A、B、及/或C間之該等對內歪斜是挑戰，因為攜帶該些信號之互連必須匹配包括所有三線之封包之通道。
在一實施例中，Rx 104包括歪斜容忍時脈復 原電路，其包括比較器單元以接收三資料信號(即A、B、及C信號)，具有嵌入至少三資料信號中之個別時脈信號。比較器單元形成Rx 104之類比前端(AFE)。在一實施例中，比較器單元提供第一(Aclk)、第二(Bclk)、及第三(Cclk)時脈信號。
在一實施例中，Rx 104包含耦接至比較器單元之延遲單元(即時脈延遲單元)。在一實施例中，延遲單元接收第一、第二、及第三時脈信號以分別產生第一、第二、及第三時脈信號之延遲版本。在一實施例中，Rx104進一步包含複數時脈復原單元(CRU)，每一者耦接至延遲單元及比較器單元。在一實施例中，複數時脈復原單元用以復原嵌入時脈信號。在一實施例中，複數時脈復原單元產生復原時脈信號，其係依據：第一、第二、及第三時脈信號；以及第一、第二、及第三時脈信號之延遲版本。在一實施例中，復原之時脈信號用以產生最終時脈信號(RClk)，其取樣資料以產生歪斜補償資料輸出。
圖2描繪圖表200，顯示三個三合一信號之範例。此處，x軸為時間及y軸為電壓。指出具有與任何其他圖之元件相同編號(或名稱)之圖2之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。
三信號為分別具VA、VB、及Vc電壓位準之信號A、B、及C。此處，信號A、B、及C上電壓分別於3/4V、1/2V及1/4V之間切換。在每一單元間隔(UI)中，信號A、B、及C之電壓VA、VB、及Vc分別改變。 此處，三UI標示為UI-1、UI-2、及UI-3。在一實施例中，對每一UI而言，復原嵌入時脈並用以取樣資料。
圖3描繪依據揭露之一實施例之Rx架構300(例如Rx 104)，其提供歪斜容忍時脈復原。指出具有與任何其他圖之元件相同編號(或名稱)之圖3之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。
在一實施例中，架構300包含比較器單元(此處亦指類比前端)、時脈路徑、及資料路徑。在一實施例中，類比前端包括比較器301、302、及303。在一實施例中，比較器(或放大器)301比較信號A及B以產生輸出AB，表示信號A及B間之差(即A-B)。在一實施例中，比較器(或放大器)302比較信號A及C以產生輸出AC，表示信號A及C間之差(即A-C)。在一實施例中，比較器(或放大器)303比較信號B及C以產生輸出BC，表示信號B及C間之差(即B-C)。
在一實施例中，時脈路徑包括歪斜容忍時脈復原電路，其提供接收時脈(RClk)用以取樣資料而產生歪斜補償資料供進一步處理。在一實施例中，時脈路徑包括具有延遲線304、305、及306之時脈延遲單元；具有CRU 307、308、及309之時脈復原電路；時脈復原電路310；及延遲線311。在一實施例中，延遲線304、305、及306分別耦接至比較器301、302、及303。
在一實施例中，延遲線304接收時脈信號AB及提供時脈信號AB之延遲版本為AB_cd。在一實施例 中，延遲線305接收時脈信號AC及提供時脈信號AC之延遲版本為AC_cd。在一實施例中，延遲線306接收時脈信號BC及提供時脈信號BC之延遲版本為BC_cd。在一實施例中，延遲線304、305、及306具有可編程延遲，可藉由硬體(例如熔絲)或軟體調整。在一實施例中，延遲線304、305、及306具有相同(即相等)傳播延遲。
在一實施例中，CRU 307接收信號AB、BC_cd、及AC_cd以產生復原時脈AB_cr。在一實施例中，CRU 308接收信號AB_cd、AC、及BC_cd以產生復原時脈AC_cr。在一實施例中，CRU 309接收信號AC_cd、BC、及AB_cd以產生復原時脈BC_cr。在一實施例中，CRU 307、308、及309之每一者選擇其輸入信號之二者之第一交叉做為復原時脈信號。在一實施例中，CRU 307、308、及309實施做為互斥或(XOR)邏輯閘，其於UI內選擇信號A、B、及C之第一交叉做為復原時脈信號。例如，每一電流對(即AB、BC、及AC差分信號)以每一對(即AB_cd、BC_cd、及AC_cd)之延遲版本做XOR，而產生復原時脈信號AB_cr、BC_cr、及AC_cr。
在一實施例中，在UI內當從相同輸入信號(即A、B、及C)之交叉識別資料及時脈時，CRU便輸出復原時脈做為時脈信號。例如，當資料源自信號A及B(即AB)之第一交叉及時脈亦源自相同UI內信號A及B之下一交叉時，CRU 307便輸出信號AB做為復原時脈 AB_cr，且CRU 307輸出延遲時脈信號BC_cd或AC_cd之一者做為復原時脈AB_cr。
在一實施例中，當時脈並非源自信號A及C之交叉而是源自信號B及C之交叉時，便選擇信號BC_cd做為復原時脈輸出信號AB_cr。在一實施例中，當時脈並非源自信號A及B之交叉而是源自信號A及C之交叉時，便選擇信號AC_cd做為復原時脈輸出信號AB_cr，即可選擇信號AC_cd或BC_cd，取決於二信號BC_cd及AC_cd何者首先抵達。例如，若信號BC_cd於信號AC_cd之前抵達，當時脈並非源自信號A及B之交叉時，便選擇信號BC_cd做為信號AB_cr。
在一實施例中，當資料源自信號A及C(即AC)之第一交叉及時脈亦源自相同UI內信號A及C之下一交叉時，CRU 308便輸出信號AC做為復原時脈信號AC_cr，且CRU 308輸出延遲時脈信號BC_cd或AB_cd之一者做為復原時脈信號AC_cr。在一實施例中，當時脈並非源自信號A及C之交叉而是源自信號B及C之交叉時，選擇信號BC_cd做為復原時脈輸出信號AC_cr。在一實施例中，當時脈並非源自信號A及C之交叉而是源自信號A及B之交叉時，選擇信號AB_cd做為復原時脈輸出信號ACcr。
在一實施例中，當資料源自信號B及C(即BC)之第一交叉及時脈亦源自相同UI內信號B及C之下一交叉時，CRU 309便輸出信號BC做為復原時脈信號 BC_cr，且CRU 309輸出延遲時脈信號AC_cd或AB_cd之一者做為復原時脈信號BC_cr。在一實施例中，當時脈並非源自信號B及C之交叉而是源自信號A及C之交叉時，選擇信號AC_cd做為復原時脈輸出信號BC_cr。在一實施例中，當時脈並非源自B及C之交叉而是源自信號A及B之交叉時，選擇信號AB_cd做為復原時脈輸出信號BC_cr。
在一實施例中，藉由時脈復原電路310接收復原時脈信號AB_cr、AC_cr、及BC_cr，其挑選UI內之最後時脈做為最終接收時脈信號RClk。例如，若信號A、B、及/或C之二者之最後交叉為信號A及B之交叉，便選擇信號AB_cr做為信號RClk。在一實施例中，若信號A、B、及C之二者之最後交叉為信號A及C之交叉，便選擇信號AC_cr做為信號RClk。在一實施例中，若信號A、B、及C之二者之最後交叉為信號B及C之交叉，便選擇信號BC_cr做為信號RClk。在一實施例中，信號RClk藉由延遲線311進一步延遲以產生信號RClk之延遲版本為信號RClk_d，用於取樣未對齊資料而產生對齊資料，其補償信號A、B、及/或C中歪斜。在一實施例中，延遲線311之延遲相等於延遲線304、305、及306之延遲。
在一實施例中，資料路徑包含具有延遲線312、313、及314之資料延遲單元；第一組取樣器315、316、及317；及第二組取樣器318、319、及320。在一 實施例中，延遲線312、313、及314具有可編程延遲。在一實施例中，延遲線314、313、及312延遲資料信號AB、AC、及BC以分別產生信號AB_dd、AC_dd、及BC_dd。在一實施例中，藉由第一組取樣器315、316、及317分別藉由復原時脈信號BC_cr、AC_cr、及AB_cr而分別取樣資料延遲信號BC_dd、AC_dd、及AB_dd。在一實施例中，第一組取樣器315、316、及317為資料正反器。在其他實施例中，其他類型序列單元可用以實施第一組取樣器315、316、及317。
在一實施例中，分別從第一組取樣器315、316、及317輸出之信號BC_dua、AC_dua、及AB_dua為未對齊信號，因為其係藉由不同時脈信號取樣。在該實施例中，分別藉由第二組取樣器318、319、及320進一步取樣輸出信號BC_dua、AC_dua、及AB_dua，使用時脈信號RClk_d以分別產生資料信號BC_da、AC_da、及AB_da，其對齊單一時脈信號RClk_d。在本實施例中，資料信號BC_da、AC_da、及AB_da係容忍輸入信號A、B、及C中歪斜。在一實施例中，第二組取樣器318、319、及320為資料正反器。在其他實施例中，其他類型序列單元可用以實施第二組取樣器318、319、及320。
圖4描繪依據揭露之一實施例之方法流程圖400，用於提供歪斜容忍時脈復原。指出具有與任何其他圖之元件相同編號(或名稱)之圖4之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。儘管參照圖 4之流程圖中方塊係以特定順序顯示，動作之順序可修改。因而，描繪之實施例可以不同順序實施，且若干動作/方塊可並列實施。圖4中所列若干方塊及/或作業依據某些實施例為可選。所呈現方塊之編號係為清晰之目的，不希望描述各式方塊必須發生之作業順序。此外，可以各種組合利用各式流程之作業。
在方塊401，AFE接收信號A、B、及C及產生差分信號AB、AC、及BC，如架構400中所示，其接著提供至時脈及資料路徑。在方塊402、403、406、及407中，分析差分信號AB、AC、及BC以決定信號A、B、及C中之嵌入時脈。在方塊404、405、及408中，分析差分信號AB、AC、及BC以決定信號A、B、及C中之嵌入時脈。在方塊402，藉由延遲線304-306延遲信號AB、AC、及BC(參照方塊403、406、及407亦稱為差分時脈信號)以產生信號AB_cd、AC_cd、及BC_cd。
在方塊403，如參照圖3之CRU 307-309所討論，時脈復原電路挑選UI內之第一時脈用於復原時脈，以產生復原時脈信號AB_cr、AC_cr、及BC_cr。時脈信號AB_cr、AC_cr、及BC_cr係補償輸入信號A、B、及/或C中歪斜。在方塊406，復原時脈信號AB_cr、AC_cr、及BC_cr係由時脈復原電路310接收，其挑選UI中之最後時脈做為最終時脈信號RClk。在方塊407，藉由延遲線311延遲最終時脈信號RClk以產生延遲之最終時脈信號RClk_d，其用於取樣資料。
在方塊404，藉由延遲線312-314延遲AB、AC、及BC(參照方塊405及408亦稱為差分資料信號)以產生信號AB_dd、AC_dd、及BC_dd。在方塊405，藉由第一組取樣器分別使用時脈信號AB_cr、AC_cr、及BC_cr取樣信號AB_dd、AC_dd、及BC_dd，以產生未對齊取樣資料。在方塊408，藉由第二組取樣器使用延遲之最終時脈信號RClk_d取樣未對齊取樣資料，以產生歪斜補償資料。
圖5描繪圖表500，顯示與時脈復原沒有歪斜相關聯之波形。指出具有與任何其他圖之元件相同編號(或名稱)之圖5之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。此處x軸為時間及y軸為電壓。
頂端之三信號為輸入信號A、B、及C。信號C以下之三信號為AFE之差分信號AB、BC、及CA(或AC)。信號CA以下之三信號為延遲信號AB、BC、及CA。在此狀況下，輸入信號A、B、及C無歪斜，所以時脈復原簡單，其中信號A、B、及C係藉由延遲信號AB、BC、及CA依據信號A、B、及/或C之二者之第一交叉取樣。
圖6描繪圖表600，顯示與時脈復原存在歪斜相關聯之波形及使用習知技藝時脈復原系統。指出具有與任何其他圖之元件相同編號(或名稱)之圖6之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。此 處x軸為時間及y軸為電壓。
頂端之三信號為輸入信號A、B、及C。信號C以下之三信號為AFE之差分信號AB、BC、及CA(或AC)。信號CA以下之三信號為延遲信號AB、BC、及CA。在此狀況下，輸入信號B相對於信號A及C歪斜，所以依據信號A、B、及/或C之二者之第一交叉取樣延遲信號AB、BC、及CA之傳統時脈復原導致時序衝突。此處，箭頭為取樣時脈位置並依據來自三對之第一交換之一復原時脈捕捉最後三對(即AB、BC及CA)。在此狀況下，圖表600中最後CA信號(即最底波形)無法達成「1」，而是取樣「0」，此為取樣衝突。此情況係藉由圖7及圖8所描繪之實施例解決。
圖7描繪圖表700，顯示依據揭露之一實施例，當三信號之一者相對於其他二信號早抵達時，與歪斜容忍時脈復原方案之作業相關聯之波形。指出具有與任何其他圖之元件相同編號(或名稱)之圖7之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。此處x軸為時間及y軸為電壓。
頂端之三信號為輸入信號A、B、及C。信號C以下之三信號為AFE之差分信號AB、BC、及CA(或AC)。信號CA以下之三信號為延遲信號AB、BC、及CA。在此狀況下，輸入信號B相對於信號A及C為歪斜。不同於習知技藝，時脈信號之更多選擇可用於取樣個別對(即AB、BC及CA資料信號)。此處，產生原始時 脈以及該時脈之延遲版本。例如，圖表700頂端之第一資料差分對信號CA不包括該時脈，所以CA資料信號向其他差分對借用時脈，其為借用時脈信號之延遲版本。在此範例中，挑選信號BC_cd(即延遲時脈)，此時脈開啟設置時間以取樣資料「1」而無衝突。
圖8描繪圖表800，顯示依據揭露之一實施例，當三信號之一者相對於其他二信號晚抵達時，與歪斜容忍時脈復原方案之作業相關聯之波形。指出具有與任何其他圖之元件相同編號(或名稱)之圖8之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。此處x軸為時間及y軸為電壓。
頂端之三信號為輸入信號A、B、及C。信號C以下之三信號為AFE之差分信號AB、BC、及CA(或AC)。信號CA以下之三信號為延遲信號AB、BC、及CA。在此狀況下，輸入信號B相對於信號A及C為歪斜。此範例與圖7為相反情況。此處，當推出信號B時，圖3之時脈復原電路藉由產生原始時脈信號之延遲版本而以相同方式作業。此發生於資料來源與時脈來源不同時。圖表800頂端之第一AB差分資料信號可具有設置衝突，因為推出AB資料差分對信號。由於AB時脈信號不可用，AB資料向CA對借用時脈而具某(即預定)延遲。在此範例中，藉由平衡來自底部三對AB、BC及CA之AB對之設置及保持時間，可能設置衝突消失。
圖9為依據揭露之一實施例之智慧裝置或電 腦系統或具歪斜容忍時脈復原電路之系統晶片(SoC)。指出具有與任何其他圖之元件相同編號(或名稱)之圖9之元件可以類似於所描述之任何方式作業或做動，但不侷限於此。
圖9描繪行動裝置之實施例之方塊圖，其中可使用平面介面連接器。在一實施例中，運算裝置1600代表行動運算裝置，諸如運算平板、行動電話或智慧手機、無線致能電子書、或其他無線行動裝置。將了解的是通常顯示某些組件，而非運算裝置1600中所示該等裝置之所有組件。
在一實施例中，運算裝置1600包括第一處理器1610設備，具參照實施例描述之歪斜容忍時脈復原電路。運算裝置1600之其他方塊亦可包括具參照實施例描述之歪斜容忍時脈復原電路之設備。本揭露之各式實施例亦可包含連接性1670內之網路介面，諸如無線介面，使得系統實施例可併入無線裝置，例如行動電話或個人數位助理。
在一實施例中，處理器1610(及處理器1690)可包括一或更多實體裝置，諸如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其他處理裝置。處理器1690為可選。藉由處理器1610實施之處理作業包括執行作業平台或作業系統，其上執行應用及/或裝置功能。處理作業包括使用人或其他裝置之輸入/輸出(I/O)相關作業、電力管理相關作業、及/或連接運算 裝置1600至另一裝置相關作業。處理作業亦可包括音頻I/O及/或顯示I/O相關作業。
在一實施例中，運算裝置1600包括音頻子系統1620，其代表與提供音頻功能至運算裝置相關聯之硬體(例如音頻硬體及音頻電路)及軟體(例如驅動器、編碼解碼器)組件。音頻功能可包括揚聲器及/或頭戴式耳機輸出，以及麥克風輸入。該等功能之裝置可併入運算裝置1600，或連接至運算裝置1600。在一實施例中，使用者藉由提供由處理器1610接收及處理之音頻命令而與運算裝置1600互動。
顯示子系統1630代表硬體(例如顯示裝置)及軟體(例如驅動器)組件，其為使用者提供視覺及/或觸覺顯示而與運算裝置1600互動。顯示子系統1630包括顯示介面1632，其包括特定螢幕或硬體裝置，用以提供顯示至使用者。在一實施例中，顯示介面1632包括與處理器1610分離之邏輯以實施至少若干顯示相關處理。在一實施例中，顯示子系統1630包括觸控螢幕(或觸控墊)裝置，其提供輸出及輸入至使用者。
I/O控制器1640代表與使用者互動相關硬體裝置及軟體組件。I/O控制器1640可操作以管理音頻子系統1620及/或顯示子系統1630之一部分之硬體。此外，I/O控制器1640描繪連接至運算裝置1600之其餘裝置之連接點，使用者經此可與系統互動。例如，可附加至運算裝置1600之裝置可包括麥克風裝置、揚聲器或立體聲系統、 視訊系統或其他顯示裝置、鍵盤或鍵板裝置、或用於特定應用之其他I/O裝置，諸如讀卡機或其他裝置。
如上所述，I/O控制器1640可與音頻子系統1620及/或顯示子系統1630互動。例如，經由麥克風或其他音頻裝置之輸入可提供運算裝置1600之一或更多應用或功能之輸入或命令。此外，取代顯示輸出或在顯示輸出之外，可提供音頻輸出。在另一範例中，若顯示子系統1630包括觸控螢幕，顯示裝置亦做為輸入裝置，其可至少部分由I/O控制器1640管理。運算裝置1600上亦可存在其餘按鈕或開關以提供由I/O控制器1640管理之I/O功能。
在一實施例中，I/O控制器1640管理裝置，諸如加速計、相機、光感測器或其他環境感測器、或運算裝置1600中可包括之其他硬體。輸入可為直接使用者互動之一部分，以及提供環境輸入至系統以影響其作業(諸如雜訊過濾、調整亮度檢測顯示、實施相機閃光、或其他部件)。
在一實施例中，運算裝置1600包括電力管理1650，其管理電池電力使用、電池充電、及省電作業相關部件。記憶體子系統1660包括記憶體裝置，用於將資訊儲存於運算裝置1600中。記憶體可包括非揮發性記憶體裝置(若對於記憶體裝置之供電中止，則狀態未改變)及/或揮發性記憶體裝置(若對於記憶體裝置之供電中止，則狀態不確定)。記憶體子系統1660可儲存應用資料、 使用者資料、音樂、照片、文件、或其他資料，以及運算裝置1600之應用及功能執行相關之系統資料(不論長期或暫時)。
亦提供實施例之元件做為機器可讀取媒體(例如記憶體1660)，用於儲存電腦可執行指令(例如實施文中討論之任何其他程序之指令)。機器可讀取媒體(例如記憶體1660)可包括但不侷限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相位改變記憶體(PCM)、或適於儲存電子或電腦可執行指令之其他類型機器可讀取媒體。例如，揭露之實施例可下載為電腦程式(例如BIOS)，其可藉由資料信號經由通訊鏈路(例如數據機或網路連接)而從遠端電腦(例如伺服器)轉移至請求電腦(例如客戶)。
連接性1670包括硬體裝置(例如無線及/或有線連接器及通訊硬體)及軟體組件(例如驅動器、協定堆疊)，以致能運算裝置1600與外部裝置通訊。運算裝置1600可為分離裝置，諸如其他運算裝置、無線存取點或基地台、以及週邊裝置，諸如耳機、印表機、或其他裝置。
連接性1670可包括多種不同類型連接性。一般而言，運算裝置1600被描繪為具蜂巢式連接性1672及無線連接性1674。蜂巢式連接性1672一般稱為藉由無線載波提供之蜂巢式網路連接性，諸如經由全球行動通訊系統(GSM)或變化或衍生、碼分多工存取(CDMA)或變 化或衍生、時分多工(TDM)或變化或衍生、或其他蜂巢式服務標準提供。無線連接性(或無線介面)1674係指並非蜂巢式之無線連接性，可包括個人區域網路(諸如藍牙、近場等)、局域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、或其他無線通訊。
週邊連接1680包括硬體介面及連接器，以及軟體組件(例如驅動器、協定堆疊)而製造週邊連接。將了解的是運算裝置1600可為至其他運算裝置之週邊裝置(「至」1682)，以及具有與其連接之週邊裝置(「自」1684)。運算裝置1600一般具有「對接」連接器諸如為管理(例如下載及/或上載、改變、同步)運算裝置1600上之內容而連接至其他運算裝置。此外，對接連接器可允許運算裝置1600連接至某些週邊裝置，此允許運算裝置1600控制例如至視聽或其他系統之內容輸出。
除了專屬對接連接器或其他專屬連接硬體外，運算裝置1600可經由普通或標準導向連接器製造週邊連接1680。普通類型可包括通用序列匯流排(USB)連接器(其可包括任何不同硬體介面)、包括迷你顯示埠(MDP)之顯示埠、高解析度多媒體介面(HDMI)、火線、或其他類型。
本說明書中提及「實施例」、「一實施例」、「若干實施例」、或「其他實施例」表示結合實施例描述之特定部件、結構、或特性係包括於至少若干實施例中，但不一定是所有實施例。「實施例」、「一實施 例」、或「若干實施例」之各式出現不一定均指相同實施例。若說明書表示「可」、「可能」、或「能夠」包括組件、部件、結構、或特性，則不必然包括特定組件、部件、結構、或特性。若說明書或申請項提及「一」元件，並非表示僅一元件。若說明書或申請項提及「其餘」元件，則不排除有一個以上其餘元件。
此外，特定部件、結構、功能、或特性可以任何合適方式組合於一或更多實施例中。例如，在與第一實施例及第二實施例相關聯之特定部件、結構、功能、或特性不互相排斥處，二實施例可相組合。
此外，為簡化描繪及討論，熟知之至積體電路(IC)晶片及其他組件之供電/接地連接可或不可顯示於呈現之圖式中，以便不混淆本揭露。此外，可以方塊圖形式顯示配置以避免混淆本揭露，亦鑑於相對於該等方塊圖配置實施之細節係高度依賴實施本揭露之平台的事實(即熟悉本技藝之人士應熟知該等細節)。提出特定細節(例如電路)以便描述揭露之範例實施例，對於熟悉本技藝之人士應顯而易見的是可實現揭露而無該些特定細節或具該些特定細節之變化。因而描述應視為描繪而非限制。
下列範例關於進一步實施例。範例中之特性可用於一或更多實施例中。文中所描述之設備之所有可選部件亦可相對於方法或程序予以實施。
例如，提供一種設備，其包含：比較器單元，接收至少三資料信號，具個別時脈信號嵌入該至少三 資料信號中，該比較器單元提供第一時脈信號、第二時脈信號、及第三時脈信號；以及延遲單元，耦接至該比較器單元，該延遲單元接收該第一時脈信號、該第二時脈信號、及該第三時脈信號以分別產生該第一時脈信號、該第二時脈信號、及該第三時脈信號之延遲版本。
在一實施例中，設備進一步包含複數時脈復原單元，該複數時脈復原單元之每一者耦接至該延遲單元及該比較器單元。在一實施例中，該複數時脈復原單元復原該嵌入時脈信號用於取樣該至少三資料信號，其係依據：該第一時脈信號、該第二時脈信號、及該第三時脈信號；以及該第一時脈信號、該第二時脈信號、及該第三時脈信號之該延遲版本。在一實施例中，該至少三資料信號為第一資料信號、第二資料信號及第三資料信號，且其中，該比較器單元包含：第一比較器，比較該第一資料信號與該第二資料信號，該第一比較器產生該第一時脈信號。在一實施例中，該比較器單元進一步包含：第二比較器，比較該第一資料信號與該第三資料信號，該第二比較器產生該第一時脈信號。
在一實施例中，該比較器單元進一步包含：第三比較器，比較該第二資料信號與該第三資料信號，該第三比較器產生該第三時脈信號。在一實施例中，該延遲單元包含：第一延遲單元，接收該第一時脈信號及產生該第一時脈信號之該延遲版本；第二延遲單元，接收該第二時脈信號及產生該第二時脈信號之該延遲版本；以及第三 延遲單元，接收該第三時脈信號及產生該第三時脈信號之該延遲版本。
在一實施例中，該複數時脈復原單元包含：第一時脈及資料復原(CDR)單元，接收該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本，並輸出第一復原時脈。在一實施例中，該複數時脈復原單元包含：第二CDR單元，接收該第二時脈信號、該第一時脈信號之該延遲版本、及該第三時脈信號之該延遲版本，並輸出第二復原時脈。在一實施例中，該複數時脈復原單元包含：第三CDR單元，接收該第三時脈信號、該第一時脈信號之該延遲版本、及該第二時脈信號之該延遲版本，並輸出第三復原時脈。
在一實施例中，設備進一步包含第一資料延遲單元、第二資料延遲單元、及第三資料延遲單元，以分別延遲第一時脈信號、第二時脈信號、及第三時脈信號，而分別產生第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號。在一實施例中，設備進一步包含第一取樣單元、第二取樣單元、及第三取樣單元，以分別使用第一復原時脈、第二復原時脈、及第三復原時脈，而分別取樣第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號。在一實施例中，設備進一步包含第四CDR單元，接收該第一復原時脈、該第二復原時脈、及該第三復原時脈，並產生第五時脈以取樣該第一取樣單元、該第二取樣單元、及該第三取樣單元之輸出。
在另一範例中，提供一種方法，包含：相互比較至少三資料信號，該至少三資料信號具嵌入該至少三資料信號中之個別時脈信號；回應於比較，提供第一時脈信號、第二時脈信號、及第三時脈信號；以及藉由延遲單元延遲該第一時脈信號、該第二時脈信號及該第三時脈信號，以分別產生該第一時脈信號、該第二時脈信號及該第三時脈信號之延遲版本。在一實施例中，方法進一步包含：首先及時識別該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本之任二者之電壓穿越時間點；以及依據該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本之任二者之該首先及時識別之電壓穿越點產生第一復原時脈信號。
在一實施例中，方法進一步包含：首先及時識別該第一時脈信號之該延遲版本、該第二時脈信號、及該第三時脈信號之該延遲版本之任二者之電壓穿越時間點；以及依據該第一時脈信號之該延遲版本、該第二時脈信號、及該第三時脈信號之該延遲版本之任二者之該首先及時識別之電壓穿越點產生第二復原時脈信號。在一實施例中，方法進一步包含：首先及時識別該第一時脈信號之該延遲版本、該第二時脈信號之該延遲版本、及該第三時脈信號之任二者之電壓穿越時間點；以及依據該第一時脈信號之該延遲版本、該第二時脈信號之該延遲版本、及該第三時脈信號之任二者之該首先及時識別之電壓穿越點產 生第三復原時脈信號。在一實施例中，方法進一步包含：延遲該第一時脈信號、該第二時脈信號及該第三時脈信號，以分別產生第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號；以及藉由該第一復原時脈信號、該第二復原時脈信號、及該第三復原時脈信號取樣該第一延遲資料信號、該第二延遲資料信號、及該第三延遲資料信號。
在另一範例中，提供一種系統，包含：記憶體；處理器，耦接至該記憶體，該處理器包含依據以上討論之設備之接收器；以及無線介面，用於允許該處理器與另一裝置通訊。在一實施例中，系統進一步包含顯示單元。在一實施例中，顯示單元為觸控螢幕。在一實施例中，接收器為C-PHY MIPI®相容接收器。
提供摘要，其將允許讀者探知技術揭露之性質及要點。摘要係基於理解其將不用以限制申請項之範圍及意義而提交。下列申請項特此併入詳細描述，且每一申請項立基於其本身做為不同實施例。
100‧‧‧運算系統
101、103‧‧‧裝置
102‧‧‧發送器
104‧‧‧接收器
ATx、BTx、CTx‧‧‧信號
TL1、TL2、TL3‧‧‧三合一線

Claims (20)

  1. 一種設備，包含：比較器單元，接收至少三資料信號，具個別時脈信號嵌入該至少三資料信號中，該比較器單元提供第一時脈信號、第二時脈信號、及第三時脈信號；以及延遲單元，耦接至該比較器單元，該延遲單元接收該第一時脈信號、該第二時脈信號、及該第三時脈信號以分別產生該第一時脈信號、該第二時脈信號、及該第三時脈信號之延遲版本。
  2. 如申請專利範圍第1項之設備，進一步包含複數時脈復原單元，該複數時脈復原單元之每一者耦接至該延遲單元及該比較器單元。
  3. 如申請專利範圍第2項之設備，其中，該複數時脈復原單元復原該嵌入時脈信號用於取樣該至少三資料信號，其係依據：該第一時脈信號、該第二時脈信號、及該第三時脈信號；以及該第一時脈信號、該第二時脈信號、及該第三時脈信號之該延遲版本。
  4. 如申請專利範圍第2項之設備，其中，該至少三資料信號為第一資料信號、第二資料信號及第三資料信號，且其中，該比較器單元包含：第一比較器，比較該第一資料信號與該第二資料信號，該第一比較器產生該第一時脈信號。
  5. 如申請專利範圍第4項之設備，其中，該比較器單元進一步包含：第二比較器，比較該第一資料信號與該第三資料信號，該第二比較器產生該第二時脈信號。
  6. 如申請專利範圍第5項之設備，其中，該比較器單元進一步包含：第三比較器，比較該第二資料信號與該第三資料信號，該第三比較器產生該第三時脈信號。
  7. 如申請專利範圍第6項之設備，其中，該延遲單元包含：第一延遲單元，接收該第一時脈信號及產生該第一時脈信號之該延遲版本；第二延遲單元，接收該第二時脈信號及產生該第二時脈信號之該延遲版本；以及第三延遲單元，接收該第三時脈信號及產生該第三時脈信號之該延遲版本。
  8. 如申請專利範圍第7項之設備，其中，該複數時脈復原單元包含：第一時脈及資料復原(CDR)單元，接收該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本，並輸出第一復原時脈。
  9. 如申請專利範圍第8項之設備，其中，該複數時脈復原單元包含：第二CDR單元，接收該第二時脈信號、該第一時脈 信號之該延遲版本、及該第三時脈信號之該延遲版本，並輸出第二復原時脈。
  10. 如申請專利範圍第9項之設備，其中，該複數時脈復原單元包含：第三CDR單元，接收該第三時脈信號、該第一時脈信號之該延遲版本、及該第二時脈信號之該延遲版本，並輸出第三復原時脈。
  11. 如申請專利範圍第10項之設備，進一步包含第一資料延遲單元、第二資料延遲單元、及第三資料延遲單元，以分別延遲第一時脈信號、第二時脈信號、及第三時脈信號，而分別產生第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號。
  12. 如申請專利範圍第11項之設備，進一步包含第一取樣單元、第二取樣單元、及第三取樣單元，以分別使用第一復原時脈、第二復原時脈、及第三復原時脈，而分別取樣第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號。
  13. 如申請專利範圍第10項之設備，進一步包含第四CDR單元，接收該第一復原時脈、該第二復原時脈、及該第三復原時脈，並產生第五時脈以取樣該第一取樣單元、該第二取樣單元、及該第三取樣單元之輸出。
  14. 一種方法，包含：相互比較至少三資料信號，該至少三資料信號具嵌入該至少三資料信號中之個別時脈信號； 回應於比較，提供第一時脈信號、第二時脈信號、及第三時脈信號；以及藉由延遲單元延遲該第一時脈信號、該第二時脈信號及該第三時脈信號，以分別產生該第一時脈信號、該第二時脈信號及該第三時脈信號之延遲版本。
  15. 如申請專利範圍第14項之方法，進一步包含：首先及時識別該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本之任二者之電壓穿越時間點；以及依據該第一時脈信號、該第二時脈信號之該延遲版本、及該第三時脈信號之該延遲版本之任二者之該首先及時識別之電壓穿越點產生第一復原時脈信號。
  16. 如申請專利範圍第15項之方法，進一步包含：首先及時識別該第一時脈信號之該延遲版本、該第二時脈信號、及該第三時脈信號之該延遲版本之任二者之電壓穿越時間點；以及依據該第一時脈信號之該延遲版本、該第二時脈信號、及該第三時脈信號之該延遲版本之任二者之該首先及時識別之電壓穿越點產生第二復原時脈信號。
  17. 如申請專利範圍第16項之方法，進一步包含：首先及時識別該第一時脈信號之該延遲版本、該第二時脈信號之該延遲版本、及該第三時脈信號之任二者之電壓穿越時間點；以及依據該第一時脈信號之該延遲版本、該第二時脈信號 之該延遲版本、及該第三時脈信號之任二者之該首先及時識別之電壓穿越點產生第三復原時脈信號。
  18. 如申請專利範圍第17項之方法，進一步包含：延遲該第一時脈信號、該第二時脈信號及該第三時脈信號，以分別產生第一延遲資料信號、第二延遲資料信號、及第三延遲資料信號；以及藉由該第一復原時脈信號、該第二復原時脈信號、及該第三復原時脈信號取樣該第一延遲資料信號、該第二延遲資料信號、及該第三延遲資料信號。
  19. 一種系統，包含：記憶體；處理器，耦接至該記憶體，該處理器包含接收器，該接收器包括：比較器單元，接收至少三資料信號，具個別時脈信號嵌入該至少三資料信號中，該比較器單元提供第一時脈信號、第二時脈信號、及第三時脈信號；以及延遲單元，耦接至該比較器單元，該延遲單元接收該第一時脈信號、該第二時脈信號、及該第三時脈信號以分別產生該第一時脈信號、該第二時脈信號、及該第三時脈信號之延遲版本；以及無線介面，用於允許該處理器與另一裝置通訊。
  20. 如申請專利範圍第19項之系統，其中，該接收器為C-PHY MIPI®相容接收器。
TW104104570A 2014-03-27 2015-02-11 歪斜容忍時脈復原架構 TWI590636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/228,029 US9246666B2 (en) 2014-03-27 2014-03-27 Skew tolerant clock recovery architecture

Publications (2)

Publication Number Publication Date
TW201603549A true TW201603549A (zh) 2016-01-16
TWI590636B TWI590636B (zh) 2017-07-01

Family

ID=53547419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104570A TWI590636B (zh) 2014-03-27 2015-02-11 歪斜容忍時脈復原架構

Country Status (5)

Country Link
US (1) US9246666B2 (zh)
CN (1) CN204810255U (zh)
DE (1) DE202015001474U1 (zh)
TW (1) TWI590636B (zh)
WO (1) WO2015148003A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9520988B1 (en) 2015-08-04 2016-12-13 Qualcomm Incorporated Adaptation to 3-phase signal swap within a trio
US9786353B2 (en) 2016-02-18 2017-10-10 Intel Corporation Reconfigurable clocking architecture
US10419246B2 (en) 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US10284361B2 (en) * 2017-05-05 2019-05-07 Mediatek Inc. Channel skew calibration method and associated receiver and system
US10437744B2 (en) * 2017-12-18 2019-10-08 Intel Corporation Reconfigurable camera serial interface
JP7324896B2 (ja) * 2018-03-02 2023-08-10 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
US10298381B1 (en) 2018-04-30 2019-05-21 Qualcomm Incorporated Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
US10333690B1 (en) 2018-05-04 2019-06-25 Qualcomm Incorporated Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US10263766B1 (en) * 2018-06-11 2019-04-16 Qualcomm Incorporated Independent pair 3-phase eye sampling circuit
US11095425B2 (en) * 2019-10-25 2021-08-17 Qualcomm Incorporated Small loop delay clock and data recovery block for high-speed next generation C-PHY
KR20210088807A (ko) * 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520776B2 (en) 2006-01-19 2013-08-27 Judith Ann Rea Data recovery system for source synchronous data channels
US7568137B1 (en) 2007-03-27 2009-07-28 Xilinx, Inc. Method and apparatus for a clock and data recovery circuit
KR100898305B1 (ko) 2007-10-08 2009-05-19 주식회사 티엘아이 3라인 차동 신호법을 위한 클락 임베디드 차동 데이터수신장치
WO2009075713A1 (en) 2007-12-06 2009-06-18 Rambus, Inc. Apparatus and methods for differential signal receiving
CN102099700A (zh) * 2008-08-01 2011-06-15 株式会社爱德万测试 测试装置
KR101514963B1 (ko) 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
JP2013102372A (ja) * 2011-11-09 2013-05-23 Renesas Electronics Corp クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
US8937994B2 (en) * 2012-06-25 2015-01-20 Rambus Inc. Partial response decision feedback equalizer with selection circuitry having hold state
US9363071B2 (en) * 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches

Also Published As

Publication number Publication date
TWI590636B (zh) 2017-07-01
DE202015001474U1 (de) 2015-06-29
US20150280896A1 (en) 2015-10-01
US9246666B2 (en) 2016-01-26
WO2015148003A1 (en) 2015-10-01
CN204810255U (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
TWI590636B (zh) 歪斜容忍時脈復原架構
US10181940B2 (en) Apparatuses and methods for reducing switching jitter
US10560104B2 (en) Clock synchronization apparatus and method
US10019385B2 (en) Method and apparatus of real-time retimer delay measurement
JP5937229B2 (ja) 低電力高速デジタル受信器
CN203537367U (zh) 用于进行电平移位的装置和具有该装置的系统
CN106575964B (zh) 用于适应性共模噪声分解和调谐的装置以及方法
CN104053046A (zh) 管理频道索引内容的方法和系统以及应用该系统的电子装置
US9209821B2 (en) Apparatus for generating quadrature clock phases from a single-ended odd-stage ring oscillator
TWI617142B (zh) 用於非對稱全雙工通訊的設備、方法及系統
US9735813B2 (en) Method and apparatus for signal edge boosting
US20170161226A1 (en) Increased data flow in universal serial bus (usb) cables
TWI493889B (zh) 低功率消雜訊電路、使用低功率消雜訊電路來偵測訊號之方法、及計算系統
WO2019133200A1 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
JP6436169B2 (ja) 構成可能なトランシーバ回路アーキテクチャ
CN113424440B (zh) 缓冲翻转电压跟随器和低压差稳压器的概念
US10963405B2 (en) Minimum input/output toggling rate for interfaces
KR20170081171A (ko) 송신 장치, 송신 방법, 및 통신 시스템
US20200120421A1 (en) Scrambling data-port audio in soundwire systems
US20200356505A1 (en) Multiple masters connecting to a single slave in an audio system
TW201245969A (en) Electronic apparatus with circuit architecture for bus sharing