CN204810255U - 偏斜容许时钟恢复架构及其系统 - Google Patents

偏斜容许时钟恢复架构及其系统 Download PDF

Info

Publication number
CN204810255U
CN204810255U CN201520219314.0U CN201520219314U CN204810255U CN 204810255 U CN204810255 U CN 204810255U CN 201520219314 U CN201520219314 U CN 201520219314U CN 204810255 U CN204810255 U CN 204810255U
Authority
CN
China
Prior art keywords
clock signal
clock
signal
delay
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520219314.0U
Other languages
English (en)
Inventor
J·吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of CN204810255U publication Critical patent/CN204810255U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Power Sources (AREA)

Abstract

本公开内容描述了一种装置，其包括：比较器单元，其接收至少三个数据信号，并且相应的时钟信号嵌入在所述至少三个数据信号中，所述比较器单元提供第一、第二和第三时钟信号；以及延迟单元，其耦合到所述比较器单元，所述延迟单元接收第一、第二和第三时钟信号以分别产生第一、第二和第三时钟信号的延迟形式。

Description

偏斜容许时钟恢复架构及其系统
技术领域
本公开内容涉及偏斜容许时钟恢复架构以及使用这种偏斜容许时钟恢复架构的系统。
背景技术
移动工业处理器接口联盟是高速串行接口规范，以在带宽有限的信道上提供高吞吐量性能，用于连接包括显示器和照相机的外围设备。接口基于3相符号编码技术，用于在三个线路组(threewiretrios)上传送较高的每符号比特(例如，每符号2.28比特)。
提出了接口，以通过使用线路的三种状态(高，中和低)对数据进行编码和解码来增加数据速率的效率。由于时钟被嵌入每个数据事务周期，接口提供了抖动跟踪的优点。然而，当提到接口设计实现时则存在显著缺点。例如，在恢复嵌入在信号中的时钟时，通过三个线路传送的信号的偏斜可能在使用传统时钟恢复电路时产生时序违规。
附图说明
根据以下给出的具体实施方式并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更全面的理解，然而，附图不应当被理解为将本公开内容限制于具体实施例，而是仅用于解释和理解的目的。
图1示出了根据本公开内容的一个实施例的使用接收器中的偏斜容许时钟恢复电路的计算系统。
图2示出了示出三个信号组的示例的曲线图。
图3示出了根据本公开内容的一个实施例的提供偏斜容许时钟恢复的接收器架构。
图4示出了根据本公开内容的一个实施例的用于提供偏斜容许时钟恢复的方法流程图。
图5示出了示出在不存在偏斜的情况下的与时钟恢复相关联的波形的曲线图。
图6示出了示出在存在偏斜的情况下并且使用现有技术的时钟恢复机制的与时钟恢复相关联的波形的曲线图。
图7示出了根据本公开内容的一个实施例的示出在三个输入信号的其中之一比另两个信号更早到达时的与偏斜容许时钟恢复机制的操作相关联的波形的曲线图。
图8示出了根据本公开内容的一个实施例的示出在三个输入信号的其中之一比另两个信号更晚到达时的与偏斜容许时钟恢复机制的操作相关联的波形的曲线图。
图9为根据本公开内容的一个实施例的利用偏斜容许时钟恢复电路的智能设备或计算机系统或SoC(片上系统)。
实用新型内容
本公开内容的一个实施例描述了偏斜容许时钟恢复架构，其包括：比较器单元，其接收至少三个数据信号，并且相应的时钟信号嵌入在所述至少三个数据信号中，所述比较器单元提供第一时钟信号、第二时钟信号和第三时钟信号；以及延迟单元，其耦合到所述比较器单元，所述延迟单元接收所述第一时钟信号、所述第二时钟信号和所述第三时钟信号，以分别产生所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式。
所述装置还包括多个时钟恢复单元，所述多个时钟恢复单元中的每一个耦合到所述延迟单元和所述比较器单元。所述多个时钟恢复单元用于对嵌入的所述时钟信号进行恢复，以根据以下信号对所述至少三个数据信号进行采样：所述第一时钟信号、所述第二时钟信号和所述第三时钟信号、以及所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式。所述多个时钟恢复单元包括：第一CDR单元，其接收所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式，并且输出第一恢复时钟；第二CDR单元，其接收所述第二时钟信号、第一时钟信号的延迟形式和第三时钟信号的延迟形式，并且输出第二恢复时钟；第三CDR单元，其接收所述第三时钟信号、第一时钟信号的延迟形式和第二时钟信号的延迟形式，并且输出第三恢复时钟。
所述装置还包括第一数据延迟单元、第二数据延迟单元和第三数据延迟单元，所述第一数据延迟单元、所述第二数据延迟单元和所述第三数据延迟单元用于分别延迟第一时钟信号、第二时钟信号和第三时钟信号以分别产生第一延迟数据信号、第二延迟数据信号和第三延迟数据信号。
所述装置还包括第一采样单元、第二采样单元和第三采样单元，所述第一采样单元、所述第二采样单元和所述第三采样单元用于分别使用第一恢复时钟、第二恢复时钟和第三恢复时钟来分别对第一延迟数据信号、第二延迟数据信号和第三延迟数据信号进行采样。
所述装置还包括第四CDR单元，其接收所述第一恢复时钟、所述第二恢复时钟和所述第三恢复时钟，并且产生第五时钟以对所述第一采样单元、所述第二采样单元和所述第三采样单元的输出进行采样。
本公开内容的另一个实施例描述了另一种偏斜容许时钟恢复架构，其包括：用于使至少三个数据信号相互比较的模块，并且相应的时钟信号嵌入在所述至少三个数据信号中；用于响应于比较而提供第一时钟信号、第二时钟信号和第三时钟信号的模块；以及用于由延迟单元使所述第一时钟信号、所述第二时钟信号和所述第三时钟信号延迟以分别产生所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式的模块。
所述装置还包括：用于识别所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点的模块；以及用于根据所识别的所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第一恢复时钟信号的模块。
所述装置还包括：用于识别所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点的模块；以及用于根据所识别的所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号的模块。
所述装置还包括：用于识别所述第一时钟信号的延迟形式、所述第二时钟信号的延迟形式和所述第三时钟信号中的任何两个的首次电压交叉时间点的模块；以及用于根据所识别的所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号的模块。
所述装置还包括：用于使第一时钟信号、第二时钟信号和第三时钟信号延迟以分别产生第一延迟数据信号、第二延迟数据信号和第三延迟数据信号的模块；以及用于通过所述第一恢复时钟信号、所述第二恢复时钟信号和所述第三恢复时钟信号来对所述第一延迟数据信号、所述第二延迟数据信号和所述第三延迟数据信号进行采样的模块。
本公开内容的实施例取消了由接收器接收的输入信号中的内部偏斜。内部偏斜可能由于三个信号的内部路由的差别、板的长度失配、以及板的堆叠等产生。其它技术效果将从本文描述的实施例中显而易见。
本公开内容还提供了使用偏斜容许时钟恢复架构的系统，其包括：存储器；处理器，其耦合到所述存储器，所述处理器包括接收器，所述接收器包括上文论述的偏斜容许时钟恢复架构；以及无线接口，其用于使所述处理器能够与另一设备进行通信。其中，所述接收器是C-PHY兼容接收器。
具体实施方式
在以下描述中，论述了很多细节，以提供对本公开内容的实施例的更加透彻的解释。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，通过方框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。
贯穿整个说明书以及在权利要求书中，术语“连接”表示连接的物体之间的直接电连接，而不存在任何中间设备。术语“耦合”表示连接的物体之间的直接电连接或者通过一个或多个无源或有源中间设备进行的间接连接。术语“电路”表示被布置为彼此协作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。术语“一”和“所述”包括复数的引用。“在……中”的意思包括“在……中”和“在……上”。
术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。
除非另外规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对象，仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。
出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件等。源极端子和漏极端子可以是同一个端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPNBJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNPBJT等)。
图1示出了根据本公开内容的一个实施例的使用接收器中的偏斜容许时钟恢复电路的计算系统100。在一个实施例，计算系统100包括具有发送器(Tx)102的设备101、具有接收器(Rx)104的设备103和三个传输线(TL)TL1-TL3。
尽管参考用于的联盟DRAFT规范(例如，2014年3月4日公开的版本0.7修订版02)描述了本文的一些实施例，但是实施例并不限于该接口。基于3相符号编码技术，用于在三个线路组——TL1、TL2和TL3上传送较高的每符号比特。此处，Tx102通过传输线向Rx104发送三个信号ATx、BTx和CTx。Rx104的输入处的三个TL(即，TL1、TL2和TL3)上的电压电平分别为Va、Vb和Vc。此处，电压电平Va、Vb和Vc分别可互换地被称为A、B和C信号。
时钟恢复电路可以采用AB、BC和CA差分信号并且在A、B和C信号发生第一次转换时恢复时钟。此处，AB差分信号表示信号A与B之间的差(即，A-B)，BC差分信号表示信号B与C之间的差(即，B-C)，并且CA差分信号表示信号C与A之间的差(即，C-A)。然而，信号A、B和/或C之间的偏斜差可以对差分数据以及接收器的恢复时钟产生负面影响，因为偏斜可能不易处理。减小信号A、B和/或C之间的这种内部偏斜是挑战性的，因为携带这些信号的互联可能不得不与包括所有三个线路的包的信道匹配。
在一个实施例中，Rx104包括偏斜容许时钟恢复电路，其包括比较器单元以接收三个数据信号(即，A、B和C信号)，并且相应的时钟信号嵌入在至少三个数据信号中。比较器单元形成Rx104的模拟前端(AFE)。在一个实施例中，比较器单元提供第一时钟信号(AClk)、第二时钟信号(BClk)和第三时钟信号(CClk)。
在一个实施例中，Rx104包括耦合到比较器单元延迟单元(即，时钟延迟单元)。在一个实施例中，延迟单元接收第一、第二和第三时钟信号，以分别产生第一、第二和第三时钟信号的延迟形式。在一个实施例中，Rx104还包括多个时钟恢复单元(CRU)，每个时钟恢复单元耦合到延迟单元和比较器单元。在一个实施例中，多个时钟恢复单元用于恢复嵌入的时钟信号。在一个实施例中，多个时钟恢复单元根据第一、第二和第三时钟信号以及第一、第二和第三时钟信号的延迟形式来产生恢复时钟信号。在一个实施例中，恢复时钟信号用于产生最终时钟信号(RClk)，其对数据进行采样以产生偏斜补偿数据输出。
图2示出了曲线图200，其示出三个信号组的示例。此处，x轴是时间并且y轴是电压。需要指出，图2的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
三个信号为分别具有VA、VB和VC的电压电平的信号A、B和C。此处，信号A、B和C上的电压分别在3/4V、1/2V和1/4V之间切换。在每个单元间隔(UI)中，信号A、B和C的电压VA、VB和VC分别改变。此处，三个UI被标记为UI-1、UI-2和UI-3。在一个实施例中，对于每个UI，嵌入的时钟被恢复并且用于对数据进行采样。
图3示出了根据本公开内容的一个实施例的提供偏斜容许时钟恢复的Rx架构300(例如，Rx104)。需要指出，图3的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
在一个实施例中，架构300包括比较器单元(此处也被称为模拟前端)、时钟路径和数据路径。在一个实施例中，模拟前端包括比较器301、302和303。在一个实施例中，比较器(或放大器)301对信号A和B进行比较以产生输出AB，其指示信号A与B之间的差(即，A-B)。在一个实施例中，比较器(或放大器)302对信号A和C进行比较以产生输出AC，其指示信号A与C之间的差(即，A-C)。在一个实施例中，比较器(或放大器)303对信号B和C进行比较以产生输出BC，其指示信号B与C之间的差(即，B-C)。
在一个实施例中，时钟路径包括偏斜容许时钟恢复电路，其提供接收时钟(RClk)，接收时钟用于对数据进行采样以产生用于进一步处理的偏斜补偿数据。在一个实施例中，时钟路径包括具有延迟线304、305和306的时钟延迟单元、具有CRU307、308和309的时钟恢复电路、时钟恢复电路310、以及延迟线311。在一个实施例中，延迟线304、305和306分别耦合到比较器301、302和303。
在一个实施例中，延迟线304接收时钟信号AB并提供时钟信号AB的延迟形式AB_cd。在一个实施例中，延迟线305接收时钟信号AC并提供时钟信号AC的延迟形式AC_cd。在一个实施例中，延迟线306接收时钟信号BC并提供时钟信号BC的延迟形式BC_cd。在一个实施例中，延迟线304、305和306具有可编程的延迟，其可以由硬件(例如，熔断器)或软件进行调整。在一个实施例中，延迟线304、305和306具有相同的(即，相等的)传播延迟。
在一个实施例中，CRU307接收信号AB、BC_cd和AC_cd，以产生恢复时钟AB_cr。在一个实施例中，CRU308接收信号AB_cd、AC和BC_cd，以产生恢复时钟AC_cr。在一个实施例中，CRU309接收信号AC_cd、BC和AB_cd，以产生恢复时钟BC_cr。在一个实施例中，CRU307、308和309中的每一个选择其输入信号中的两个的第一交叉作为恢复时钟信号。在一个实施例中，CRU307、308和309被实施为排他性或(XOR)逻辑门，其选择UI内的信号A、B和C的第一交叉作为恢复时钟信号。例如，每个电流对(即，AB、BC和AC差分信号)与每对的延迟形式(即，AB_cd、BC_cd和AC_cd)进行XOR，以产生恢复时钟信号AB_cr、BC_cr和AC_cr。
在一个实施例中，在UI内，当从同一输入信号(即，A、B和C)的交叉中识别数据和时钟时，则CRU输出恢复时钟作为该时钟信号。例如，当从信号A和B的第一交叉(即，AB)获取数据并且也从同一UI内的信号A和B的下一交叉获取时钟时，则CRU307输出信号AB作为恢复时钟AB_cr，否则CRU307输出延迟时钟信号BC_cd或AC_cd的其中之一作为恢复时钟AB_cr。
在一个实施例中，当未从信号A和C的交叉而是从信号B和C的交叉获取时钟时，选择信号BC_cd作为恢复时钟输出信号AB_cr。在一个实施例中，当未从信号A和B的交叉而是从信号A和C的交叉获取时钟时，选择信号AC_cd作为恢复时钟输出信号AB_cr，即，可以根据两个信号BC_cd和AC_cd中的哪一个首先到达来选择信号AC_cd或BC_cd。例如，如果信号BC_cd在信号AC_cd之前到达，则在未从信号A和信号B的交叉获取时钟时，选择信号BC_cd作为信号AB_cr。
在一个实施例中，当从信号A和C的第一交叉(即，AC)获取数据并且也从同一UI内的信号A和C的下一交叉获取时钟时，则CRU308输出信号AC作为恢复时钟信号AC_cr，否则CRU308输出延迟时钟信号BC_cd或AB_cd的其中之一作为恢复时钟信号AC_cr。在一个实施例中，当未从信号A和C的交叉而是从信号B和C的交叉获取时钟时，选择信号BC_cd作为恢复时钟输出信号AC_cr。在一个实施例中，当未从信号A和C的交叉而是从信号A和B的交叉获取时钟时，选择信号AB_cd作为恢复时钟输出信号AC_cr。
在一个实施例中，当从信号B和C的第一交叉(即，BC)获取数据并且也从同一UI内的信号B和C的下一交叉获取时钟时，则CRU309输出信号BC作为恢复时钟信号BC_cr，否则CRU309输出延迟时钟信号AC_cd或AB_cd的其中之一作为恢复时钟信号BC_cr。在一个实施例中，当未从信号B和C的交叉而是从信号A和C的交叉获取时钟时，选择信号AC_cd作为恢复时钟输出信号BC_cr。在一个实施例中，当未从B和C的交叉而是从信号A和B的交叉获取时钟时，选择信号AB_cd作为恢复时钟输出信号BC_cr。
在一个实施例中，恢复时钟信号AB_cr、AC_cr和BC_cr由时钟恢复电路310接收，时钟恢复电路310挑选UI内的最后的时钟作为最终接收时钟信号RClk。例如，如果信号A、B和/或C中的两个的最后的交叉是信号A和B的交叉，则选择信号AB_cr作为信号RClk。在一个实施例中，如果信号A、B和C中的两个的最后的交叉是信号A和C的交叉，则选择信号AC_cr作为信号RClk。在一个实施例中，如果信号A、B和C中的两个的最后的交叉是信号B和C的交叉，则选择信号BC_cr作为信号RClk。在一个实施例中，信号RClk还被延迟线311延迟，以产生信号RClk的延迟形式作为信号RClk_d，信号RClk_d用于对未对齐的数据进行采样，以产生补偿信号A、B和/或C中的偏斜的对齐数据。在一个实施例中，延迟线311的延迟等于延迟线304、305和306的延迟。
在一个实施例中，数据路径包括具有延迟线312、313和314的数据延迟单元、采样器中的第一组315、316和317和采样器中的第二组318、319和320。在一个实施例中，延迟线312、313和314具有可编程的延迟。在一个实施例中，延迟线314、313和312使数据信号AB、AC和BC延迟以分别产生信号AB_dd、AC_dd和BC_dd。在一个实施例中，数据延迟信号BC_dd、AC_dd和AB_dd分别由恢复时钟信号BC_cr、AC_cr和AB_cr分别通过采样器的第一组315、316和317来进行采样。在一个实施例中，采样器的第一组315、316和317为数据触发器。在其它实施例中，可以使用其它类型的顺序单元来实施采样器的第一组315、316和317。
在一个实施例中，分别来自采样器的第一组315、316和317的输出信号BC_dua、AC_dua和AB_dua为未对齐信号，因为它们是由不同时钟信号采样的。在这种实施例中，还使用时钟信号RClk_d分别由采样器的第二组318、319和320对输出信号BC_dua、AC_dua和AB_dua进行采样，以分别产生与单个时钟信号RClk_d对齐的数据信号BC_da、AC_da和AB_da。在该实施例中，数据信号BC_da、AC_da和AB_da容许输入信号A、B和C中的偏斜。在一个实施例中，采样器的第二组318、319和320为数据触发器。在其它实施例中，可以使用其它类型的顺序单元来实施采样器的第二组318、319和320。
图4示出了根据本公开内容的一个实施例的用于提供偏斜容许时钟恢复的方法流程图400。需要指出，图4的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。尽管参考图4的流程图中的方框是以特定顺序示出的，但是可以修改动作的顺序。因此，可以采用不同的顺序来执行示出的实施例，并且可以并行执行一些动作/方框。根据某些实施例，图4中列出的方框和/或操作中的一些是可选的。方框呈现的数字是为了清晰地描述，并且并不是要指定各种方框必须发生的操作顺序。另外，可以以多种组合的方式利用各种流的操作。
在方框401处，AFE接收信号A、B和C并产生差分信号AB、AC和BC，然后将该差分信号提供到时钟和数据路径，如架构400所示。在方框402、403、406和407处，对差分信号AB、AC和BC进行分析以确定信号A、B和C中的嵌入的时钟。在方框404、405和408处，对差分信号AB、AC和BC进行分析以确定信号A、B和C中的嵌入的时钟。在方框402处，信号AB、AC和BC(参考方框403、406和407，其也被称为差分时钟信号)被延迟线304-306延迟，以产生信号AB_cd、AC_cd和BC_cd。
在方框403处，时钟恢复电路挑选UI内的第一时钟以恢复时钟，如参考图3的CRU307-309所论述的，以产生恢复时钟信号AB_cr、AC_cr和BC_cr。时钟信号AB_cr、AC_cr和BC_cr补偿输入信号A、B和/或C中的偏斜。在方框406处，恢复时钟信号AB_cr、AC_cr和BC_cr由时钟恢复电路310接收，时钟恢复电路310挑选UI中的最后的时钟作为最终时钟信号RClk。在方框407处，最终时钟信号RClk被延迟线311延迟以产生用于对数据进行采样的延迟最终时钟信号RClk_d。
在方框404处，AB、AC和BC(参考方框405和408，其也被称为差分数据信号)被延迟线312-314延迟以产生信号AB_dd、AC_dd和BC_dd。在方框405处，分别使用时钟信号AB_cr、AC_cr和BC_cr由采样器的第一组对信号AB_dd、AC_dd和BC_dd进行采样，以产生未对齐的采样数据。在方框408处，使用延迟最终时钟信号RClk_d由采样器的第二组对未对齐的采样数据进行采样，以产生偏斜补偿数据。
图5示出了曲线图500，其示出在不存在偏斜的情况下与时钟恢复相关联的波形。需要指出，图5的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。此处x轴是时间并且y轴是电压。
顶部的三个信号是输入信号A、B和C。信号C下方的三个信号是来自AFE的差分信号AB、BC和CA(或AC)。信号CA下方的三个信号是延迟信号AB、BC和CA。在该情况下，输入信号A、B和C没有偏斜，并且因此时钟恢复的简单之处在于，信号A、B和C是根据信号A、B和/或C中的两个的第一交叉由延迟信号AB、BC和CA来采样的。
图6示出了曲线图600，其示出在存在偏斜的情况下并且使用现有技术的时钟恢复系统的与时钟恢复相关联的波形。需要指出，图6的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。此处x轴是时间并且y轴是电压。
顶部的三个信号是输入信号A、B和C。信号C下方的三个信号是来自AFE的差分信号AB、BC和CA(或AC)。信号CA下方的三个信号是延迟信号AB、BC和CA。在该情况下，输入信号B相对于信号A和C偏斜，并且因此，根据信号A、B和/或C中的两个的第一交叉对延迟信号AB、BC和CA进行采样的传统时钟恢复导致了时序违规。此处，箭头是采样时钟位置，并且最后的三对(即，AB、BC和CA)是基于这三对的第一次转换的一个恢复时钟而捕获的。在该情况下，曲线图600中的最后的CA信号(即，最底部波形)未能到达“1”，反而是“0”被采样，这是采样违规。通过图7和图8所示的实施例来解决这种情况。
图7示出了根据本公开内容的一个实施例的示出在三个信号的其中之一比另两个信号较早到达时的与偏斜容许时钟恢复机制的操作相关联的波形的曲线图700。需要指出，图7的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。此处x轴是时间并且y轴是电压。
顶部的三个信号是输入信号A、B和C。信号C下方的三个信号是来自AFE的差分信号AB、BC和CA(或AC)。信号CA下方的三个信号是延迟信号AB、BC和CA。在该情况下，输入信号B相对于信号A和C偏斜。不同于现有技术，用于时钟信号的更多的选择可以用于对单独的对(即，AB、BC和CA数据信号)进行采样。此处，产生了原始时钟以及时钟的延迟形式。例如，曲线图700中的顶部的第一数据差分对信号CA不包括时钟，因此CA数据信号借用其它差分对的时钟，其它差分对是所借用的时钟信号的延迟形式。在该示例中，信号BC_cd(即，延迟时钟)被挑选并且该时钟在不违规的情况下启动设定时间以对数据“1”进行采样。
图8示出了根据本公开内容的一个实施例的示出在三个信号的其中之一比另两个信号较晚到达时的与偏斜容许时钟恢复机制的操作相关联的波形的曲线图800。需要指出，图8的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。此处x轴是时间并且y轴是电压。
顶部的三个信号是输入信号A、B和C。信号C下方的三个信号是来自AFE的差分信号AB、BC和CA(或AC)。信号CA下方的三个信号是延迟信号AB、BC和CA。在该情况下，输入信号B相对于信号A和C偏斜。该示例与图7的情况相反。此处，当信号B被推出时，图3的时钟恢复电路通过产生原始时钟信号的延迟形式来以相同方式进行操作。这在数据源不同于时钟源时发生。曲线图800中的顶部的第一AB差分数据信号可以具有设定违规，因为AB数据差分对信号被推出。由于AB时钟信号不可用，所以AB数据以特定(即，预定的)延迟借用CA对的时钟。在该示例中，通过平衡底部的三对AB、BC和CA中的AB对的设定和保持时间而使潜在的设定违规消失。
图9是根据本公开内容的一个实施例的具有偏斜容许时钟恢复电路的智能设备或计算机系统或SoC(片上系统)。需要指出，图9的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
图9示出了移动设备的实施例的方框图，其中可以使用平面接口连接器。在一个实施例中，计算设备1600表示诸如平板电脑、移动电话或智能电话之类的移动计算设备、无线功能电子阅读器或其它无线移动设备。应当理解，总体上示出了特定部件，并且计算设备1600中并未示出这种设备的所有部件。
在一个实施例中，计算设备1600包括第一处理器1610装置，其具有参考实施例所描述的偏斜容许时钟恢复电路。计算设备1600的其它方框还可以包括具有参考实施例所描述的偏斜容许时钟恢复电路的装置。本公开内容的各种实施例还可以包括1670内的诸如无线接口之类的网络接口以使系统实施例可以并入到例如蜂窝电话或个人数字助理的无线设备中。
在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理模块。处理器1690可以是任选的。由处理器1610执行的处理操作包括操作平台或操作系统的执行，其中在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与和人类用户或其它设备进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接到另一个设备相关的操作。处理操作也可以包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备1600提供音频功能相关联的硬件(例如，音频硬件和音频电路)部件和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或头戴式耳机输出、以及麦克风输入。用于这种功能的设备可以集成到计算设备1600中或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
显示子系统1630表示硬件(例如，显示设备)部件和软件(例如，驱动器)部件，这些部件为用户提供视觉和/或触觉显示以与计算设备1600交互。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
I/O控制器1640表示和与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备来与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或用于诸如读卡器或其它设备之类的具体应用的其它I/O设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或者其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，可以提供音频输出来替代显示输出，或者除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备也用作输入设备，其可以至少部分地由I/O控制器1640管理。计算设备1600上还可以存在附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件之类的设备。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示器、为照相机应用闪光灯、或其它特征)也是直接用户交互的一部分。
在一个实施例中，计算设备1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，则状态不改变)存储器设备和/或易失性(如果中断对存储器设备的供电，则状态是不确定的)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论长期的或暂时的)。
实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实施本文中所论述的任何其它处理的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如，BIOS)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
连接1670包括使得计算设备1600能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站，也可以是外围设备，例如头戴式耳机、打印机、或其它设备。
连接1670可以包括多种不同类型的连接。概括来说，计算设备1600被例示为采用蜂窝连接1672和无线连接1674。蜂窝连接1672通常指的是由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指的是非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)、和/或广域网(例如，WiMax)、或其它无线通信。
外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。要理解，计算设备1600可以是连接到其它计算设备的外围设备(“到”1682)，并且也可以具有连接于其上的外围设备(“从”1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的，计算设备1600通常具有用于连接到其它计算设备的“对接(docking)”连接器。另外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到影音或其它系统的内容输出。
除了专用对接连接器或其它专用连接硬件，计算设备1600可以经由公共连接器或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线(Firewire)或其它类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，但不必包括在全部实施例中。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书陈述了部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性并非必需被包括。如果说明书或权利要求书提及“一”元件，则并非表示仅有一个元件。如果说明书或权利要求书提及“附加的”元件，则并不排除存在多于一个的附加元件。
此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
另外，为简化说明和论述，并且为了不会使本公开内容难以理解，在所呈现的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出布置，以便避免使本公开内容难以理解，并且这也考虑了以下事实，即关于这种框图布置的实施方式的细节高度取决于将要实施本公开内容的平台(即，这种细节应该完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开内容的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或在这些具体细节有变化的情况下实施本公开内容。因此，描述被认为是说明性的而不是限制性的。
下面的示例属于其它实施例。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文中所描述的装置的所有可选特征。
例如，提供了一种装置，其包括：比较器单元，其接收至少三个数据信号，并且相应的时钟信号嵌入在至少三个数据信号中，比较器单元提供第一、第二和第三时钟信号；以及延迟单元，其耦合到比较器单元，延迟单元接收第一、第二和第三时钟信号，以分别产生第一、第二和第三时钟信号的延迟形式。
在一个实施例中，装置还包括多个时钟恢复单元，多个时钟恢复单元中的每一个耦合到延迟单元和比较器单元。在一个实施例中，多个时钟恢复单元恢复嵌入的时钟信号，用于根据第一、第二和第三时钟信号、以及第一、第二和第三时钟信号的延迟形式来对至少三个数据信号进行采样。在一个实施例中，至少三个数据信号是第一、第二和第三数据信号，并且其中，比较器单元包括第一比较器，其比较第一数据信号与第二数据信号，第一比较器产生第一时钟信号。在一个实施例中，比较器单元还包括第二比较器，其比较第一数据信号与第三数据信号，第二比较器产生第一时钟信号。
在一个实施例中，比较器单元还包括第三比较器，其比较第二数据信号与第三数据信号，第三比较器产生第一时钟信号。在一个实施例中，延迟单元包括：第一延迟单元，其接收第一时钟信号并且产生第一时钟信号的延迟形式；第二延迟单元，其接收第二时钟信号并且产生第二时钟信号的延迟形式；以及第三延迟单元，其接收第三时钟信号并且产生第三时钟信号的延迟形式。
在一个实施例中，多个时钟恢复单元包括第一CDR单元，其接收第一时钟信号、第二时钟信号的延迟形式和第三时钟信号的延迟形式，并且输出第一恢复时钟。在一个实施例中，多个时钟恢复单元包括第二CDR单元，其接收第二时钟信号、第一时钟信号的延迟形式和第三时钟信号的延迟形式，并且输出第二恢复时钟。在一个实施例中，多个时钟恢复单元包括第三CDR单元，其接收第三时钟信号、第一时钟信号的延迟形式和第二时钟信号的延迟形式，并且输出第三恢复时钟。
在一个实施例中，装置还包括第一、第二和第三数据延迟单元，第一、第二和第三数据延迟单元分别使第一、第二和第三时钟信号延迟，以分别产生第一、第二和第三延迟数据信号。在一个实施例中，装置还包括第一、第二和第三采样单元，第一、第二和第三采样单元用于分别使用第一、第二和第三恢复时钟来分别对第一、第二和第三延迟数据信号进行采样。在一个实施例中，装置还包括第四CDR单元，其接收第一、第二和第三恢复时钟并且产生第五时钟，以对第一、第二和第三采样单元的输出进行采样。
在另一示例中，提供了一种方法，其包括：将至少三个数据信号相互比较，并且相应的时钟信号嵌入在至少三个数据信号中；响应于比较而提供第一、第二和第三时钟信号；以及由延迟单元使第一、第二和第三时钟信号延迟，以分别产生第一、第二和第三时钟信号的延迟形式。在一个实施例中，方法还包括：识别第一时钟信号、第二时钟信号的延迟形式和第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点；以及根据所识别的第一时钟信号、第二时钟信号的延迟形式和第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第一恢复时钟信号。
在一个实施例中，方法还包括：识别第一时钟信号的延迟形式、第二时钟信号和第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点；以及根据所识别的第一时钟信号的延迟形式、第二时钟信号和第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号。在一个实施例中，方法还包括：识别第一时钟信号的延迟形式、第二时钟信号的延迟形式和第三时钟信号中的任何两个的首次电压交叉时间点；以及根据所识别的第一时钟信号的延迟形式、第二时钟信号和第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号。在一个实施例中，方法还包括：使第一、第二和第三时钟信号延迟以分别产生第一、第二和第三延迟数据信号；以及由第一、第二和第三恢复时钟信号来对第一、第二和第三延迟数据信号进行采样。
在另一示例中，提供了一种系统，其包括：存储器；耦合到存储器的处理器，处理器包括根据以上论述的装置的接收器；以及无线接口，其用于使处理器能够与另一设备进行通信。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。在一个实施例中，接收器是C-PHY兼容接收器。
提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应该理解，所提交的摘要不是要用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到具体实施方式中。

Claims (20)

1.一种偏斜容许时钟恢复架构，所述偏斜容许时钟恢复架构包括：
比较器单元，其接收至少三个数据信号，并且相应的时钟信号嵌入在所述至少三个数据信号中，所述比较器单元提供第一时钟信号、第二时钟信号和第三时钟信号；以及
延迟单元，其耦合到所述比较器单元，所述延迟单元接收所述第一时钟信号、所述第二时钟信号和所述第三时钟信号，以分别产生所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式。
2.根据权利要求1所述的偏斜容许时钟恢复架构，还包括多个时钟恢复单元，所述多个时钟恢复单元中的每一个耦合到所述延迟单元和所述比较器单元。
3.根据权利要求2所述的偏斜容许时钟恢复架构，其中，所述多个时钟恢复单元用于对嵌入的所述时钟信号进行恢复，以根据以下信号对所述至少三个数据信号进行采样：
所述第一时钟信号、所述第二时钟信号和所述第三时钟信号；以及
所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式。
4.根据权利要求2所述的偏斜容许时钟恢复架构，其中，所述至少三个数据信号是所述第一时钟信号、所述第二时钟信号和所述第三时钟信号，并且其中，所述比较器单元包括：
第一比较器，其比较所述第一数据信号与所述第二数据信号，所述第一比较器用于产生所述第一时钟信号。
5.根据权利要求4所述的偏斜容许时钟恢复架构，其中，所述比较器单元还包括：
第二比较器，其比较所述第一数据信号与所述第三数据信号，所述第二比较器用于产生所述第一时钟信号。
6.根据权利要求5所述的偏斜容许时钟恢复架构，其中，所述比较器单元还包括：
第三比较器，其比较所述第二数据信号与所述第三数据信号，所述第三比较器用于产生所述第一时钟信号。
7.根据权利要求6所述的偏斜容许时钟恢复架构，其中，所述延迟单元包括：
第一延迟单元，其接收所述第一时钟信号并且产生所述第一时钟信号的延迟形式；
第二延迟单元，其接收所述第二时钟信号并且产生所述第二时钟信号的延迟形式；以及
第三延迟单元，其接收所述第三时钟信号并且产生所述第三时钟信号的延迟形式。
8.根据权利要求7所述的偏斜容许时钟恢复架构，其中，所述多个时钟恢复单元包括：
第一CDR单元，其接收所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式，并且输出第一恢复时钟。
9.根据权利要求8所述的偏斜容许时钟恢复架构，其中，所述多个时钟恢复单元包括：
第二CDR单元，其接收所述第二时钟信号、第一时钟信号的延迟形式和第三时钟信号的延迟形式，并且输出第二恢复时钟。
10.根据权利要求9所述的偏斜容许时钟恢复架构，其中，所述多个时钟恢复单元包括：
第三CDR单元，其接收所述第三时钟信号、第一时钟信号的延迟形式和第二时钟信号的延迟形式，并且输出第三恢复时钟。
11.根据权利要求10所述的偏斜容许时钟恢复架构，还包括第一数据延迟单元、第二数据延迟单元和第三数据延迟单元，所述第一数据延迟单元、所述第二数据延迟单元和所述第三数据延迟单元用于分别延迟第一时钟信号、第二时钟信号和第三时钟信号以分别产生第一延迟数据信号、第二延迟数据信号和第三延迟数据信号。
12.根据权利要求11所述的偏斜容许时钟恢复架构，还包括第一采样单元、第二采样单元和第三采样单元，所述第一采样单元、所述第二采样单元和所述第三采样单元用于分别使用第一恢复时钟、第二恢复时钟和第三恢复时钟来分别对第一延迟数据信号、第二延迟数据信号和第三延迟数据信号进行采样。
13.根据权利要求10所述的偏斜容许时钟恢复架构，还包括第四CDR单元，其接收所述第一恢复时钟、所述第二恢复时钟和所述第三恢复时钟，并且产生第五时钟以对所述第一采样单元、所述第二采样单元和所述第三采样单元的输出进行采样。
14.一种偏斜容许时钟恢复架构，所述偏斜容许时钟恢复架构包括：
用于使至少三个数据信号相互比较的模块，并且相应的时钟信号嵌入在所述至少三个数据信号中；
用于响应于比较而提供第一时钟信号、第二时钟信号和第三时钟信号的模块；以及
用于由延迟单元使所述第一时钟信号、所述第二时钟信号和所述第三时钟信号延迟以分别产生所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的延迟形式的模块。
15.根据权利要求14所述的偏斜容许时钟恢复架构，还包括：
用于识别所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点的模块；以及
用于根据所识别的所述第一时钟信号、所述第二时钟信号的延迟形式和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第一恢复时钟信号的模块。
16.根据权利要求15所述的偏斜容许时钟恢复架构，还包括：
用于识别所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉时间点的模块；以及
用于根据所识别的所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号的模块。
17.根据权利要求16所述的偏斜容许时钟恢复架构，还包括：
用于识别所述第一时钟信号的延迟形式、所述第二时钟信号的延迟形式和所述第三时钟信号中的任何两个的首次电压交叉时间点的模块；以及
用于根据所识别的所述第一时钟信号的延迟形式、所述第二时钟信号和所述第三时钟信号的延迟形式中的任何两个的首次电压交叉点来产生第二恢复时钟信号的模块。
18.根据权利要求17所述的偏斜容许时钟恢复架构，还包括：
用于使第一时钟信号、第二时钟信号和第三时钟信号延迟以分别产生第一延迟数据信号、第二延迟数据信号和第三延迟数据信号的模块；以及
用于通过所述第一恢复时钟信号、所述第二恢复时钟信号和所述第三恢复时钟信号来对所述第一延迟数据信号、所述第二延迟数据信号和所述第三延迟数据信号进行采样的模块。
19.一种使用偏斜容许时钟恢复架构的系统，包括：
存储器；
处理器，其耦合到所述存储器，所述处理器包括接收器，所述接收器包括根据装置权利要求1至13中的任一项所述的偏斜容许时钟恢复架构；以及
无线接口，其用于使所述处理器能够与另一设备进行通信。
20.根据权利要求19所述的使用偏斜容许时钟恢复架构的系统，其中，所述接收器是兼容接收器。
CN201520219314.0U 2014-03-27 2015-02-27 偏斜容许时钟恢复架构及其系统 Expired - Fee Related CN204810255U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/228,029 2014-03-27
US14/228,029 US9246666B2 (en) 2014-03-27 2014-03-27 Skew tolerant clock recovery architecture

Publications (1)

Publication Number Publication Date
CN204810255U true CN204810255U (zh) 2015-11-25

Family

ID=53547419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520219314.0U Expired - Fee Related CN204810255U (zh) 2014-03-27 2015-02-27 偏斜容许时钟恢复架构及其系统

Country Status (5)

Country Link
US (1) US9246666B2 (zh)
CN (1) CN204810255U (zh)
DE (1) DE202015001474U1 (zh)
TW (1) TWI590636B (zh)
WO (1) WO2015148003A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9520988B1 (en) 2015-08-04 2016-12-13 Qualcomm Incorporated Adaptation to 3-phase signal swap within a trio
US9786353B2 (en) 2016-02-18 2017-10-10 Intel Corporation Reconfigurable clocking architecture
US10419246B2 (en) 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US10437744B2 (en) * 2017-12-18 2019-10-08 Intel Corporation Reconfigurable camera serial interface
JP7324896B2 (ja) * 2018-03-02 2023-08-10 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
US10298381B1 (en) 2018-04-30 2019-05-21 Qualcomm Incorporated Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
US10333690B1 (en) 2018-05-04 2019-06-25 Qualcomm Incorporated Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US10263766B1 (en) * 2018-06-11 2019-04-16 Qualcomm Incorporated Independent pair 3-phase eye sampling circuit
US11095425B2 (en) * 2019-10-25 2021-08-17 Qualcomm Incorporated Small loop delay clock and data recovery block for high-speed next generation C-PHY
KR20210088807A (ko) * 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520776B2 (en) 2006-01-19 2013-08-27 Judith Ann Rea Data recovery system for source synchronous data channels
US7568137B1 (en) 2007-03-27 2009-07-28 Xilinx, Inc. Method and apparatus for a clock and data recovery circuit
KR100898305B1 (ko) 2007-10-08 2009-05-19 주식회사 티엘아이 3라인 차동 신호법을 위한 클락 임베디드 차동 데이터수신장치
WO2009075713A1 (en) 2007-12-06 2009-06-18 Rambus, Inc. Apparatus and methods for differential signal receiving
CN102099700A (zh) * 2008-08-01 2011-06-15 株式会社爱德万测试 测试装置
KR101514963B1 (ko) 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
JP2013102372A (ja) * 2011-11-09 2013-05-23 Renesas Electronics Corp クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
US8937994B2 (en) * 2012-06-25 2015-01-20 Rambus Inc. Partial response decision feedback equalizer with selection circuitry having hold state
US9363071B2 (en) * 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统

Also Published As

Publication number Publication date
TWI590636B (zh) 2017-07-01
DE202015001474U1 (de) 2015-06-29
US20150280896A1 (en) 2015-10-01
US9246666B2 (en) 2016-01-26
WO2015148003A1 (en) 2015-10-01
TW201603549A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN204810255U (zh) 偏斜容许时钟恢复架构及其系统
US10181940B2 (en) Apparatuses and methods for reducing switching jitter
CN203537367U (zh) 用于进行电平移位的装置和具有该装置的系统
CN104900262A (zh) 使用电阻式存储器件的物理防克隆功能电路
CN105281870A (zh) 用于波特率定时恢复的方法和装置
CN104813404B (zh) 用于降低动态功率和峰值电流的sram位线和写入辅助装置与方法及双输入电平移位器
CN105247827A (zh) 低功率均衡器及其训练
CN107210982A (zh) 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN105700732B (zh) 用于传输触摸传感器信息的装置、系统和方法
CN108259156A (zh) 用于时钟与数据恢复电路的相位调整电路
CN104460592B (zh) 一种基于中控系统的控制方法及装置
CN104715790B (zh) 用于耐高电压驱动器的装置
CN106716942B (zh) 用于数字地消除串扰的装置和方法
CN106063181B (zh) 接收机电路和在接收机电路上操作的方法
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN102299687A (zh) 维持usb兼容性和掉电保护的同时提高音频放大器性能
CN105323009A (zh) 用于信号边沿提升的方法和装置
CN104365023B (zh) 用于开关均衡的装置和系统
CN103390303A (zh) 基于音频及usb数据传输的金融密匙及其控制方法
WO2019133200A1 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
US8712751B2 (en) System and method of verification of analog circuits
CN204992154U (zh) 一种具有无线交互功能的智能插座及系统
CN106998195A (zh) 开关放大器
CN105684311B (zh) 用于电气过载保护的低功率钳位器
CN204482024U (zh) 一种耳机电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

CF01 Termination of patent right due to non-payment of annual fee