CN105281870A - 用于波特率定时恢复的方法和装置 - Google Patents

用于波特率定时恢复的方法和装置 Download PDF

Info

Publication number
CN105281870A
CN105281870A CN201510218276.1A CN201510218276A CN105281870A CN 105281870 A CN105281870 A CN 105281870A CN 201510218276 A CN201510218276 A CN 201510218276A CN 105281870 A CN105281870 A CN 105281870A
Authority
CN
China
Prior art keywords
value
phase detectors
dfe
timing error
error estimate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510218276.1A
Other languages
English (en)
Other versions
CN105281870B (zh
Inventor
S·V·伊耶
F·斯帕尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105281870A publication Critical patent/CN105281870A/zh
Application granted granted Critical
Publication of CN105281870B publication Critical patent/CN105281870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335—Gardner detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • User Interface Of Digital Computer (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Position Input By Displaying (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明描述了一种装置，其包括：决策反馈均衡器(DFE)；以及操作地耦合至DFE的相位检测器，其用于在所述相位检测器采集到具有使当前位的值不等于下一位的值的所述当前位和所述下一位的数据位时，在复合脉冲响应的第一后光标值大体上等于零的基础上设定采样相位。

Description

用于波特率定时恢复的方法和装置
背景技术
与基于过采样的定时恢复相比，波特率(即，按照数据率进行采样)相位检测器由于具有较好的功率、较低的复杂度和面积使用率而被广泛用于高速串行链路(例如，具有高于8Gb/s的数据率的链路)中。然而，通常被称为基于Mueller-Muller相位检测器的定时功能的常用定时功能可能要求对发送器或接收器中的信号施加强的预加重，以将来自第一前光标的符号间干扰(ISI)驱动至零，由此提供强的定时锁。此处，定时锁是指按照能够为输入抖动提供最大容差的方式来定位采样时钟边缘。
所接收的数据眼(eye)内的采样时钟边缘位置的左右中心调整(即，水平中心调整)是预加重的强函数。对于高损耗信道，可能在预加重之外还需要去加重，数据眼的裕量(margin)可能受到能够施加的最大升高(即，预加重于去加重的结合)以及接收器的可用增益的限制，因为在高度缩放的CMOS工艺中难以获得高增益和高带宽。因此，非常期望获得不需要同样多的预加重并且能够容许非零第一前光标ISI而且不需要附加增益的波特率采样方法。
附图说明
根据下文给出的具体实施方式并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更加充分的理解，然而，具体实施方式和附图不应被看作将本公开内容限制为具体实施例，而是仅用于解释和理解。
图1示出了根据本公开内容的一个实施例的具有带有用于波特率定时恢复的装置的接收器的计算系统。
图2示出了根据本公开内容的一个实施例的具有用于波特率定时恢复的装置的接收器。
图3示出了显示使用Mueller-Muller型A相位检测器的时钟边缘定位的曲线图。
图4示出了根据一个实施例的显示发送器、信道、接收器前端和接收器决策反馈均衡器的均衡复合脉冲响应的曲线图。
图5示出了根据本公开内容的一个实施例的用于CDR的组合环路适应的方法流程图。
图6示出了根据本公开内容的一个实施例的用于通过计算光标与前光标之间的差的导数来动态设定DFE的第一抽头的值(DFE1)的方法流程图。
图7是根据本公开内容的一个实施例的具有用于波特率定时恢复的装置的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
一些实施例描述了具有修改的Mueller-Muller型B(MMB)相位检测器的接收器，其中从当前位不等于数据位序列中的下一位的那些采样数据位中采集相位信息。在一个实施例中，提供了用于设定决策反馈均衡器(DFE)的第一后光标抽头的值以使光标与前光标之间的差最大化(即，增大)的方法。在一个实施例中，提供控制环路来管理适应序列，以使Mueller-Muller型A(MMA)相位检测器用于为利用修改的MMB相位检测器的最终操作建立初始条件。尽管参考Mueller-Muller型相位检测器描述了实施例，但是根据实施例的各个方面可以使用其它类型的相位检测器。
在一个实施例中，提供了包括DFE和操作地耦合到DFE的相位检测器的装置。在一个实施例中，相位检测器采集至少三个数据位，其具有当前位的值不等于下一位的值的当前位和下一位。在一个实施例中，相位检测器在复合脉冲响应的第一后光标值大体上等于零的基础上设定采样相位。在一个实施例中，第三数据位是用于确定相位检测器输出的方向的前一位。在一个实施例中，装置还包括用于将DFE的第一抽头的值(以下被称为DFE1)初始化为非零值的逻辑。在一个实施例中，该逻辑可操作用于在启用相位检测器时控制DFE1。在一个实施例中，该逻辑可操作用于确定DFE1。在一个实施例中，该逻辑可操作用于使用以下方法的至少其中之一来确定DFE1：SS-LMS(符号到符号最小均方)、基于位误差的迫零或者均方差。在一个实施例中，相位检测器产生定时误差估计，其受到由当前位与下一位之间的差表示的滤波因数的影响。
在一个实施例中，装置还包括另一个相位检测器，其用于在使复合脉冲响应的脉冲响应前光标值与后光标值相等的基础上设定初始采样相位。在一个实施例中，另一个相位检测器用于产生具有MMA定时误差估计或者Qureshi定时误差估计的定时误差估计。在一个实施例中，装置还包括用于顺序排列时钟数据恢复的操作以使另一个相位检测器在相位检测器的操作之前进行操作的逻辑。在一个实施例中，相位检测器产生定时误差估计，该定时误差估计是修改的MMB定时误差估计。
实施例相对于常规波特率相位检测方法产生很多改进，包括：具有大幅减少的预加重或甚至没有预加重的时钟和数据恢复；眼中的采样边缘位置的更好的水平中心调整；以及对接收器增益的更低的要求。相对于常规波特率相位检测的这些示例性优势能够使波特率相位检测的功率、面积和复杂度益处用于在高损耗信道(例如，具有高于30dB的损耗的信道)内操作的串行链路(例如，外围部件接口高速(PCIe))。
在以下描述中，论述了很多细节，以提供对本公开内容的实施例的更加透彻的解释。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，通过方框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或者多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。
贯穿整个说明书以及在权利要求书中，术语“连接”表示连接的物体之间的直接电连接，而不存在任何中间设备。术语“耦合”表示连接的物体之间的直接电连接或者通过一个或多个无源或有源中间设备进行的间接连接。术语“电路”表示被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。术语“一”和“所述”包括复数引用。“在……中”的意思包括“在……中”和“在……上”。
术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。
除非另外规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对象，仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。
出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件等。源极端子和漏极端子可以是同一个端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管(BJT)。术语“MN”指示n型晶体管(例如，NMOS、NPNBJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNPBJT等)。
图1示出了根据本公开内容的一个实施例的具有带有用于波特率定时恢复的装置的接收器的计算系统100。在一个实施例中，计算系统100包括设备101、设备102和传输线(TL)。设备101包括用于通过TL向设备102的接收器(RX)104发送数据的发送器(TX)103。在一个实施例中，RX104包括用于波特率定时恢复105的装置。
在一个实施例中，波特率定时恢复105包括DFE和第一相位检测器(例如，MMA相位检测器，也被称为“另一个”相位检测器)，以采集具有当前位Dk和前一位Dk-1的至少两个数据位D，并且在使复合脉冲响应前光标值与后光标值相等的基础上设定初始采样相位。在一个实施例中，波特率定时恢复105还包括操作地耦合到DFE的第二相位检测器(例如，修改的MMB相位检测器)。在一个实施例中，第二相位检测器采集至少三个数据位，以使当前位Dk的值不等于下一位Dk+1的值。在一个实施例中，第三数据位用于确定相位检测器输出的方向。在一个实施例中，第二相位检测器在复合脉冲响应后光标值大体上等于零的基础上设定采样相位。在一个实施例中，装置还包括用于在启用第二相位检测器时控制DFE1以使脉冲响应上至少存在第一后光标大体上为零(或者为零)的采样点的逻辑。
图2示出了根据本公开内容的一个实施例的具有用于波特率定时恢复的装置的接收器200(例如，RX104)。需要指出的是，图2的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
在一个实施例中，接收器200包括：具有电压共模块(VCM)201、电阻器R1和R2、模拟前端(AFE)202、积分器203、误差采样器204、数据采样器205的模拟部分；电流数模转换器(I-DAC)206；以及重定时器207。在一个实施例中，接收器200包括数字部分RxDig208，其包括用于波特率定时恢复的装置。在一个实施例中，RxDig208包括模拟增益控制(AGC)逻辑209、偏移校准逻辑210、DFE逻辑211和时钟数据恢复CDR逻辑212。
此处是本公开内容中使用的几个符号和缩写：“CDR”指时钟数据恢复；“DFE”指决策反馈均衡；“SS-LMS”指符号到符号最小均方；“DFE1”指第一后光标DFE抽头的值；“Vref”指用于产生误差采样的参考电压，其也被称为“目标信号幅值”。“Dn”指第n个模拟数据样本的值；“En＝|Dn|-Vref”指第n个模拟数据样本与目标信号幅值之间的差；“dn”指第n个样本的符号；“en”指第n个样本的误差的符号；“φn”指第n个样本的相位误差；“h0”指复合脉冲响应(例如，发送器有限脉冲响应、信道、接收器线性均衡和接收器DFE)的光标值；“h1”指复合脉冲响应的第一后光标值；“h-1”指复合脉冲响应的第一前光标值；并且“h(t)”指作为时间的函数的复合脉冲响应。
在一个实施例中，Data_in由AFE202通过TL从TX103接收。在一个实施例中，VCM201在AFE202的放大器(未示出)接收数据之前设定差分信号Data_in的共模。在一个实施例中，AGC209通过控制信号γn来控制放大器的增益。在一个实施例中，加法器203在时间上对由AFE202恢复的数据进行采样并积分，以产生误差样本e[m-1:0]和数据样本d[m-1:0]，然后它们被RxDIG208用于恢复时钟并且调整采样时钟边缘位置，此后其被称为ΦVCO，其基本上处于数据眼的中间。
在一个实施例中，数据采样器205对AFE202的输出yn进行采样，以产生m个数据样本(即，dn-1......dn-m)。在一个实施例中，误差采样器204将当前AFE输出yn与Vref进行比较以产生m个误差样本(即，en-1......en-m)。在一个实施例中，I-DAC206从偏移校准逻辑210接收“P-1”个控制位c1到cP，以产生电压VCn，其用于抵消AFE202的输出处的信号yn中存在的的ISI，其中P、m和n是整数。参考图3-6描述图2。
图3示出了显示使用MMA相位检测器的时钟边缘定位的曲线图300。需要指出的是，图3的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
此处，x轴是时间并且y轴是电压。波形301是AFE202的输出和至误差采样器204的输入。在数据样本Dn(即，波形301)高于+Vref时，E(即，误差)为正并且en等于“+1”。在数据样本Dn(即，波形301)低于+Vref并且高于零时，E为负并且en等于“-1”。在数据样本Dn(即，波形301)低于0并且高于-Vref时，E为负并且en等于“-1”。在数据样本Dn(即，波形301)低于-Vref时，E为正并且en等于“+1”。波形303CK显示用于俘获数据的各个采样边缘位置。图3中的表302显示第一相位检测器(例如，MMA相位检测器)的真值表，相位误差根据该表被计算为
φn＝sign(Dn-1)*sign(Dn)*(0.5*|sign(En)-sign(En-1)|)
其中e＝sign(E)。
返回参照图2，在一个实施例中，MMA相位检测器(其为CDR212的部分)用于建立初始条件。在一个实施例中，MMA相位检测器采集具有当前位和前一位的至少两个数据位，并且在使DEF211的脉冲响应前光标值与后光标值相等的基础上设定初始采样相位。在一个实施例中，MMA相位检测器调整采样相位以使来自第一前光标抽头和第一后光标抽头的ISI相等：
h1-h-1＝0
在一个实施例中，在由MMA相位检测器设定了初始采样相位的初始条件之后，修改的MMB相位检测器(其为CDR212的部分)开始操作，其中，从当前位不等于位序列中的下一位的那些采样数据位中采集相位信息：
φn＝sign(Dn-1)sign(Dn)sign(En)*(0.5*|sign(Dn)-sign(Dn+1)|)
在一个实施例中，逻辑(其为CDR212的部分)可操作用于设定DFE211的DFE1，以使光标与前光标的差最大化(即，增大)。在一个实施例中，修改的MMB相位检测器采集至少三个数据位，以使当前位的值不等于下一位的值。在一个实施例中，修改的MMB相位检测器在复合脉冲响应的第一后光标的值大体上等于零的基础上设定采样相位。此处，在采样位置移动远离锁定位置时，由第一后光标产生的ISI对定时提供反馈，因此定时功能均衡点可以根据复合脉冲响应被表达为：
h1＝0
在由DFE211将DFE1驱动至零的典型串行链路中，MMB定时功能可能不可用，因为用于定时(CDR)和第一后光标抵消(DFE1)的标准基本上相同，从而产生未确定的问题。在一些实施例中，引入用于设定DFE1的替代方法，其即使在具有第一后光标DFE的系统中也允许使用MMB定时功能。在这种实施例中，MMB定时功能(从修改的MMB相位检测器获得的)然后可以用于设定采样位置(即，时钟边缘位置)，而不要求具有来自第一前光标的零ISI或小ISI。在该情况下，在CDR212处于其锁定位置上时，DFE1的值的变化导致第一后光标ISI的引入，其向CDR212环路提供定时反馈，因此迫使采样位置朝向使第一后光标ISI回到零的方向移动。
尽管实施例描述了对与修改的MMB相位检测器耦合的DFE1进行设定的两个示例，但是可以使用任何数量的标准来对与MMB定时功能耦合的DFE1进行设定。一个这种示例是在Vref跟踪所有样本的中值强度时。在一个这种实施例中，首先计算出比Vref强的那些样本(即，En>0并且其中dn＝dn+1)的概率p。在一个实施例中，在计算出概率p之后，设定DFE1以使概率p等于预定常数，这被表达为：
P(Ek>0|dn＝dn+1)＝p
在一个实施例中，如果DFE1被设定为使该概率p等于0.5，则所得到的时钟边缘采样位置相当于从与迫零DFE1控制耦合的传统MMA相位检测器中获得的位置。换言之，下一位对当前位不具有任何净影响。另一方面，如果概率p被设定为高于0.5的任何值，则前光标(下一位)的影响被建设性地加到光标(当前位)上，即，前光标ISI大于零。这相对于p＝0.5的情况将导致采样位置在时间上被推迟。
另一个示例是在Vref跟踪数据样本的中值强度时，其中下一数据位不等于当前数据位，即，dn！＝dn+1。在这种实施例中，将DFE1用作旋钮来扫描时钟边缘的采样位置，DFE1被设定为使Vref最大(即，其范围内的最高值)的值。该操作(即，导数DFE)可以被表达为：
d ( h ( t ) - h ( t - T UI ) ) dt = 0
其中，h(t)是复合脉冲响应并且TUI产生单位间隔(UI)内的时间偏移。根据一个实施例，假设时间TUI与DFE1的值之间存在线性关系(该假设对DFE1的弱扰动有效)，则相对于DFE1值来实施上述导数。图6示出了根据本公开内容的一个实施例的用于基于导数DFE的波特率定时恢复的方法流程图。
图4示出了根据一个实施例的显示发送器、信道、接收器前端、接收器决策反馈均衡器之前和之后的混合脉冲响应的曲线图400。需要指出的是，图4的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
此处，x轴表示如输入数据Data_in的单位间隔(UI)所表达的时间，并且y轴是由一个UI宽的单次发送的脉冲所产生的信号幅值。曲线图400显示彼此叠加的两个波形。第一波形是波形401并且第二波形是402。波形402表示DFE211校正之前的链路脉冲响应。此处，波形401表示DFE校正之后的链路脉冲响应。通过对于后光标项而言采样时间处的脉冲响应为零的事实可以清楚地看到DFE的动作。
返回参照图2，在一个实施例中，DFE1与修改的MMB相位检测器组合，其中对所采样的位流进行滤波，以将有效相位样本限制于下一位不同于当前位的那些样本。在一个实施例中，可以在Vref跟踪环路(其为跟踪脉冲响应光标的幅度的环路)中实施相同的滤波。在一个实施例中，将使用DFE1来搜索具有最大Vref的时钟边缘采样位置的想法扩展至动态实施(其中DFE1明显地周期性抖动)，以估计经滤波的脉冲响应的导数：h(t)-h(t-TUI)。参考图5和图6来描述描绘了用于这种导数计算的算法的流程图。
返回参考图2，当在初始环路采集期间安排锁定CDR212环路和DFE1环路的操作时，如果DFE1值最初为0，则对于大多数情况而言，可能没有有效采样位置并且因此CDR212环路可能无法锁定。因此，DFE1为零对于时钟边缘采集而言可能不是实际的初始条件。在一个实施例中，使用MMA定时功能来完成初始采集，随后是使用例如传统的SS-LMS更新来进行DFE1采集。在完成初始采集后，定时功能被切换到MMB，随后是如流程图所示的切换至DFE1算法。在表1中总结了显示前端衰减器、Vref、CDR212以及DFE1和DFE2控制环路的状态的复合适应序列。
表1：具有从MMA到修改的MMB相位检测器的转换的自适应序列
Tstart Tend Vref跟踪 CDR定时功能 CDR二阶环路 DFE1
0 T0 光标 MMA 接通 SS-LMS
T0 T1 光标－前光标 修改的MMB 关断 冻结
T1 T2 光标－前光标 修改的MMB 接通 冻结
T2 T3 光标－前光标 修改的MMB 接通 DER快
T3 - 光标－前光标 修改的MMB 接通 DER慢
标签行下面的第一行指示时间0到T0之间的持续时间，其间，MMA相位检测器执行定时功能，并且使用SS-LMS来计算DFE1。SS-LMS是用于计算DFE1的多种方法的其中之一。在这种实施例中，CDR212的二阶环路被接通并且修改的MMB相位检测器保持关断。此处，CDR212环路的二阶是指具有二阶环路滤波器的控制环路。尽管实施例描述了二阶环路，但是根据应用也可以使用更高阶(例如，三阶)或更低阶的环路。标签行下面的第一行是初始化阶段，其中Vref跟踪光标并且执行迫零以计算DFE1。在这种实施例中，保存(即，冻结)DFE1初始化值。
在使用SS-LMS(与迫零相同)计算DFE1之后并且在持续时间T0到T1期间，修改的MMB相位检测器被接通并且MMA被关断。在该实施例中，Vref跟踪光标与前光标之间的差。在该实施例中，CDR212的二阶环路被关断。DFE1值保持旧值并且修改的MMB相位检测器开始计算新的采样位置ΦVCO。在时间T1与T2之间，CDR212的二阶环路被接通以跟踪输入数据流与接收器参考时钟之间的任何频率差。在时间T2与T3之间，在CDR212持续基于修改的MMB相位检测器定时功能来更新采样位置时，使用导数法(例如，图6的流程图600)计算DFE1值。该过程继续并且使用DFE1值(以及更高阶的DFE值)将时钟边缘设置在数据眼的中间。
与已知方案相比，若干技术效果根据实施例都是显而易见的。例如，实施例可以得到：较高的眼裕量和抖动容差；在发送器侧上将更多均衡从前光标转移至后光标的更高的灵活性，由此减小(对于较低速度，可能完全消除)来自发送器侧的升压要求；对于中等损耗(例如，25dB)信道并且在较高速度下(例如，8Gb/s)，在不采用任何发送均衡的情况下进行操作的更高的灵活性，在某些应用当中，例如，在与没有均衡能力的发送器进行接口时，这是有益的；较低的系统增益要求，其将转化成对接收器增益的较低要求或者对减少发送器侧的摆动(swing)的选择，这会节省功率和/或面积；较简单的相位检测，即，在高速、延迟敏感的CDR212控制环路中没有附加的复杂度；在带宽没有CDR212的带宽那么关键的低速DFE1控制环路中增加更复杂的信号处理的更高的灵活性；以及没有任何附加的模拟电路，即，可以使用的现有波特率CDR212实施方式的顶部上的纯数字实施方式。
图5示出了根据本公开内容的一个实施例的用于CDR212的组合环路适应的方法流程图500。尽管按照特定顺序示出了参考图5的流程图中的各个块，但是可以修改动作的顺序。因此，可以按照不同的顺序执行所示实施例，并且可以并行执行一些动作/块。根据某些实施例，图5中列举的块和/或操作中的一些是任选的。所呈现的块的编号是为了清晰起见并且并不是要规定各个块必须发生的操作的顺序。另外，可以按照各种组合来利用来自各个流的操作。
在一个实施例中，流程图500通过硬件描述语言(例如，Verilog、VHDL)来实施并被合成到逻辑中。在块501处，链路操作值被初始化以使得存在来自第一后光标的ISI贡献大体上为零的采样相位。在块502处，响应于初始化，通过启用相位检测器来调整用于采样链路上的数据的采样相位。在块503处，修改DFE1的值，以增大脉冲响应光标值于前光标值之间的差。在一个实施例中，并行执行块502和503。在块504处，修改相位检测器的输出，以跟踪修改的DFE1中的变化。
图6示出了根据本公开内容的一个实施例的用于通过计算光标与前光标之间的差的导数来动态设定DFE1的值的方法流程图600。尽管按照特定顺序示出了参考图6的流程图中的各个块，但是可以修改动作的顺序。因此，可以按照不同的顺序执行所示实施例，并且可以并行执行一些动作/块。根据某些实施例，图6中列举的块和/或操作中的一些是任选的。所呈现的块的编号是为了清晰起见并且并不是要规定各个块必须发生的操作的顺序。另外，可以按照各种组合来利用来自各个流的操作。
流程图600是用于导出DFE的过程，其能够被编程成硬件描述语言(例如，Verilog)，以产生与该过程相关联的硬件。在块601处，将导数累加器初始化为零，并且将dfe1_step初始化为+1。在块602处，将UI计数器重置为零，改变dfe1_step的符号，并且通过dfe1_step改变dfe1值。在块603处，利用dfe1_step、数据滤波器(掩码)和误差的符号的乘积来更新导数计数器(即，累加器)。在块604处，判断导数累加器的绝对值是否大于阈值。如果判断是肯定的(即，是)，则过程进行至块605，否则过程进行至块606。在块605处，基于导数累加器的符号来更新DFE1，并且然后该过程进行至块606。在块606处，判断UI计数器值是否大于每次DFE1切换(toggle)的UI的数量。如果判断是肯定的，则过程进行至块602，否则过程进行至块603。
图7是根据本公开内容的一个实施例的具有用于波特率定时恢复的装置的智能设备或计算机系统或SoC(片上系统)。需要指出的是，图7的与任何其它附图的元件具有相同附图标记(或名称)的那些元件可以采用与所描述的方式相似的任何方式来操作或运行，但不限于此。
图7示出了可以使用平面接口连接器的移动设备的实施例的方框图。在一个实施例中，计算设备1600表示移动计算设备，例如计算平板电脑、移动电话或智能电话、无线电子阅读器或其它无线移动设备。要理解，总体上示出了特定部件，但是计算设备1600中并未示出这种设备的所有部件。
在一个实施例中，计算设备1600包括具有参考实施例所描述的用于波特率定时恢复的装置的第一处理器21610。计算设备1600的其它块也可以包括参考实施例所描述的用于波特率定时恢复的装置。本公开内容的各种实施例还可以在1670内包括诸如无线接口之类的网络接口，以使得可以将系统实施例并入到例如蜂窝电话或个人数字助理的无线设备中。
在一个实施例中，处理器1610(和/或处理器21690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理模块。处理器1690可以是任选的。由处理器1610执行的处理操作包括操作平台或操作系统的执行，其中在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与和人类用户或其它设备进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接到另一个设备相关的操作。处理操作也可以包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备1600提供音频功能相关联的硬件(例如，音频硬件和音频电路)部件和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或头戴式耳机输出、以及麦克风输入。用于这种功能的设备可以集成到计算设备1600中或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
显示子系统1630表示硬件(例如，显示设备)部件和软件(例如，驱动器)部件，这些部件为用户提供视觉和/或触觉显示以与计算设备1600交互。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
I/O控制器1640表示和与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备来与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或用于诸如读卡器或其它设备之类的具体应用的其它I/O设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或者其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。此外，可以提供音频输出来替代显示输出，或者除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备也用作输入设备，其可以至少部分地由I/O控制器1640管理。计算设备1600上还可以存在附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件之类的设备。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示器、为照相机应用闪光灯、或其它特征)也是直接用户交互的一部分。
在一个实施例中，计算设备1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，则状态不改变)存储器设备和/或易失性(如果中断对存储器设备的供电，则状态是不确定的)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论长期的或暂时的)。
实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实施本文中所论述的任何其它处理的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如，BIOS)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
连接1670包括使得计算设备1600能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站，也可以是外围设备，例如头戴式耳机、打印机、或其它设备。
连接1670可以包括多种不同类型的连接。概括来说，计算设备1600被例示为采用蜂窝连接1672和无线连接1674。蜂窝连接1672通常指的是由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指的是非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)、和/或广域网(例如，WiMax)、或其它无线通信。
外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。要理解，计算设备1600可以是连接到其它计算设备的外围设备(“到”1682)，并且也可以具有连接于其上的外围设备(“从”1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的，计算设备1600通常具有用于连接到其它计算设备的“对接(docking)”连接器。另外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到影音或其它系统的内容输出。
除了专用对接连接器或其它专用连接硬件，计算设备1600可以经由公共连接器或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线(Firewire)或其它类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书陈述了部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性并非必需被包括。如果说明书或权利要求书提及“一”元件，则并非表示仅有一个元件。如果说明书或权利要求书提及“附加的”元件，则并不排除存在多于一个的附加元件。
此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
另外，为简化说明和论述，并且为了不会使本公开内容难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出布置，以便避免使本公开内容难以理解，并且这也考虑了以下事实，即关于这种框图布置的实施方式的细节高度取决于将要实施本公开内容的平台(即，这种细节应该完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开内容的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开内容。因此，描述被认为是说明性的而不是限制性的。
下面的示例属于其它实施例。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文中所描述的装置的所有可选特征。
例如，提供了一种装置，其包括：决策反馈均衡器(DFE)；以及相位检测器，其操作地耦合到DFE，以在相位检测器采集具有使得当前位的值不等于下一位的值的当前位和下一位的数据位时，在复合脉冲响应的第一后光标值大体上为零的基础上设定采样相位。在一个实施例中，该装置还包括用于将DFE的第一后光标值初始化为非零值的逻辑。在一个实施例中，该逻辑可操作用于在启用相位检测器时控制DFE的第一后光标值。在一个实施例中，该逻辑可操作用于确定DFE的第一后光标值。在一个实施例中，该逻辑可操作用于使用以下方法的至少其中之一来确定DFE的第一后光标值：SSLMS或迫零；基于位误差、或者均方差。
在一个实施例中，相位检测器产生定时误差估计，其受到由当前位与下一位之间的差所表示的滤波因数的影响。在一个实施例中，装置还包括另一个相位检测器，其用于在使基于脉冲响应的前光标值与后光标值相等的基础上设定初始采样相位。在一个实施例中，另一个相位检测器产生具有MMA定时误差估计或者Qureshi定时误差估计的定时误差估计。在一个实施例中，装置还包括用于顺序排列时钟数据恢复的操作以使另一个相位检测器在相位检测器的操作之前进行操作的逻辑。在一个实施例中，相位检测器产生定时误差估计，该定时误差估计是修改的MMB定时误差估计。
在另一个示例中，提供了用于对链路上的数据进行采样的方法。在一个实施例中，方法包括：初始化链路操作值以使得存在来自第一后光标的ISI贡献大体上为零的采样相位；响应于初始化而通过启用相位检测器来调整用于对链路上的数据进行采样的采样相位；以及修改DFE第一后光标的值，以增大脉冲响应光标值与前光标值之间的差；以及修改相位检测器的输出，以跟踪修改的DFE的第一后光标值中的变化。
在一个实施例中，相位检测器产生定时误差估计，其受到由链路上所接收到的数据位中的当前位与下一位之间的差所表示的滤波因数的影响。在一个实施例中，由另一个相位检测器执行初始化以产生定时误差估计。在一个实施例中，另一个相位检测器使用MMA定时误差估计或Qureshi定时误差估计的其中之一来产生定时误差估计。在一个实施例中，相位检测器产生定时误差估计，其为修改的MMB定时误差估计。
在另一个示例中，提供了一种系统，其包括：存储器单元；耦合至存储器单元的处理器，所述处理器包括被配置为接收来自发送器的数据的接收器，所述接收器包括决策反馈均衡器(DFE)和相位检测器，所述相位检测器操作地耦合至DFE，以采集至少两个数据位，所述至少两个数据位具有当前位和下一位，以使当前位的值不等于下一位的值，其中，相位检测器在基于脉冲响应的后光标值大体上为零的基础上设定采样相位；以及用于允许处理器与另一个设备进行通信的无线接口。
在一个实施例中，接收器还包括用于将DFE的第一后光标值初始化为非零值的逻辑。在一个实施例中，该逻辑可操作用于在启用相位检测器时控制DFE的第一后光标值。在一个实施例中，该逻辑可操作用于确定DFE的第一后光标值。在一个实施例中，接收器还包括另一个相位检测器，其用于在使基于脉冲响应的前光标值与后光标值相等的基础上设定初始采样相位。
在另一个示例中，提供了一种装置，其包括：用于初始化链路操作值以使得存在来自第一后光标的ISI贡献大体上为零的采样相位的模块；用于响应于初始化而通过启用相位检测器来调整用于对链路上的数据进行采样的采样相位的模块；用于修改DFE第一后光标的值以增大脉冲响应光标值与前光标值之间的差的模块；以及用于修改相位检测器的输出以跟踪修改的DFE第一后光标值中的变化的模块。
在一个实施例中，装置还包括用于产生定时误差估计的模块，所述定时误差估计受到由链路上所接收到的数据位中的当前位与下一位之间的差所表示的滤波因数的影响。在一个实施例中，由另一个相位检测器执行初始化以产生定时误差估计。在一个实施例中，另一个相位检测器使用Mueller-Muller型A定时误差估计或Qureshi定时误差估计的其中之一来产生定时误差估计。在一个实施例中，相位检测器产生定时误差估计，其为修改的Mueller-Muller型B定时误差估计。
在另一个示例中，提供了一种方法，其包括：在操作地耦合至DFE的相位检测器采集具有当前位的值不等于下一位的值的当前位和下一位的数据位时，由相位检测器在复合脉冲响应的第一后光标值大体上为零的基础上设定采样相位。在一个实施例中，方法还包括将DFE的第一后光标值初始化为非零值。在一个实施例中，方法还包括：在启用相位检测器时，控制DFE的第一后光标值。
在一个实施例中，方法还包括确定DFE的第一后光标值。在一个实施例中，方法还包括使用以下方法的至少其中之一来确定DFE的第一后光标值：SSLMS或迫零；基于位误差、或均方差。在一个实施例中，方法还包括由相位检测器产生定时误差估计，所述定时误差估计受到由当前位与下一位之间的差所表示的滤波因数的影响。在一个实施例中，方法还包括由另一个相位检测器在使基于脉冲响应的前光标值与后光标值相等的基础上设定初始采样相位。
在一个实施例中，方法还包括由另一个相位检测器产生定时误差估计，其具有Mueller-Muller型A定时误差估计或Qureshi定时误差估计。在一个实施例中，方法还包括顺序排列时钟数据恢复的操作，以使另一个相位检测器在相位检测器的操作之前进行操作。在一个实施例中，方法还包括由相位检测器产生定时误差估计，其是修改的Mueller-Muller型B定时误差估计。
提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应该理解，所提交的摘要不是要用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到具体实施方式中。

Claims (20)

1.一种用于波特率定时恢复的装置，所述装置包括：
决策反馈均衡器(DFE)；以及
操作地耦合至所述DFE的相位检测器，其用于在所述相位检测器采集到具有使当前位的值不等于下一位的值的所述当前位和所述下一位的数据位时，在复合脉冲响应的第一后光标值大体上等于零的基础上设定采样相位。
2.根据权利要求1所述的装置，还包括用于将所述DFE的第一后光标值初始化为非零值的逻辑。
3.根据权利要求2所述的装置，其中，所述逻辑可操作用于在启用所述相位检测器时控制所述DFE的所述第一后光标值。
4.根据权利要求2所述的装置，其中，所述逻辑可操作用于确定所述DFE的所述第一后光标值。
5.根据权利要求4所述的装置，其中，所述逻辑可操作用于使用以下方法的至少其中之一来确定所述DFE的所述第一后光标值：
SSLMS或迫零；
基于位误差，或者
均方差。
6.根据权利要求1所述的装置，其中，所述相位检测器用于产生定时误差估计，其受到由所述当前位与所述下一位之间的差所表示的滤波因数的影响。
7.根据权利要求1所述的装置，还包括另一个相位检测器，其用于在使基于脉冲响应的前光标值与后光标值相等的基础上设定初始采样相位。
8.根据权利要求7所述的装置，其中，所述另一个相位检测器用于产生具有Mueller-Muller型A定时误差估计或Qureshi定时误差估计的定时误差估计。
9.根据权利要求7所述的装置，还包括用于顺序排列时钟数据恢复的操作以使所述另一个相位检测器在所述相位检测器的操作之前进行操作的逻辑。
10.根据权利要求1所述的装置，其中，所述相位检测器用于产生作为修改的Mueller-Muller型B定时误差估计的定时误差估计。
11.一种用于波特率定时恢复的方法，所述方法包括：
初始化链路操作值以使得存在来自第一后光标的ISI贡献大体上为零的采样相位；
响应于初始化而通过启用相位检测器来调整用于对链路上的数据进行采样的所述采样相位；以及
修改DFE第一后光标的值以增大脉冲响应光标值与前光标值之间的差；以及
修改所述相位检测器的输出，以跟踪修改的所述DFE第一后光标值中的变化。
12.根据权利要求11所述的方法，其中，所述相位检测器用于产生定时误差估计，其受到由链路上所接收到的数据位的当前位与下一位之间的差所表示的滤波因数的影响。
13.根据权利要求11所述的方法，其中，由另一个相位检测器执行所述初始化以产生定时误差估计。
14.根据权利要求13所述的方法，其中，所述另一个相位检测器使用Mueller-Muller型A定时误差估计或Qureshi定时误差估计的其中之一来产生所述定时误差估计。
15.根据权利要求11所述的方法，其中，所述相位检测器用于产生作为修改的Mueller-Muller型B定时误差估计的定时误差估计。
16.一种用于波特率定时恢复的系统，所述系统包括：
存储器单元；
耦合至所述存储器单元的处理器，所述处理器包括：
被配置为接收来自发送器的数据的接收器，所述接收器包括根据权利要求1到10中的任一项所述的装置；以及
允许所述处理器与另一个设备进行通信的无线接口。
17.一种用于波特率定时恢复的方法，所述方法包括：
在操作地耦合至DFE的相位检测器采集到具有当前位的值不等于下一位的值的所述当前位和所述下一位的数据位时，由所述相位检测器在复合脉冲响应的第一后光标值大体上等于零的基础上设定采样相位。
18.根据权利要求17所述的方法，还包括将所述DFE的第一后光标值初始化为非零值。
19.根据权利要求18所述的方法，还包括在启用所述相位检测器时，控制所述DFE的所述第一后光标值。
20.根据权利要求19所述的方法，还包括确定所述DFE的所述第一后光标值。
CN201510218276.1A 2014-05-30 2015-04-30 用于波特率定时恢复的方法和装置 Active CN105281870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/292,743 US9596108B2 (en) 2014-05-30 2014-05-30 Method and apparatus for baud-rate timing recovery
US14/292,743 2014-05-30

Publications (2)

Publication Number Publication Date
CN105281870A true CN105281870A (zh) 2016-01-27
CN105281870B CN105281870B (zh) 2019-07-02

Family

ID=54481465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510218276.1A Active CN105281870B (zh) 2014-05-30 2015-04-30 用于波特率定时恢复的方法和装置

Country Status (5)

Country Link
US (1) US9596108B2 (zh)
KR (1) KR101666306B1 (zh)
CN (1) CN105281870B (zh)
DE (1) DE102015005527B4 (zh)
TW (1) TWI568226B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US9882795B1 (en) * 2015-04-17 2018-01-30 Xilinx, Inc. Signal loss detector
US9813087B2 (en) * 2015-10-28 2017-11-07 Huawei Techonologies Co., Ltd. Clock tone power boosting
US9729254B1 (en) * 2016-03-18 2017-08-08 Samsung Electronics Co., Ltd Apparatus and method for providing east second order input intercept point calibration based on two tone testing
DE102016119689A1 (de) * 2016-10-17 2018-04-19 Robert Bosch Gmbh Verfahren und Vorrichtung zum Kompensieren eines bei einer seriellen Datenübertragung auftretenden Frequenzversatzes
US10181969B2 (en) * 2016-12-08 2019-01-15 Intel Corporation High performance receiver with single calibration voltage
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
US10148469B2 (en) * 2017-05-01 2018-12-04 Intel Corporation Apparatus and method for cancelling pre-cursor inter-symbol-interference
KR102403623B1 (ko) 2017-08-18 2022-05-30 삼성전자주식회사 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
US10224937B1 (en) * 2018-04-20 2019-03-05 Xilinx, Inc. Clock and data recovery circuit having tunable fractional-N phase locked loop
US10404289B1 (en) 2018-05-31 2019-09-03 Inphi Corporation Maximum likelihood error detection for decision feedback equalizers with PAM modulation
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
JP7004392B2 (ja) * 2020-02-05 2022-01-21 Ｎｅｃプラットフォームズ株式会社 時刻同期装置、時刻同期システム及び時刻同期方法
KR20210133799A (ko) 2020-04-29 2021-11-08 삼성전자주식회사 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법
TWI757212B (zh) * 2021-07-13 2022-03-01 瑞昱半導體股份有限公司 具有快速追鎖及頻寬穩定機制的時脈資料恢復電路及方法
US11658671B2 (en) 2021-09-22 2023-05-23 Apple Inc. Latency reduction in analog-to-digital converter-based receiver circuits
KR20230100171A (ko) 2021-12-28 2023-07-05 에스케이하이닉스 주식회사 심볼간 간섭을 제거하는 수신기
CN114710152B (zh) * 2022-02-11 2024-04-30 北京大学 一种使用交替边沿的波特率鉴相器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486562A (zh) * 2001-01-08 2004-03-31 艾利森公司 扩频通信中用于符号间干扰补偿的设备和方法
US20050185742A1 (en) * 2004-02-24 2005-08-25 Ming-Kang Liu Optimum phase timing recovery in the presence of strong intersymbol interference
CN1799206A (zh) * 2003-06-03 2006-07-05 瓦迪弗技术公司 多信道收发机系统中的近端、远端和回声消除器
US20080240318A1 (en) * 2007-03-29 2008-10-02 Ehud Shoor Recovering precoded data using a Mueller-Muller recovery mechanism

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570967B2 (ja) * 1993-07-08 1997-01-16 日本電気株式会社 Ｃｄｍａ受信機
JP2003520495A (ja) 2000-01-14 2003-07-02 シリコン イメージ インク ボー・レート・タイミング復元
EP2115929B1 (en) * 2007-01-09 2014-05-21 Rambus Inc. Receiver with clock recovery circuit and adaptive sample and equalizer timing
TWI445379B (zh) 2010-06-02 2014-07-11 Novatek Microelectronics Corp 時序恢復控制器及其操作方法
US8401065B2 (en) * 2011-02-14 2013-03-19 Fujitsu Limited Clock recovery circuit for receiver using decision feedback equalizer
US8451969B2 (en) 2011-03-15 2013-05-28 Intel Corporation Apparatus, system, and method for timing recovery
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US20130058391A1 (en) 2011-09-01 2013-03-07 Wen-Sheng Hou Timing Recovery Module and Timing Recovery Method
US9660842B2 (en) * 2013-06-27 2017-05-23 Intel Corporation Low power equalizer and its training
US9143367B2 (en) * 2013-07-12 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Clock and data recovery architecture with adaptive digital phase skew
US9294260B2 (en) * 2013-12-27 2016-03-22 Intel Corporation Phase adjustment circuit for clock and data recovery circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486562A (zh) * 2001-01-08 2004-03-31 艾利森公司 扩频通信中用于符号间干扰补偿的设备和方法
CN1799206A (zh) * 2003-06-03 2006-07-05 瓦迪弗技术公司 多信道收发机系统中的近端、远端和回声消除器
US20050185742A1 (en) * 2004-02-24 2005-08-25 Ming-Kang Liu Optimum phase timing recovery in the presence of strong intersymbol interference
US20080240318A1 (en) * 2007-03-29 2008-10-02 Ehud Shoor Recovering precoded data using a Mueller-Muller recovery mechanism

Also Published As

Publication number Publication date
US20150349991A1 (en) 2015-12-03
KR101666306B1 (ko) 2016-10-13
CN105281870B (zh) 2019-07-02
DE102015005527B4 (de) 2023-05-04
TW201613317A (en) 2016-04-01
KR20150137999A (ko) 2015-12-09
TWI568226B (zh) 2017-01-21
US9596108B2 (en) 2017-03-14
DE102015005527A1 (de) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105281870A (zh) 用于波特率定时恢复的方法和装置
CN107210982B (zh) 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN108259156B (zh) 用于时钟与数据恢复电路的相位调整电路
CN204810255U (zh) 偏斜容许时钟恢复架构及其系统
CN105247827A (zh) 低功率均衡器及其训练
US20200212943A1 (en) Time encoded data communication protocol, apparatus and method for generating and receiving a data signal
CN104734697B (zh) 使用异步数字采样的时钟校准
Hirsch et al. A simple adaptive equalizer for efficient data transmission
US9276781B2 (en) Power and area efficient receiver equalization architecture with relaxed DFE timing constraint
WO2020176169A1 (en) Clock phase compensation apparatus and method
CN107005506B (zh) 延迟弹性决策反馈均衡器
WO2018204010A1 (en) Apparatus and method for cancelling pre-cursor inter-symbol-interference
US8982999B2 (en) Jitter tolerant receiver
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
US8964827B2 (en) Adaptation of equalizer settings using error signals sampled at several different phases
CN104365023A (zh) 用于开关均衡的装置和系统
CN109643998A (zh) 具有自适应终端阻抗的高速驱动器
KR20240079078A (ko) 전자 장치, 그 동작 방법 및 전자 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant