CN105247436B - 具有前馈和反馈控制的电压调节器 - Google Patents

Abstract

本发明描述了具有前馈和反馈控制的电压调节器。描述了一种装置，其包括：电路，其用于响应于控制信号而为目标电路提供电源或接地电源；以及前馈滤波器，其用于接收数据并且根据所接收的数据生成所述控制信号。

Description

具有前馈和反馈控制的电压调节器

背景技术

电路特性取决于它们操作所处的电源电平。例如，对于输入-输出(I/O)发送器，输出信号摆幅、终端电阻(on-die termination)等取决于电源电平。为补偿电源电平的变化，补偿单元用于补偿输出信号摆幅、终端电阻等。完整的轨到轨(rail-to-rail)信号摆幅消耗的功率等于CV²F，其中，“C”是开关电容，“V”是电源电平，并且“F”是开关频率。虽然完整的轨到轨信号摆幅可能具有低噪声的好处，但是生成它们的电路消耗CV²F的功率，这对于低功率操作是有困难的，因为功率消耗对电源电平“V”具有平方依赖关系。

附图说明

根据下文给出的具体实施方式、并且根据本公开内容的不同实施例的附图，本公开内容的实施例将得到更充分的理解，然而，具体实施方式和附图不应被看作将本公开内容限制于具体实施例，而是仅用于解释和理解。

图1是根据本公开内容的一个实施例的具有前馈和反馈控制的电压调节器(VR)的高层架构。

图2是根据本公开内容的一个实施例的具有输入-输出(I/O)驱动器和VR的电路，所述VR具有前馈和反馈控制。

图3是根据本公开内容的一个实施例的用于I/O发送器的具有前馈和反馈控制的VR的实施方式。

图4是根据一个实施例的作为电容的函数的电源噪声的曲线图，所述曲线图将具有前馈和反馈控制的VR(例如，如图3中所示)与传统的基于反馈的VR对比。

图5是根据本公开内容的一个实施例的具有VR的智能设备或计算机系统或SoC(片上系统)，所述VR具有前馈和反馈控制。

具体实施方式

实施例描述了电压调节器(VR)，所述电压调节器使用反馈和前馈技术的组合来控制多个I/O(输入-输出)发送器(或任何目标电路)的电源，从而在继续允许I/O发送器(或目标电路)在其说明书的范围内操作的同时减少电源消耗。

LPDDR4(第四代低功率双数据速率)I/O设计正在接近低摆幅Vss(即，接地)终端负载方案。在DRAM(动态随机存取存储器)侧，将通过使用n型(例如，NMOS)上拉和NMOS下拉来建立低摆幅，使得产生的I/O信号从0到(Vdd-V_TN)或从0到～600mV摆动，其中，V_TN是n型器件的阈值电压。这种驱动器结构具有很多缺点。

例如，上拉电压和Ron(即，下拉终端负载)值不能在整个PVT(工艺、电压、和温度)上得到良好控制并且难以补偿。为了补偿振幅，亚阈值IV曲线通常小于100mV/十倍频程；这意味着V_TN中的100mV的变化(对于100℃温度变化的典型数)将需要驱动器的大小变化10倍，从而建立大焊盘电容和很多管芯上的电迁移问题。补偿Ron比补偿振幅更复杂，因为感兴趣的Ron是小信号量并且可能需要多点测量程序。然而，一旦完成补偿，输出电阻(即，Ron)的非线性性质可以转化为具有500mV摆幅的系统中的较大的反应和下降的I/O性能。

发送器中的NMOS上拉驱动器的其它问题是该驱动器不能良好地集成到用于LPDDR3的现有的CMOS驱动器中，从而使其难以建立组合高性能LPDDR3/4设计。例如，NMOS上拉驱动器增加了焊盘电容并且可能打破传统的转换速率控制方案。

WIO2(宽I/O 2)方案可以呈现一组不同的问题，其中，当前的设计在整个轨上摆动焊盘并且消耗的功率等于CV²F。在WIO2中，电压裕度不是很关键，但是为了简单起见设计可以在整个轨上摆动焊盘。

实施例描述了用于将Vdd降低到VddTx和/或将Vss提升到VssTx的VR，其中，VddTx是发送器(或目标电路)的电源，并且VssTx是发送器(或目标电路)的接地电平。在一个实施例中，以对称的方式完成Vdd到VddTx和/或Vss到VssTx的调整并且为DRAM接收器保持Vdd/2的共模。在这种实施例中，对于LPDDR4的情况，这将在向整个PVT上的目标特定电压摆幅提供灵活性的同时显著降低功率。

实施例描述了VR，所述VR在保持对发送器(或目标电路)电源电压的严密控制的同时具有低功率和成本开支。在一个实施例中，VR被集成在管芯上从而在封装级/板级上减少与功率输送相关联的成本(例如，避免了附加的封装/板层、附加的板上空间、无源元件)。VR的实施例与需要大负载电容器的传统电压调节器相比用低的管芯上电容来操作。

实施例描述了VR，所述VR用于将驱动器(发送器、目标电路)的摆幅降低到DRAM对信号进行正确采样正好需要的摆幅。例如，电源和接地电源电平由实施例的VR动态地调整，以使发送器驱动器生成在焊盘节点处从0.2*Vdd到0.8*Vdd(而非从0到Vdd)摆动的信号。在这种实施例中，产生的功耗降低(例如，40％)并且继续满足JEDEC(电子工程设计发展联合会议)规范要求。

在一个实施例中，VR向目标电路的电源提供了与用于由目标电路执行特定功能的电流量相等的电流量。例如，如果目标电路正在将信号发出到接收器并且信号必须具有用于接收器的特定信号摆幅以对信号进行采样，那么VR分析要通过目标电路发送的数据并且向目标电路的电源提供足够的电流，以使目标电路可以生成具有足以由接收器进行适当采样的摆幅的信号。实施例不限于用于降低发送器的功率的信号摆幅管理的示例，但是实施例可以用于任何目标电路，要由目标电路使用的数据是已知的。

在以下描述中，对许多细节进行了讨论以提供对本公开内容的实施例的更加全面的解释。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，通过方框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。

要注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线以便于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。

贯穿整个说明书并且在权利要求书中，术语“连接”表示在没有任何中间设备的情况下的连接的物体之间的直接电连接。术语“耦合”表示连接的物体之间的直接电连接或通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示被布置为相互合作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括多个引用。“在……中”的含义包括“在……中”和“在……上”。

术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。

除非另外规定，否则用于描述共同的对象的序数词“第一”、“第二”和“第三”等的使用仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。

出于实施例的目的，晶体管是包括漏极、源极、栅极、和体端子的金属氧化物半导体(MOS)晶体管。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管、或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件。源极端子和漏极端子可以是相同的端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。

图1是根据本公开内容的一个实施例的具有前馈和反馈控制的VR的高层架构100。在一个实施例中，架构100包括用于提供Vcc_target的第一VR101、用于提供Vss_target的第二VR 102、以及目标电路103。

在一个实施例中，第一VR 101包括前馈滤波器104、电源发生器(Gen)105、以及反馈电路106。在一个实施例中，第一VR 101分析数据(即，要被目标电路103使用的输入数据)并且基于数据信号的新的和以前的历史记录来确定将被目标电路103消耗的电流。例如，简单的数字电路对于每一个上升沿都将消耗来自Vcc_target的固定量的电流。每当启用信号为高电平时，模拟电路可以消耗来自Vcc_target的恒定的电流。在一些实施例中，目标电路103的电流需求量可以被建模为具有长历史记录的有限脉冲响应。

在一个实施例中，电源发生器105包括p型器件，所述p型器件与输入电源Vin和输出电源Vcc_target耦合，并且可由前馈滤波器104的输出来控制。在一个实施例中，反馈电路106监测Vcc_target并且为前馈滤波器104生成fb1信号(例如，用于调整前馈滤波器104的滤波系数的指令或信号)。

在一个实施例中，第二VR 102与第一VR 101类似，除了第二VR用于调节和/或调整用于目标电路103的Vss_target，即，用于目标电路103的接地电源。在一个实施例中，第二VR 102包括前馈滤波器107、电源发生器(Gen)108、以及反馈电路109。在一个实施例中，第二VR 102分析数据(即，要被目标电路103使用的输入数据)并且基于数据信号的新的和以前的历史记录来确定将被目标电路103消耗的电流需求量。在一个实施例中，电源发生器108包括n型器件，所述n型器件与接地电源Vss和输出接地电源Vss_target耦合，并且可由前馈滤波器109的输出来控制。在一个实施例中，反馈电路109监测Vss_target并且为前馈滤波器107生成fb2信号(例如，用于调整前馈滤波器107的滤波系数的指令或信号)。

在一个实施例中，目标电路103是I/O的发送器。在一个实施例中，目标电路103是I/O的接收器。在其它实施例中，目标电路103可以是可以利用可调整的Vcc_target和/或Vss_target进行操作的任何电路，Vcc_target和/或Vss_target使用要被目标电路103接收的数据。在一个实施例中，电压调节器101和102两者都与目标电路103耦合。在其它实施例中，电压调节器101和102中的仅一个与目标电路103耦合。

以下实施例参考作为发送器的目标电路103解释了VR 101的细节。然而，相同的解释可以适合于任何目标电路，对于目标电路而言，要处理的数据在由目标电路处理之前就是已知的。此处的术语“数据”是比较通用的。就I/O发送器而言，数据表示在每条路径的基础上的实际发送器输出。在其它应用中，数据可以表示可以共同用于估计电流需求量的多个信号。这些信号可以是诸如启用、获取、发布、读、写、空闲、断电等高电平动作的数字指示。

图2是根据本公开内容的一个实施例的包括具有VR的I/O驱动器的电路200，所述VR具有前馈和反馈控制。要指出的是，图2的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以用类似于所描述的方式的任何方式来操作或运行，但并不限于此。

在一个实施例中，电路200包括第一VR 101和第二VR 102、目标电路203、与目标电路203的输出耦合的焊盘、与VddTx和VssTx耦合的去耦电容器Cd、和用于为焊盘电容器C_TX建模的寄生电容、以及接收器(未示出)的输入电容C_RX，其中，T.L是将接收器耦合到发送器(目标电路203)的传输线路模型。

在该实施例中，第一VR 101和第二VR 102用于调整Vdd和Vss电源。例如，VR 101用于将Vdd降低到VddTx，并且VR 102用于将Vss提升到VssTx。在一个实施例中，用对称的方式执行对VddTx和VssTx的调整，使得为接收器(未示出)保持Vdd/2的共模。

在该实施例中，目标电路是驱动器203，驱动器203包括(多个)上拉器件MP和(多个)下拉器件MN。在一个实施例中，预驱动器数据(PreDrv)由第一VR 101和第二VR 102接收，第一VR 101和第二VR 102对预驱动数据进行分析并且基于目标电路203的预期电流需求量来调整源于/陷入VddTx/VssTx节点中的电流，使得驱动器203在降低功率消耗的同时继续适当地进行操作(即，利用规范电压摆幅、终端电阻、和/或其它性能参数等内的参数)。在该实施例中，不像等待误差出现并然后改正它的传统反馈方法，该调节器使用基于前馈的方法，该方法在每个周期对所估计的电流进行预先计算并且在每个周期施加刚好那么多电流。由于这个前瞻性的方法，该实施例的调节器趋向于提供(比传统调节器)好得多的动态响应，即转化为降低电容或降低电源噪声。

图3是根据本公开内容的一个实施例的用于I/O发送器的具有前馈和反馈控制的VR的电路300。要指出的是，图3的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以用类似于所描述的方式的任何方式来操作或运行，但并不限于此。因此图3的实施例示出了第一VR 101的实施方式以免使实施例难以理解。可以针对第二VR 101做出相似的实施方式。

在一个实施例中，电路300包括FIR(有限脉冲响应)滤波器301、加法器302、303、和304、温度解码器或二进制解码器305、采样器306、电源发生器307、采样器308、逻辑门309、采样器310、发送器311、电阻器DAC(数模转换器)312、比较器313、314、和315、p型器件MPfb、n型器件MNfb、以及去耦电容器Cd。在该实施例中，FIR滤波器301、加法器302-304、温度解码器或二进制解码器305、以及采样器306形成了前馈滤波器104。在该实施例中，电源发生器307与105相同。在该实施例中，电阻器DAC 312、比较器313-315、MPfb、以及MNfb形成了反馈电路106。

在一个实施例中，调节器的主驱动器是PMOS上拉器件MPVcc 307，其中，动态地调整PMOS器件腿的数量以提供所需的负载电流需求量并且保持固定的VccTx电压。在一个实施例中，MPVcc器件用数字方式来操作，其中，MPVcc的给定腿经由code_d信号来启用或禁用。在其它实施例中，晶体管可以用更模拟的方式来操作，其中，基于负载电流需求量来动态地调制偏置电压。在模拟实施方式中(未示出)，同样也可以在模拟域中实施FIR滤波器的乘法和加法。此处，术语“腿”通常指的是MPVcc中的与MPVcc的其它一个或多个晶体管并联耦合的一个或多个晶体管。在一个实施例中，code_d由采样器306生成，采样器306对来自解码器305的采样输出码进行采样。

在一个实施例中，在任何给定时刻启用的MPVcc的腿的数量由FIR滤波器301确定。在一个实施例中，FIR滤波器301查看有多少I/O路径驱动高电平、有多少路径驱动低电平、有多少路径在切换以及可能存在的其它状态(上升沿、下降沿、临时状态、电压等)，以决定应该启用(即，打开)MPVcc的多少腿。对于信道具有较长脉冲响应的实施例来说，完整的N抽头深FIR滤波器用于基于信道ISI(符号间干扰)来调整目标电路的电流需求量。

等式1示出了FIR滤波器301的数学表达式。

滤波系数(α_k，β_k，γ_k)代表给定操作所消耗的电流。例如：α₀指示在当前周期中由驱动0(即，逻辑低)的一条路径所消耗的电流；β₀指示在当前周期中由驱动1(即，逻辑高)的一条路径所消耗的电流；γ₀指示在当前周期中由在当前周期中上升的一条路径所消耗的电流；并且γ₁指示在当前周期中由在前一周期中是上升沿的一条路径所消耗的电流。此处，上升指的是前一周期为0且当前周期为1。对于驱动完全用一个周期来开关的集总电容的电路，γ₀＝CV²F。实施例并不限于等式(1)。在一些实施例中，可以使用代表FIR滤波器301的其它等式。

在一个实施例中，加法器(Sum)302对数据上的0(即，逻辑低)的数量求和并且生成由等式(1)中所表达的FIR滤波器301使用的输出NumZero。在一个实施例中，加法器303对数据上的1(即，逻辑高)的数量求和并且生成由等式(1)中所表达的FIR滤波器301使用的输出NumOnes。在一个实施例中，加法器304对数据上的上升过渡的数量求和并且生成由等式(1)中所表达的FIR滤波器301使用的输出NumRise。

要理解的是，存在许多方式来实施前馈等式以及如何将这些等式转化成硬件。实施例使用真正的数据通路信号，例如{Data，Data_d，Data_dd}，并且使用FIR或IIR(无限脉冲响应)滤波器来处理这些信号，以估计电流需求量。

在这种实施例中，数据和其前一值(即，采样器308的输出)通过逻辑单元309进行AND。在该实施例中，在采样器308的输出Data_d通过逻辑单元309进行AND之前对其进行反相。在一个实施例中，AND逻辑的输出被加法器304用来为FIR滤波器301生成NumRise。在一个实施例中，可以使用更少的或更多的加法器来为FIR滤波器301生成数据。在一个实施例中，通过采样器310再次对Data_d进行采样以生成Data_dd，所述Data_dd作为输入被发送器(Tx)311接收。

在一个实施例中，利用足够数量的系数，可以计算MPVcc的被接通以保持目标电压VccTx的腿的数量。在一个实施例中，使用数字逻辑来执行确定MPVcc的腿的数量，所述数字逻辑利用消耗小功率的低精度定点数学运算。在该示例中，功率消耗的主要来源是接通/关断MPVcc腿所消耗的动态功率。在一个实施例中，可以通过优化FIR滤波器301的系数以减少切换或通过使用温度解码器(例如，305)以减少腿开关的次数来控制该功率。

在一个实施例中，温度解码器(例如，305)利用{对于所有(j<i)，如果bit[i]＝＝1，则bit[j]＝＝1}的性质来将N位数字转化成2^N-1位。例如，2位温度解码器产生：{0:000,1:001,2:011,3:111}。在一个实施例中，二进制和温度控制的组合用于更好地优化与开关功率比较的解码器/导线开支。例如，使用4位温度解码器和4位二进制解码器来解码8位可以使用15+4＝19根导线而不是256根导线。

图3的实施例显示可以提前使用数据，使得用于计算接通的MPVcc腿的数量的等待时间(例如，等待时间X)与数据到达发送器311的等待时间大体上匹配。在这种实施例中，减少了VccTx上的噪声。然而，在许多应用中，性能或规范可能不允许数据延迟来实现这点。该调节器仍然可以在这些情况下使用，但是可以使用更多的去耦电容或更快的FIR滤波器计算。在一个实施例中，该调节器可以用在I/O接收器中，在所述I/O接收器中，数据的数字值仅在数据被完全放大或采样之后才知晓。

在一个实施例中，当调节器设定适当数量的腿时可以延迟前馈调节器通路中的额外的等待时间(即，加法器302/303/304→FIR滤波器301→温度解码器或二进制解码器305→采样器306)，所述适当数量的腿可以转化成具有更多的电源噪声或需要更大的电容。此处，术语“额外的”指的是不在正常的I/O发送器数据通路中出现的前馈通路中的等待时间。在该实施例中，匹配的等待时间设计使用几乎无电压供应的滤波电容。

在一个实施例中，为了确定FIR滤波器301的系数，使用了反馈回路(使用fb1)。在一个实施例中，反馈电路感测VccTx上的电压并且向FIR滤波器301提供反馈fb1以调整不同的系数。在一个实施例中，(多个)反馈信号fb1是仅一个符号或是符号与误差大小的组合。

在一个实施例中，用数据模式的以下顺序来确定初始系数：驱动数据上所有的0(即，逻辑低)，并且用数字FSM(有限状态机，其未被示出)调整α₀直到VccTx达到目标值；驱动数据上所有的1(即，逻辑高)，并且用数字FSM调整β₀直到VccTx达到目标值；驱动数据上的模式“1010”，并且用数字FSM调整γ₀直到VccTx达到目标值；以及驱动数据上的模式“1100”，并且用数字FSM调整γ₁直到VccTx达到目标值。

在一个实施例中，以数字FSM每次确定一个系数的方式来执行训练顺序。例如，驱动数据上的模式“1010”需要系数{α₀,β₀,γ₀}，而先前的步骤已经算出了{α₀,β₀}。在这种实施例中，极大地简化了复杂度和成本。在另一个实施例中，回路使用诸如最小均方(LMS)或最速下降(SD)等公知的搜索方法来同时确定多个参数。在一个实施例中，FSM监测误差响应、对响应进行滤波、并且相应地更新系数。在一个实施例中，不同系数的大小截然不同。例如，驱动数据上的0导致泄漏电流，而驱动数据上的1导致反向拉(pull against)有源终端负载。在这种实施例中，不同量的滤波可以用于实现稳定性。例如，FIR滤波器301的带宽基于系数或系数的大小而变化。在一个实施例中，可以使用由系统的限制因素所确定的硬件、固件或软件的组合来完成初始系数的训练。

在一个实施例中，在确定初始系数之后，由于温度是影响系数的主要作用，所以系数以低频率(例如，小于50MHz)更新。在一个实施例中，对于温度漂移，尽管I/O链接以1GHz进行操作，低频率大约为1kHz。在一个实施例中，使用现有的随机数据模式来更新系数，所述现有的随机数据模式在数据总线上自然地出现并且然后确定应该改变哪些系数。例如，如果数据具有高切换率，那么大多数的误差可以是由于γ₀产生的并且因此只调整γ₀系数被更新。在一个实施例中，诸如最小均方或最速下降等公知的搜索技术可以用于动态地调整基于现有数据的系数。

在一个实施例中，同时更新FIR滤波器301的所有系数。在一个实施例中，重新运行初始训练流程的较短版本以更新一个或多个系数。例如，在DDR(双数据速率)协议内，在不影响总线带宽的情况下在刷新期间的背景中(例如，ZQCal或CKE掉电)更新系数。在该时间段内，存储器控制器驱动被DRAM忽略的NOP命令/数据，但是可以允许存储器控制器更新其VccTx调节器。

在一些情况下，前馈调节器可能无法在调节器的驱动器MPVcc或定点数学运算(由加法器302-304和FIR滤波器301计算的)中提供足够的分辨率。在其它情况下，可能不能改正前馈逻辑单元中的来自温度或其它效应的漂移。这能够导致随着时间而累积的误差并且可能在产生的VccTx电压中产生显著的误差。在一个实施例中，基于反馈的恐慌驱动器(panic driver)用于改正上述问题。在一个实施例中，PanicHi比较器315用于检查VccTx是否远高于目标电压(例如，VHi)并且使VccTx突然下降。在一个实施例中，PanicLo比较器313用于检查VccTx是否远低于目标电压(例如，VLow)并且使VccTx突然上升。在一个实施例中，VHi是25mv，高于Vtarget，并且VLow是-25mv，低于Vtarget。在其它实施例中，可以为VHi和VLow使用其它阈值。在其它实施例中，比较器313、314、和315是非线性比较器。在其它实施例中，可以使用更加传统的反馈回路，所述反馈回路查看误差信号(VccTx-Vtarget)并且应用误差的经过滤波的版本，以调整驱动电流。

在一个实施例中，VHi、VLow、和Vtarget都由参考信号发生器生成。在一个实施例中，参考信号发生器是电阻器DAC 312。在一个实施例中，参考信号发生器是带隙参考信号发生器。在其它实施例中，其它参考信号发生器可以用于生成VHi、VLow、和Vtarget。

在一个实施例中，恐慌驱动器(或反馈驱动器)包括NMOS(即，MNfb)或PMOS(即，MPfb)器件。在一个实施例中，恐慌驱动器包括补偿电流源或电阻器，以控制移动VccTx的恐慌程度。恐慌驱动器(或具有滞后作用的任何反馈回路)的一个优点是它不倾向于与主PMOS驱动器MPVcc相争并且用低功耗成本实现了高带宽。在一个实施例中，具有滞后作用或在目标代码周围具有死区的反馈回路可以用于通过在死带中具有低增益来确保该区域中的回路的稳定性。例如，具有滞后作用的反馈回路用于在不影响回路稳定性的情况下提供高带宽。在一个实施例中，反馈回路驱动器的上拉部分被集成到主PMOS驱动器MPVcc中。

300的调节器的一个优点是其在几乎没有VccTx电容的情况下提供了低噪声，从而使其成为集成在管芯上的很好的选择对象。上述优点的一个原因是实施例使用前馈方法，所述前馈方法准确地预先计算需要多少电流而不是等待反馈回路中出现误差。由于减少了模拟逻辑单元/电路的使用并且消除了输出驱动器中的任何恒定的偏置电流，图3的实施例具有非常低的架空电流(overhead current)。在该实施例中，通过使用温度解码器减少了数字开关功率。图3的实施例的另一个优点是在很大程度上作为数字方法，它允许容易地跨工艺代进行缩放。

尽管图3的实施例示出了使用前馈和反馈控制的VccTx的电压调整，但是可以将相同的技术用于使用前馈和反馈控制的VssTx的电压调整。在一个实施例中，仅将使用前馈和反馈控制的用于VccTx的电压调整的装置用于目标电路。在一个实施例中，仅将使用前馈和反馈控制的用于VssTx的电压调整的装置用于目标电路。在一个实施例中，用VssTx和VccTx两者的相应的具有前馈和反馈控制的电压调节器来调整VssTx和VccTx。

尽管图3的实施例示出了调整用于发送器Tx 311的VccTx，从而通过使用要发送的数据将焊盘处的电压摆幅调整到可以由接收器适当地接收的摆幅水平，其中VccTx的电源电平比Vcc(或Vin)更低，但是实施例不限于发送器Tx并且用于通过使用先验数据仅监测电压摆幅。在一个实施例中，具有前馈和反馈控制的电压调整可以用于降低任何逻辑单元的功耗，对于所述逻辑单元，数据信息是可用的，数据信息可以用于用合理的准确度(例如，在20％内)来计算电流需求量。在一个实施例中，由于可以通过使用反馈回路来处理任何残留误差，所以不需要精确的准确度。例如，可以在接收器中使用具有前馈和反馈控制的电压调整，从而在降低功耗的同时计算成功接收信号所需的终端电阻。

图4是根据一个实施例的作为电容的函数的电源噪声的曲线图，所述曲线图将具有前馈和反馈控制的电压调节器(例如，如图3中所示)与传统的基于反馈的VR对比。在该示例中，使用了具有突发-空闲-突发型模式的随机数据。传统的反馈VR使用100MHz的带宽，这对于环境和目标功耗来说是能实现的。如波形401所示，反馈调节器的峰值到峰值噪声电平比具有相同量的电容的前馈设计(如波形402所示)要高4倍。

图5是根据本公开内容的一个实施例的具有VR的智能设备或计算机系统或SoC(片上系统)，所述VR具有前馈和反馈控制。要指出的是，图5的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。

图5示出了可以使用平面接口连接器的移动设备的实施例的方框图。在一个实施例中，计算设备1600代表移动计算设备，例如：计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或其它无线移动设备。可以理解的是，总体上显示了某些部件，而并未在计算设备1600中显示这种设备的全部部件。

在一个实施例中，计算设备1600包括第一处理器1610，根据所述实施例，第一处理器1610具有参考图1-3的实施例所描述的具有前馈和反馈控制的VR。计算设备1600的其它框也可以包括参考图1-3的实施例所描述的具有前馈和反馈控制的VR。本公开内容的各种实施例还可以包括1670内的网络接口，例如无线接口，以使系统实施例可以被包含在例如蜂窝电话或个人数字助理的无线设备中。

在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，例如：微处理器、应用处理器、微控制器、可编程逻辑器件、或其它处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用程序和/或设备功能。处理操作包括与同用户或其它设备的I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。

在一个实施例中，计算设备1600包括音频子系统1620，所述音频子系统1620代表与向计算设备提供音频功能相关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的设备可以被集成到计算设备1600中，或者被连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。

显示子系统1630代表硬件(例如显示设备)和软件(例如驱动器)部件，所述部件为用户提供视觉和/或触觉显示，以用于与计算设备1600交互。显示子系统1630包括显示接口1632，所述显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑单元，以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。

I/O控制器1640代表与同用户的交互有关的硬件设备和软件部件。I/O控制器1640可操作用于管理硬件，所述硬件是音频子系统1620和/或显示子系统1630的一部分。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过计算设备1600与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或与诸如读卡器或其它设备等特定应用一起使用的其它I/O设备。

如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，代替显示输出，或除显示输出之外，可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么显示设备也可以充当输入设备，所述输入设备可以至少部分地由I/O控制器1640来管理。计算设备1600上还可以有附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理诸如如下设备：加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件。输入可以是直接用户交互的部分、以及向系统提供环境输入以影响其操作(例如，对噪声的滤波、针对亮度检测来调整显示、给照相机应用闪光灯或其它特征)。

在一个实施例中，计算设备1600包括功率管理1650，所述功率管理1650管理电池用电量、电池的充电、以及与节能操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，状态不改变)和/或易失性(如果中断对存储器设备的供电，状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、相片、文档、或其它数据、以及与计算设备1600的应用和功能的执行有关的系统数据(长期或者暂时的)。

实施例的元件还被提供为用于存储计算机可执行指令(例如，用于实施本文中所述的任何其它过程的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如BIOS)下载，可以经由通信链路(例如调制解调器或网络连接)通过数据信号将计算机程序从远程计算机(例如服务器)传送到请求计算机(例如客户)。

连接1670包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件部件(例如驱动器、协议堆栈)，以使计算设备1600能够与外部设备通信。计算设备1600可以是分开的设备，例如其它计算设备、无线接入点或基站、以及诸如耳机、打印机或其它设备等外围设备。

连接1670能够包括多个不同类型的连接。概括地说，计算设备1600被示出为具有蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常指代由无线载波提供的蜂窝式网络连接，例如经由GSM(全球移动通信系统)或变体或派生物、CDMA(码分多址)或变体或派生物、TDM(时分复用)或变体或派生物，或者其它蜂窝业务标准所提供的蜂窝式网络连接。无线连接(或无线接口)1674指代非蜂窝式无线连接，并且可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)，或者其它无线通信。

外围连接1680包括硬件接口和连接器、以及软件部件(例如驱动器、协议堆栈)，以进行外围连接。可以理解的是，计算设备1600可以是至其它计算设备的外围设备(“至”1682)、以及具有连接到它的外围设备(“来自”1684)。计算设备1600通常具有用于连接到其它计算设备的“对接”连接器，以用于例如管理(例如，下载和/或上传、改变、同步)设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制例如影音或其它系统的内容输出的特定的外围设备。

除了专用对接连接器或其它专用连接硬件以外，计算设备1600可以经由常见或基于标准的连接器进行外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括微型显示接口(MDP)的显示接口、高清晰度多媒体接口(HDMI)、火线或其它类型。

在说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，而不一定包含在全部实施例中。“实施例”、“一个实施例”或“一些实施例”的多处出现不一定全都指代同一实施例。如果说明书陈述部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括。如果说明书或权利要求书提及“一”元件，那么这并非表示仅有一个元件。如果说明书或权利要求书提及“附加”元件，那么这并不排除存在多于一个附加元件。

此外，特定特征、结构、功能或特性可以以任何合适的方式结合到一个或多个实施例中。例如，第一实施例可以与第二实施例结合，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。

尽管结合本公开内容的特定实施例描述了本公开内容，但按照之前所述的，对于本领域普通技术人员来说，这种实施例的许多替换、修改和变化将是显而易见的。例如，例如动态RAM(DRAM)的其它存储器架构可以使用所论述的实施例。本公开内容的实施例旨在包含落入所附权利要求书的宽泛范围内的所有这种替代、修改或变化。

另外，为了图示或讨论简单，在所呈现的附图中可以显示或可以不显示与集成电路(IC)芯片或其它部件的公知的电源/接地连接，以免使本公开内容难以理解。此外，为了避免使本公开内容难以理解，并且还鉴于关于这种框图布置的实施方式的细节高度依赖要实施本公开内容的平台的事实(即，这种细节应该完全在本领域技术人员的见识内)，可以用框图的形式显示布置。在阐明了具体细节(例如电路)以描述本公开内容的示例性实施例的情况下，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节或者在这些具体细节发生改变的情况下实践本公开内容。因此，说明书被认为是说明性而非限制性的。

以下示例属于进一步的实施例。示例中的细节可以用在一个或多个实施例中的任何地方。也可以关于方法或过程来实施本文中所述装置的所有可选的特征。

例如，在一个实施例中，一种装置包括：电路，其用于响应于控制信号而为目标电路提供电源或接地电源；以及前馈滤波器，其用于接收数据并且根据所接收的数据生成控制信号。在一个实施例中，装置还包括反馈电路，反馈电路用于接收电源或接地电源作为输入并且根据电源或接地电源的电压电平来调整前馈滤波器的滤波系数。在一个实施例中，反馈电路包括：参考信号发生器；以及多个比较器，每一个比较器接收电源或接地电源作为输入并且接收来自参考信号发生器的对应的参考电压。

在一个实施例中，前馈滤波器是有限脉冲响应(FIR)滤波器。在一个实施例中，装置还包括：解码器，其用于将前馈滤波器的输出转换为经解码的输出；以及采样器，其用于对经解码的输出进行采样以生成控制信号。在一个实施例中，前馈滤波器、解码器、以及采样器具有与来自物理点的传播延迟大体上相等的传播延迟，在所述物理点处，数据由前馈滤波器接收并且被提供给目标电路作为输入。

在一个实施例中，目标电路是以下电路中的至少一种：与焊盘耦合的发送器；或与焊盘耦合的接收器。在一个实施例中，用于提供电源的电路包括可由控制信号控制的p型晶体管，p型晶体管用于在其端子的其中之一处接收输入电源，并且在其端子中的另一个端子处为目标电路提供电源。在一个实施例中，用于提供接地电源的电路包括可由控制信号控制的n型晶体管，n型晶体管在端子的其中之一处接收另一个接地电源，并且在其端子中的另一个端子处为目标电路提供接地电源，其中，与电源相比，到目标电路的接地电源的电压电平更接近另一个接地电源。

在另一个示例中，在一个实施例中，一种装置包括：p型晶体管，其用于响应于第一控制信号而为发送器提供电源；一个或多个加法器，其用于接收输入数据并且产生指示输入数据中的若干逻辑0、逻辑1、以及切换数据的输出；以及有限脉冲响应(FIR)滤波器，其与一个或多个加法器耦合，FIR滤波器用于根据一个或多个加法器的输出来生成第一控制信号。

在一个实施例中，装置还包括与FIR滤波器耦合的解码器，解码器用于对FIR的输出进行解码以用于生成第一控制信号。在一个实施例中，解码器是温度计解码器或二进制解码器中的一种。在一个实施例中，装置还包括一个或多个采样器，其用于对用于生成第一控制信号的解码器的输出进行采样。在一个实施例中，装置还包括反馈电路，所述反馈电路用于接收电源作为输入并且用于根据电源的电压电平来调整FIR滤波器的滤波系数。

在一个实施例中，反馈电路包括：参考信号发生器；以及多个比较器，每一个比较器接收电源作为输入并且接收来自参考信号发生器的对应的参考电压。在一个实施例中，装置还包括：n型晶体管，其用于响应于第二控制信号而为发送器提供接地电源；一个或多个加法器，其用于接收输入数据并且产生指示输入数据中的若干逻辑0、逻辑1、以及切换数据的输出；以及有限脉冲响应(FIR)滤波器，其与一个或多个加法器耦合，FIR滤波器用于根据一个或多个加法器的输出来生成第二控制信号。

在一个实施例中，装置还包括与FIR滤波器耦合的解码器，解码器用于对FIR的输出进行解码以用于生成第二控制信号。在一个实施例中，解码器是温度计解码器或二进制解码器中的一种。在一个实施例中，装置还包括一个或多个采样器，其用于对用于生成第二控制信号的解码器的输出进行采样。在一个实施例中，装置还包括反馈电路，其用于接收接地电源作为输入并且用于根据接地电源的电压电平来调整FIR滤波器的滤波系数。在一个实施例中，反馈电路包括：参考信号发生器；以及多个比较器，每一个比较器接收接地电源作为输入并且接收来自参考信号发生器的对应的参考电压。

在另一个示例中，在一个实施例中，一种系统包括：存储器单元；处理器，其与存储器单元耦合，处理器包括根据所描述的实施例的装置；以及无线接口，其用于允许处理器与另一个设备通信。在一个实施例中，系统还包括显示单元，所述显示单元用于显示由处理器处理的内容。在一个实施例中，显示单元是触摸屏。

在另一个示例中，一种方法包括：最初通过使用硬件和软件的组合来训练滤波系数；以及在系统操作期间通过使用搜索算法来训练滤波系数。在一个实施例中，搜索算法包括最小均方或最速下降中的至少一种。

在另一个示例中，在一个实施例中，一种装置包括：反馈电路，其包括：参考信号发生器；以及多个比较器，每一个比较器接收电源或接地电源作为输入并且接收来自参考信号发生器的对应的参考电压；以及前馈电路，其与反馈电路耦合，其中，来自多个比较器的至少一个比较器的输出用于调整前馈电路的系数。

在一个实施例中，反馈电路包括迟滞电路。在一个实施例中，前馈滤波器是以下滤波器中的一种：有限脉冲响应(FIR)滤波器；或无限脉冲响应(IIR)滤波器。在一个实施例中，反馈电路用于接收电源或接地电源作为输入并且用于根据电源或接地电源的电压电平来调整前馈滤波器的滤波系数。

提供了摘要从而允许读者确定本技术公开内容的本质和要旨。在理解该摘要不用于限制权利要求的范围或含义的情况下提交了摘要。所附权利要求书由此被并入到具体实施方式中，其中，每个权利要求自身都作为单独的实施例。

Claims (18)

1.一种用于电压调节器的装置，所述装置包括：

电路，其用于响应于控制信号而为目标电路提供电源或接地电源，所述目标电路具有用于接收I/O数据的第一输入；以及

前馈滤波器，其具有耦合到所述第一输入的第二输入，所述第二输入用于接收所述I/O数据，所述前馈滤波器用于根据所接收的数据生成所述控制信号，所述前馈滤波器用于根据以第一系数为因子的1的数量、以第二系数为因子的0的数量、以及以第三系数为因子的所述I/O数据的转变的数量来生成所述控制信号。

2.根据权利要求1所述的装置，其中，所述前馈滤波器用于基于一个或多个数据信号来生成所述控制信号，所述一个或多个数据信号通过所述目标电路来预测电流需求量。

3.根据权利要求1所述的装置，还包括反馈电路，其用于接收所述电源或所述接地电源作为输入，并且用于根据所述电源或所述接地电源的电压电平来调整所述前馈滤波器的滤波系数。

4.根据权利要求3所述的装置，其中，所述反馈电路包括：

参考信号发生器；以及

多个比较器，每一个比较器接收所述电源或所述接地电源作为输入并且接收来自所述参考信号发生器的对应的参考电压。

5.根据权利要求1所述的装置，其中，所述前馈滤波器是以下滤波器中的一种：

有限脉冲响应(FIR)滤波器；

无限脉冲响应(IIR)滤波器。

6.根据权利要求1所述的装置，还包括：

解码器，其用于将所述前馈滤波器的输出转换为经解码的输出；以及

采样器，其用于对所述经解码的输出进行采样以生成所述控制信号。

7.根据权利要求6所述的装置，其中，所述前馈滤波器、所述解码器、以及所述采样器具有与来自物理点的传播延迟大体上相等的传播延迟，在所述物理点处，数据由所述前馈滤波器接收并且被提供给所述目标电路作为输入。

8.根据权利要求1所述的装置，其中，所述目标电路是以下电路中的至少一种：

与焊盘耦合的发送器；

与焊盘耦合的接收器。

9.根据权利要求1所述的装置，其中，用于提供电源或接地电源的所述电路是用于提供电源的电路，所述电路还包括能够由所述控制信号控制的晶体管，所述晶体管用于在所述晶体管的端子的其中之一处接收输入电源，并且用于在所述晶体管的端子中的另一个端子处为所述目标电路提供所述电源。

10.根据权利要求1所述的装置，其中，用于提供电源或接地电源的所述电路是用于提供接地电源的电路，所述电路还包括能够由所述控制信号控制的晶体管，所述晶体管用于在所述晶体管的端子的其中之一处接收另一个接地电源，并且用于在所述晶体管的端子中的另一个端子处为所述目标电路提供所述接地电源，其中，与所述电源相比，至所述目标电路的所述接地电源的电压电平更接近所述另一个接地电源。

11.一种用于电压调节器的装置，所述装置包括：

晶体管，其用于响应于第一控制信号而为发送器提供电源；

一个或多个加法器，其用于接收要由所述发送器驱动的输入I/O数据；以及

有限脉冲响应(FIR)滤波器，其与所述一个或多个加法器耦合，所述FIR滤波器用于生成所述第一控制信号。

12.根据权利要求11所述的装置，还包括反馈电路，其用于接收所述电源作为其输入，所述反馈电路用于根据所述电源的电压电平来调整所述FIR滤波器的滤波系数。

13.根据权利要求12所述的装置，其中，所述反馈电路包括：

参考信号发生器；以及

多个比较器，每一个比较器接收所述电源作为其输入并且接收来自所述参考信号发生器的对应的参考电压。

14.根据权利要求11所述的装置，还包括：

晶体管，其用于响应于第二控制信号而为所述发送器提供接地电源；

第二加法器，其用于接收要由所述发送器驱动的所述输入数据；以及

第二有限脉冲响应(FIR)滤波器，其与所述第二加法器耦合，所述FIR滤波器用于生成所述第二控制信号。

15.根据权利要求14所述的装置，还包括反馈电路，其用于接收所述接地电源作为其输入并且用于根据所述接地电源的电压电平来调整所述FIR滤波器的滤波系数。

16.根据权利要求15所述的装置，其中，所述反馈电路包括：

参考信号发生器；以及

多个比较器，每一个比较器接收所述接地电源作为其输入并且接收来自所述参考信号发生器的对应的参考电压。

17.一种包括处理器的系统，包括：

存储器单元；

所述处理器，其与所述存储器单元耦合，所述处理器包括根据权利要求1到10之一所述的装置；以及

无线接口，其用于允许所述处理器与另一个设备通信。

18.一种包括处理器的系统，包括：

存储器单元；

所述处理器，其与所述存储器单元耦合，所述处理器包括根据权利要求11到16之一所述的装置；以及

无线接口，其用于允许所述处理器与另一个设备通信。