JP5706007B2 - オンチップ電圧調整器を有する半導体デバイス - Google Patents
オンチップ電圧調整器を有する半導体デバイス Download PDFInfo
- Publication number
- JP5706007B2 JP5706007B2 JP2013555639A JP2013555639A JP5706007B2 JP 5706007 B2 JP5706007 B2 JP 5706007B2 JP 2013555639 A JP2013555639 A JP 2013555639A JP 2013555639 A JP2013555639 A JP 2013555639A JP 5706007 B2 JP5706007 B2 JP 5706007B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- semiconductor device
- power switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
チセットロジック850は、50mV指令をオンまたはオフにされるべき電力スイッチの適切な数に変換する。再び増加される場合、100mV用の電力スイッチの設定値が検索され、電力スイッチアレイ315に出力され得る。したがって、被制御電圧(Vvss/Vvdd)は所望の量だけ増分または減分される。
105 回路
110 コントローラ
115 電力スイッチアレイ、電力スイッチマトリックス
120 接地バス
125 電力バス
200 半導体デバイス
205 回路
210 コントローラ
215 電力スイッチアレイ、電力スイッチマトリックス
220 接地バス
225 電力バス
300 半導体デバイス
305 回路/DUT
310 コントローラ
315 電力スイッチアレイ
320 接地バス
322 仮想基準Vvss
325 供給バス
330 モニタ
335 制御ユニット
340 クロック発生器
350 コマンドユニット
410 パルス発生器
412 検出パルス信号
414 検出クロック信号
420 遅延合成器
422 スタティックロジック
424 ダイナミックロジック
426 ワイヤステージ
428 ワイヤステージ
430 整合MUX回路
440 遅延比較器
441 Dフリップフロップ
442 バッファ
443 Dフリップフロップ
444 バッファ
445 Dフリップフロップ
450 デコーダ
610 遅延
620 遅延
810 電力スイッチセットポイントロジック
820 オフセットロジック
830 比較ロジック
840 ステップスケーリングロジック
850 電力スイッチセットロジック、電力スイッチ出力ロジック
855 内部フィードバックループ
910 回路の目標電圧およびクロック周波数を確立すること
920 回路のクリティカルパスをシミュレートすること
930 シミュレートされたクリティカルパスの出力に基づいて電圧調整信号を出力すること
940 電力スイッチアレイの設定値を制御することにより、電圧調整信号に基づいて仮想電圧を調整すること
1000 ワイヤレス通信システム
1020 リモートユニット
1025 半導体デバイス
1030 リモートユニット
1035 半導体デバイス
1040 基地局
1050 リモートユニット
1055 半導体デバイス
1080 順方向リンク信号
1090 逆方向リンク信号
Claims (48)
- 接地バスと電力バスとの間に位置する回路と、
前記回路と前記接地バスまたは前記電力バスのうちの1つとの間に位置して前記回路にかかる仮想電圧を生成する電力スイッチアレイと、
前記接地バスと前記電力バスとの間に位置するモニタであって、前記回路にかかる電圧を測定し、前記回路にかかる測定された電圧からのフィードバックに基づいて、電圧調整信号を出力するように構成されたモニタと、
前記電圧調整信号を受信し、前記電力スイッチアレイに制御信号を出力して前記仮想電圧を制御するように構成されたコントローラと
を備え、
前記コントローラは、目標電圧を示すモード信号を受信するように構成され、
前記コントローラはさらに、
前記目標電圧を電圧指令信号と比較し電圧差分信号を出力するように構成された比較ロジックと、
前記電圧差分信号を前記電圧指令信号および前記電力スイッチアレイ内の個別のスイッチの設定値に変換するように構成された電力スイッチ出力ロジックと
を備える、半導体デバイス。 - 前記モニタが、
前記回路のクリティカルパスをシミュレートするように構成された遅延合成器
をさらに備える、請求項1に記載の半導体デバイス。 - 前記遅延合成器が前記仮想電圧に結合された、請求項2に記載の半導体デバイス。
- 前記モニタが、
前記遅延合成器内のプログラマブルマルチプレクサの遅延を補償するように構成された整合MUX回路
をさらに備える、請求項2に記載の半導体デバイス。 - 前記モニタが、
前記遅延合成器の出力と整合MUX回路の出力とを比較し、前記比較に基づいて前記電圧調整信号を発生させるように構成された遅延比較器
をさらに備える、請求項4に記載の半導体デバイス。 - 前記電圧調整信号が、アップ信号、ダウン信号、および何もしない信号を含む、請求項1に記載の半導体デバイス。
- 前記電力スイッチアレイが、前記回路と前記接地バスとの間に位置するフットスイッチアレイ、または前記回路と前記電力バスとの間に位置するヘッドスイッチアレイのうちの少なくとも1つである、請求項1に記載の半導体デバイス。
- 前記半導体デバイスが、少なくとも1つの半導体ダイに組み込まれた、請求項1に記載の半導体デバイス。
- 前記半導体デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項1に記載の半導体デバイス。
- 前記モード信号が、スリープモード、完全覚醒モードまたは中間モードのうちの少なくとも1つを識別する、請求項1に記載の半導体デバイス。
- 前記目標電圧が、前記電力スイッチアレイ用のセットポイントとして使用される、請求項1に記載の半導体デバイス。
- 前記コントローラが、
前記モード信号を前記電力スイッチアレイ用の前記セットポイントに変換するように構成された電力スイッチセットポイントロジック
をさらに備える、請求項11に記載の半導体デバイス。 - 前記コントローラが、
前記モニタから前記電圧調整信号を受信し、前記電圧調整信号に基づいて前記目標電圧に対するオフセットを生成するように構成されたオフセットロジック
をさらに備える、請求項1に記載の半導体デバイス。 - 前記オフセットロジックが、前記モード信号を受信するようにさらに構成された、請求項13に記載の半導体デバイス。
- 前記モード信号が、すべての電力スイッチがオンまたはオフにされるべきことを示した場合、前記オフセットロジックが使用不可にされる、請求項14に記載の半導体デバイス。
- 前記コントローラが、
前記電圧差分信号の変化量を示すステップ信号を受信するように構成されたステップスケーリングロジック
をさらに備える、請求項1に記載の半導体デバイス。 - 前記コントローラが、
前記モニタから前記電圧調整信号を受信し、前記電圧調整信号に基づいて前記目標電圧に対するオフセットを生成するように構成されたオフセットロジック
をさらに備える、請求項1に記載の半導体デバイス。 - 前記比較ロジックが、前記オフセットを受信し、前記オフセットに基づいて前記電圧差分信号を調整するようにさらに構成された、請求項17に記載の半導体デバイス。
- 接地バスと電力バスとの間に位置する回路、および、前記回路と前記接地バスまたは前記電力バスのうちの1つとの間に位置して前記回路にかかる仮想電圧を生成する電力スイッチアレイを有する半導体デバイス内の電圧を制御する方法であって、
目標電圧を示す受け取ったモード信号に基づき前記目標電圧を確立し、前記回路のクロック周波数を確立するステップと、
前記回路にかかる電圧を測定するステップと、
前記回路にかかる測定された電圧からのフィードバックに基づいて電圧調整信号を出力するステップと、
前記電力スイッチアレイの設定値を制御することにより、前記電圧調整信号に基づいて前記仮想電圧を調整するステップと、
前記目標電圧を電圧指令信号と比較し、電圧差分信号を出力するステップと、
前記電圧差分信号を前記電圧指令信号および前記電力スイッチアレイ内の個別のスイッチの設定値に変換するステップと
を備える、方法。 - 前記回路のクリティカルパスをシミュレートするステップをさらに備え、前記クリティカルパスをシミュレートするステップが、遅延合成器内の制御ビットを設定することにより、前記クリティカルパスの遅延をシミュレートして遅延出力を生成するステップを備える、請求項19に記載の方法。
- 前記遅延合成器内のプログラマブルマルチプレクサの遅延を補償して補償出力を生成するステップ
をさらに備える、請求項20に記載の方法。 - 前記遅延出力と前記補償出力とを比較するステップと、
前記比較に基づいて前記電圧調整信号を発生させるステップと
をさらに備える、請求項21に記載の方法。 - 前記電圧調整信号を発生させるステップが、アップ信号、ダウン信号、および何もしない信号を発生させるステップを含む、請求項22に記載の方法。
- 前記アップ信号または前記ダウン信号に基づいて前記仮想電圧を増分的に変化させるステップ
をさらに備える、請求項23に記載の方法。 - 前記目標電圧を確立するステップが、スリープモード、完全覚醒モードまたは中間モードのうちの1つを含むモード信号を受信するステップを含む、請求項19に記載の方法。
- 前記モード信号を前記電力スイッチアレイ用のセットポイントに変換するステップ
をさらに備える、請求項25に記載の方法。 - 前記仮想電圧を調整するステップが、
ステップサイズ信号に基づいて前記仮想電圧の変化量をスケーリングするステップ
をさらに備える、請求項19に記載の方法。 - 接地バスと電力バスとの間に位置する回路、および、前記回路と前記接地バスまたは前記電力バスのうちの1つとの間に位置して前記回路にかかる仮想電圧を生成する電力スイッチアレイを有する半導体デバイス内の電圧を制御する方法であって、
目標電圧を示す受け取ったモード信号に基づき前記目標電圧を確立するためのステップと、
前記回路のクロック周波数を確立するためのステップと、
前記回路にかかる電圧を測定するためのステップと、
前記回路にかかる測定された電圧からのフィードバックに基づいて電圧調整信号を出力するためのステップと、
前記電力スイッチアレイの設定値を制御することにより、前記電圧調整信号に基づいて前記仮想電圧を調整するためのステップと、
前記目標電圧を電圧指令信号と比較し、電圧差分信号を出力するためのステップと、
前記電圧差分信号を前記電圧指令信号および前記電力スイッチアレイ内の個別のスイッチの設定値に変換するためのステップと
を備える、方法。 - 前記回路のクリティカルパスをシミュレートするためのステップをさらに備え、前記クリティカルパスをシミュレートするためのステップが、遅延合成器内の制御ビットを設定することにより、前記クリティカルパスの遅延をシミュレートして遅延出力を生成するステップを備える、請求項28に記載の方法。
- 前記遅延合成器内のプログラマブルマルチプレクサの遅延を補償して補償出力を生成するためのステップ
をさらに備える、請求項29に記載の方法。 - 前記遅延出力と前記補償出力とを比較するためのステップと、
前記比較に基づいて前記電圧調整信号を発生させるためのステップと
をさらに備える、請求項30に記載の方法。 - 前記電圧調整信号を発生させるための前記ステップが、アップ信号、ダウン信号、および何もしない信号を発生させるステップを含む、請求項31に記載の方法。
- 前記アップ信号または前記ダウン信号に基づいて前記仮想電圧を増分的に変化させるためのステップ
をさらに備える、請求項32に記載の方法。 - 前記目標電圧を確立するための前記ステップが、スリープモード、完全覚醒モードまたは中間モードのうちの1つを含むモード信号を受信するステップを含む、請求項28に記載の方法。
- 前記モード信号を前記電力スイッチアレイ用のセットポイントに変換するためのステップ
をさらに備える、請求項34に記載の方法。 - 前記仮想電圧を調整するための前記ステップが、
ステップサイズ信号に基づいて前記仮想電圧の変化量をスケーリングするためのステップ
をさらに備える、請求項28に記載の方法。 - 接地バスと電力バスとの間に位置する回路、および、前記回路と前記接地バスまたは前記電力バスのうちの1つとの間に位置して前記回路にかかる仮想電圧を生成する電力スイッチアレイを有する半導体デバイスであって、
目標電圧を示す受け取ったモード信号に基づき前記目標電圧を確立するための手段と、
前記回路のクロック周波数を確立するための手段と、
前記回路にかかる電圧を測定するための手段と、
前記回路にかかる測定された電圧からのフィードバックに基づいて電圧調整信号を出力するための手段と、
前記電力スイッチアレイの設定値を制御することにより、前記電圧調整信号に基づいて前記仮想電圧を調整するための手段と、
前記目標電圧を電圧指令信号と比較し、電圧差分信号を出力するための手段と、
前記電圧差分信号を前記電圧指令信号および前記電力スイッチアレイ内の個別のスイッチの設定値に変換するための手段と
を備える、半導体デバイス。 - 前記回路のクリティカルパスをシミュレートするための手段をさらに備え、前記クリティカルパスをシミュレートするための前記手段が、遅延合成器内の制御ビットを設定することにより、前記クリティカルパスの遅延をシミュレートして遅延出力を生成するための手段を備える、請求項37に記載の半導体デバイス。
- 前記遅延合成器内のプログラマブルマルチプレクサの遅延を補償して補償出力を生成するための手段
をさらに備える、請求項38に記載の半導体デバイス。 - 前記遅延出力と前記補償出力とを比較するための手段と、
前記比較に基づいて前記電圧調整信号を発生させるための手段と
をさらに備える、請求項39に記載の半導体デバイス。 - 前記電圧調整信号を発生させるための前記手段が、アップ信号、ダウン信号、および何もしない信号を発生させるための手段を含む、請求項40に記載の半導体デバイス。
- 前記アップ信号または前記ダウン信号に基づいて前記仮想電圧を増分的に変化させるための手段
をさらに備える、請求項41に記載の半導体デバイス。 - 前記目標電圧を確立するための前記手段が、スリープモード、完全覚醒モードまたは中間モードのうちの1つを含むモード信号を受信するための手段を含む、請求項37に記載の半導体デバイス。
- 前記モード信号を前記電力スイッチアレイ用のセットポイントに変換するための手段
をさらに備える、請求項43に記載の半導体デバイス。 - 前記仮想電圧を調整するための前記手段が、
ステップサイズ信号に基づいて前記仮想電圧の変化量をスケーリングするための手段
をさらに備える、請求項37に記載の半導体デバイス。 - 前記半導体デバイスが、少なくとも1つの半導体ダイに組み込まれた、請求項37に記載の半導体デバイス。
- 前記半導体デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項37に記載の半導体デバイス。
- 前記フィードバックが前記回路にかかる測定された電圧が進んでいるか遅れているかを示すように構成される請求項1に記載の半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/034,845 US8760217B2 (en) | 2011-02-25 | 2011-02-25 | Semiconductor device having on-chip voltage regulator |
US13/034,845 | 2011-02-25 | ||
PCT/US2012/026828 WO2012116374A2 (en) | 2011-02-25 | 2012-02-27 | Semiconductor device having on-chip voltage regulator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014509018A JP2014509018A (ja) | 2014-04-10 |
JP2014509018A5 JP2014509018A5 (ja) | 2014-08-21 |
JP5706007B2 true JP5706007B2 (ja) | 2015-04-22 |
Family
ID=45998631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013555639A Active JP5706007B2 (ja) | 2011-02-25 | 2012-02-27 | オンチップ電圧調整器を有する半導体デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US8760217B2 (ja) |
EP (1) | EP2678755A2 (ja) |
JP (1) | JP5706007B2 (ja) |
KR (1) | KR101528838B1 (ja) |
CN (1) | CN103477303B (ja) |
WO (1) | WO2012116374A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8659972B2 (en) * | 2011-09-12 | 2014-02-25 | Qualcomm Incorporated | Adaptive read wordline voltage boosting apparatus and method for multi-port SRAM |
US8984308B2 (en) | 2012-12-03 | 2015-03-17 | Qualcomm Incorporated | System and method of adaptive voltage scaling |
US9484917B2 (en) * | 2012-12-18 | 2016-11-01 | Intel Corporation | Digital clamp for state retention |
US9557355B2 (en) * | 2013-03-05 | 2017-01-31 | Texas Instruments Incorporated | Detecting power supply sag in an integrated circuit |
US9087168B2 (en) * | 2013-06-19 | 2015-07-21 | International Business Machines Corporation | Optimizing operating range of an electronic circuit |
US8988140B2 (en) * | 2013-06-28 | 2015-03-24 | International Business Machines Corporation | Real-time adaptive voltage control of logic blocks |
CN105683846B (zh) | 2013-08-29 | 2018-11-16 | 格罗方德半导体公司 | 用于电压调节器的通栅强度校准技术 |
CN110109736B (zh) | 2013-12-09 | 2023-03-07 | 超威半导体公司 | 3d芯片系统中的电压下降缓解 |
CN104714584B (zh) | 2013-12-13 | 2016-04-06 | 芯视达系统公司 | 具有多输出范围的电压调节器及其控制方法 |
US9231591B1 (en) * | 2014-12-12 | 2016-01-05 | Xilinx, Inc. | Dynamic voltage scaling in programmable integrated circuits |
US9934341B2 (en) * | 2015-11-11 | 2018-04-03 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
GB2545458A (en) * | 2015-12-17 | 2017-06-21 | Minima Processor Oy | A system and a method for controlling operating voltage |
US10372184B2 (en) * | 2016-06-28 | 2019-08-06 | Renesas Electronics America Inc. | Method and apparatus for implementing power modes in microcontrollers using power profiles |
US10007310B2 (en) * | 2016-07-08 | 2018-06-26 | Qualcomm Incorporated | Circuits and methods providing calibration for temperature mitigation in a computing device |
US10191124B2 (en) * | 2016-08-26 | 2019-01-29 | Sii Semiconductor Corporation | Sensor circuit |
JP6883482B2 (ja) * | 2016-08-26 | 2021-06-09 | エイブリック株式会社 | センサ回路 |
US10069409B2 (en) | 2016-09-13 | 2018-09-04 | International Business Machines Corporation | Distributed voltage regulation system for mitigating the effects of IR-drop |
JP6764299B2 (ja) | 2016-09-30 | 2020-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10033270B2 (en) | 2016-10-26 | 2018-07-24 | International Business Machines Corporation | Dynamic voltage regulation |
CN108873759B (zh) * | 2017-05-10 | 2021-05-28 | 腾讯科技(深圳)有限公司 | 一种电路、电路保护方法及电子设备 |
CN107911923B (zh) * | 2017-11-16 | 2023-04-21 | 欧普照明股份有限公司 | 调光控制器的调光输出方法及调光控制器 |
CN111208860A (zh) * | 2018-11-21 | 2020-05-29 | 英业达科技有限公司 | 自动化电源供应系统及自动化电源供应系统的操作方法 |
US11128287B1 (en) | 2020-03-23 | 2021-09-21 | Analog Devices, Inc. | Comparator with configurable operating modes |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
US20020112193A1 (en) | 2001-02-09 | 2002-08-15 | International Business Machines Corporation | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile |
US6842046B2 (en) | 2002-01-31 | 2005-01-11 | Fujitsu Limited | Low-to-high voltage conversion method and system |
JP2005523510A (ja) | 2002-04-19 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロプロセッサおよびその電力を管理する方法 |
US7091766B2 (en) | 2002-07-11 | 2006-08-15 | Texas Instruments Incorporated | Retention register for system-transparent state retention |
US6779163B2 (en) | 2002-09-25 | 2004-08-17 | International Business Machines Corporation | Voltage island design planning |
US6820240B2 (en) | 2002-09-25 | 2004-11-16 | International Business Machines Corporation | Voltage island chip implementation |
US20040130387A1 (en) | 2003-01-06 | 2004-07-08 | Andrew Marshall | Logic circuitry with reduced standby leakage using charge pumped switches |
US7583555B2 (en) | 2003-04-11 | 2009-09-01 | Qualcomm Incorporated | Robust and Efficient dynamic voltage scaling for portable devices |
US7061820B2 (en) | 2003-08-27 | 2006-06-13 | Texas Instruments Incorporated | Voltage keeping scheme for low-leakage memory devices |
US7279926B2 (en) * | 2004-05-27 | 2007-10-09 | Qualcomm Incoporated | Headswitch and footswitch circuitry for power management |
CN101006397A (zh) | 2004-06-15 | 2007-07-25 | 皇家飞利浦电子股份有限公司 | 用于性能参数的二进制控制的控制方案 |
JP4542978B2 (ja) * | 2005-10-27 | 2010-09-15 | パナソニック株式会社 | 電源電圧制御装置 |
US7417482B2 (en) | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
KR100854503B1 (ko) * | 2007-02-27 | 2008-08-26 | 삼성전자주식회사 | 내부 전압 발생기 |
US7737720B2 (en) * | 2007-05-03 | 2010-06-15 | Arm Limited | Virtual power rail modulation within an integrated circuit |
US7868479B2 (en) * | 2007-06-27 | 2011-01-11 | Qualcomm Incorporated | Power gating for multimedia processing power management |
US7898278B2 (en) * | 2007-11-05 | 2011-03-01 | Arm Limited | Power control circuitry, circuitry for analysing a switched power rail, and method of controlling connection of a power source to a switched power rail |
-
2011
- 2011-02-25 US US13/034,845 patent/US8760217B2/en active Active
-
2012
- 2012-02-27 JP JP2013555639A patent/JP5706007B2/ja active Active
- 2012-02-27 EP EP12716116.4A patent/EP2678755A2/en not_active Ceased
- 2012-02-27 KR KR1020137025311A patent/KR101528838B1/ko active IP Right Grant
- 2012-02-27 CN CN201280014530.0A patent/CN103477303B/zh active Active
- 2012-02-27 WO PCT/US2012/026828 patent/WO2012116374A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN103477303B (zh) | 2016-09-28 |
CN103477303A (zh) | 2013-12-25 |
WO2012116374A2 (en) | 2012-08-30 |
KR20130131448A (ko) | 2013-12-03 |
WO2012116374A3 (en) | 2013-05-02 |
KR101528838B1 (ko) | 2015-06-15 |
US8760217B2 (en) | 2014-06-24 |
US20120218005A1 (en) | 2012-08-30 |
JP2014509018A (ja) | 2014-04-10 |
EP2678755A2 (en) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5706007B2 (ja) | オンチップ電圧調整器を有する半導体デバイス | |
US7417482B2 (en) | Adaptive voltage scaling for an electronics device | |
US7948263B2 (en) | Power gating circuit and integrated circuit including same | |
US8476930B2 (en) | Level shifter with embedded logic and low minimum voltage | |
JP4825291B2 (ja) | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 | |
JP2007123987A (ja) | Zqキャリブレーション回路及びこれを備えた半導体装置 | |
CN108027625B (zh) | 用于减小低压差电压调节器余量的漏电流供应电路 | |
US8405371B2 (en) | Voltage regulator with ripple compensation | |
US8456140B2 (en) | Power control apparatus and method for controlling a supply voltage for an associated circuit | |
US10262985B2 (en) | Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits | |
KR20140007651A (ko) | 파워 게이팅 회로 | |
US20160065190A1 (en) | Clock gated flip-flop | |
JP4280640B2 (ja) | ディジタル処理コンポーネントの給電レベルを調節するシステム及びこれを動作させる方法 | |
JP4806417B2 (ja) | 論理ブロック制御システム及び論理ブロック制御方法 | |
US8841930B1 (en) | Leakage calibration | |
KR101869752B1 (ko) | 반도체 장치 | |
US20170288660A1 (en) | Ultra-Low Quiescent Current Multi-Function Switching Circuit and Method for Connecting a Voltage Source to an Output Load with Deep Sleep Capability | |
KR102629920B1 (ko) | 전력 게이트 램프-업 제어 장치 및 방법 | |
KR20120063176A (ko) | 임계 전압 스케일링 또는 스택 구조의 트랜지스터를 이용한 저전력 래치 장치 | |
JP5541143B2 (ja) | 半導体装置 | |
CN114144742A (zh) | 跨域功率控制电路 | |
US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
US8896148B2 (en) | Use of auxiliary currents for voltage regulation | |
JP2011123546A (ja) | 集積回路装置、電子機器及び調整電圧の制御方法 | |
KR20110072827A (ko) | 오실레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140707 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140804 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |