JP6883482B2

JP6883482B2 - センサ回路

Info

Publication number: JP6883482B2
Application number: JP2017132422A
Authority: JP
Inventors: 友生挽地; 稔有山; 宏伯矢野
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2016-08-26
Filing date: 2017-07-06
Publication date: 2021-06-09
Anticipated expiration: 2037-07-06
Also published as: JP2018036252A; TW201807417A; KR20180023852A; TWI701444B; KR102303877B1

Description

本発明は、センサ回路に関し、特にテスト回路を有するセンサ回路に関する。

従来から様々な物理量を検出するセンサ回路が電子機器に搭載され活用されている。センサ回路は、電源端子、接地端子、出力端子の三端子のパッケージに搭載されることがある。このように端子数が少ないパッケージに搭載されたセンサ回路は、テストモードへ切り替えるための専用端子を設けることが出来ない場合が多い。このため、端子数の少ないセンサ回路では、出力端子をテスト端子として兼用している。

従来のセンサ回路は、検出部の出力信号の電位レベルを出力する第１の反転部と、検出部の出力信号の電位レベルを反転して出力端子に出力する第２の反転部と、第１の反転部の電位レベルと第２の反転部の電位レベルに応じてテストモードに切り替えるモード切替え回路を備えている。そして、出力端子から強制的に電圧を入力することによって、モード切替え回路は、通常起こりえない電位状態（同電位）を検出しテストモードに切り替えている（例えば、特許文献１参照）。

特開２００９−３１２２５号公報

しかしながら、従来の磁気センサ回路は、出力端子から重畳したノイズ等の意図しない外部入力に対し、テストモードに誤って切り替わってしまう可能性があった。また、出力端子の負荷容量が大きい場合にも、検出結果に応じた通常の出力端子の電位レベルの変化が遅延することにより、意図せずテストモードに切り替わってしまう可能性があった。

本発明のセンサ回路は、物理量検出部へ間欠動作を制御するための制御信号を出力し、休止期間にサンプリング信号を出力するクロック発生回路と、出力端子の電位を検出して検出信号を出力する電位検出回路と、検出信号をサンプリング信号に基づきサンプリングしたデータに所定の信号パターンを検出するとクロック発生回路をテストモードに切替えるモード切替信号を出力するクロック制御回路を備えることを特徴とする。

本発明のセンサ回路によれば、テストモードに誤って切り替わってしまう可能性が低く、安定した動作が可能である。

第１の実施形態のセンサ回路のブロック図である。第１の実施形態のセンサ回路の動作を示すタイミング図である。第２の実施形態のセンサ回路のブロック図である。第２の実施形態のセンサ回路の動作を示すタイミング図である。第３の実施形態のセンサ回路のブロック図である。第３の実施形態のセンサ回路の動作を示すタイミング図である。第４の実施形態のセンサ回路のブロック図である。第４の実施形態のセンサ回路の動作を示すタイミング図である。

以下、本発明のセンサ回路について、ホール素子の出力電圧を基準電圧と比較した結果を２値出力する磁気スイッチを例に説明する。
＜第１の実施形態＞
図１は、第１の実施形態のセンサ回路１００のブロック図である。
第１の実施形態のセンサ回路１００は、物理量検出部１０と、クロック発生回路２０と、出力ドライバ３０と、電位検出回路４０と、クロック制御回路５０とで構成されている。

物理量検出部１０は、印加される物理量に応じて２つの異なる電位レベルの物理量検出信号１２を出力する。
出力ドライバ３０は、入力が物理量検出部１０の出力に接続され、出力が出力端子３１に接続される。出力ドライバ３０は、物理量検出部１０の物理量検出信号１２を反転して、出力端子３１にセンサ回路１００の出力論理信号３２を出力する。

電位検出回路４０は、入力が出力端子３１に接続され、出力端子３１の電位に基づいて２値の電位検出信号４１を出力する。
クロック発生回路２０は、物理量検出部１０に検出動作を制御するための制御信号２１を出力し、休止期間においてクロック制御回路５０にサンプリング信号２２を出力する。
クロック制御回路５０は、電位検出信号４１とサンプリング信号２２と物理量検出信号１２が入力され、クロック発生回路２０にモード切替信号５１を出力する。

物理量検出部１０は、Ｓ極またはＮ極の磁界を検出する磁気スイッチであり、外部から印加された磁束密度の大小に応じて物理量検出信号１２の電位レベルを切り替える。また、物理量検出部１０は、制御信号２１に応じて物理量の検出・解除動作を行う動作期間と、内部回路の動作電流の大部分を遮断する休止期間とを有する間欠駆動を行う。

クロック制御回路５０は、サンプリング信号２２に同期して電位検出信号４１をサンプリングし、シフトレジスタなどにそのデータを保持する。クロック制御回路５０は、電位検出信号４１から所定の信号パターン（ここでは、ＬＨＨＬ、ＨＬＬＨとする）が得られた場合に、モード切替信号５１をテストモードに対応するレベルに切り替える。また、クロック制御回路５０は、物理量検出信号１２が変化すると、モード切替信号５１を通常モードに対応するレベルに切り替える。

物理量検出部１０は、例えば、以下に示す動作をするように構成されている。
物理量検出部１０は、制御信号２１がＨレベルのときに動作期間になり、ホール素子の出力電圧を基準電圧と比較し、制御信号２１がＬレベルのときに休止期間になり、印加された磁束密度が所定の値より小さいとＬレベル、所定の値より大きいとＨレベルの物理量検出信号１２を出力する。

出力ドライバ３０は、例えば、ＣＭＯＳドライバが用いられる。出力ドライバ３０は、印加される物理量が小さいとき、例えば、入力である物理量検出信号１２がＬレベルのとき、ＮｃｈドライバがオフしＰｃｈドライバがオンして、Ｈレベルの出力論理信号３２を出力端子３１に出力する。印加される物理量が大きいとき、例えば、入力である物理量検出信号１２がＨレベルのとき、ＮｃｈドライバがオンしＰｃｈドライバがオフして、Ｌレベルの出力論理信号３２を出力端子３１に出力する。

電位検出回路４０は、例えば、シュミットトリガ回路や、差動対と基準電圧回路によるコンパレータ等で構成される。電位検出回路４０は、出力端子３１の電位がＨレベルのときにＨレベルの電位検出信号４１を出力し、出力端子３１の電位がＬレベルのときにＬレベルの電位検出信号４１を出力する。

次に、第１の実施形態のセンサ回路１００の動作について説明する。
図２は、第１の実施形態のセンサ回路１００の動作を示すタイミング図である。
図２において、センサ回路１００に印加される磁束密度をＢｉｎ、物理量検出信号１２の電圧をＶ１２、出力端子３１の電圧をＶ３１、電位検出信号４１の電圧をＶ４１、制御信号２１の電圧をＶ２１、サンプリング信号２２の電圧をＶ２２、動作周期制御信号５１の電圧をＶ５１、とする。また、物理量検出部１０が物理量を検出する閾値をＢＯＰ、検出を解除する閾値をＢＲＰ、とする。

センサ回路１００には、タイミング図に示すような磁束密度Ｂｉｎが印加される。磁束密度Ｂｉｎは、時刻ｔ０以前では閾値ＢＲＰより低いので、物理量検出信号１２はＬレベル、出力端子３１及び電位検出信号４１の電圧はＨレベルである。

センサ回路１００は、時刻ｔ１までは通常動作時の休止期間であり、動作周期制御信号５１はＬレベルを維持して、クロック発生回路２０からサンプリング信号２２が出力される。時刻ｔ１前までのサンプリング信号２２において、クロック制御回路５０は、電位検出信号４１のＨレベルを連続して保持しているので、通常動作（動作周期制御信号５１はＬレベル）を維持する。ここで、クロック制御回路５０は、サンプリング信号２２の立ち上がりエッジで電位検出信号４１の電位を読み込むものとする。

センサ回路１００は、時刻ｔ１から時刻ｔ２の間は通常動作時の動作期間であり、クロック発生回路２０は制御信号２１をＨレベルにする。物理量検出部１０は、動作期間中に磁束密度Ｂｉｎが閾値ＢＯＰより高いことを検出して信号処理を行い、制御信号２１がＬレベルになったときに物理量検出信号１２をＨレベルにする。それに応じて、出力端子３１及び電位検出信号４１の電圧はＬレベルになる。そして、センサ回路１００は、再び通常動作時の休止期間になり、動作周期制御信号５１はＬレベルを維持して、クロック発生回路２０からサンプリング信号２２が出力される。

クロック制御回路５０は、時刻ｔ３において、サンプリング信号２２によって電位検出信号４１のＬレベルを読み込む。
ここで、時刻ｔ４から時刻ｔ７において、出力端子３１に外部から強制的にＨレベルを入力されると、クロック制御回路５０は、時刻ｔ５、ｔ６において、サンプリング信号２２によって電位検出信号４１のＨレベルを読み込み、更に、時刻ｔ８において、サンプリング信号２２によって電位検出信号４１のＬレベルを読み込む。

従って、クロック制御回路５０は、入力された信号パターンがＬＨＨＬのレベルになるので、時刻ｔ８から時刻ｔ９の間においてテストモード入力信号であると判断し、通常動作からテストモードに切替え、Ｈレベルの動作周期制御信号５１を出力する。

センサ回路１００は、時刻ｔ１０までテストモードを維持した後、磁束密度Ｂｉｎが解除閾値ＢＲＰ以下となったことを物理量検出部１０が検出すると、物理量検出信号１２がＬレベルに変化する。クロック制御回路５０は、物理量検出信号１２がＬレベルに変化したことを受けて、テストモードから通常動作に切替え、Ｌレベルの動作周期制御信号５１を出力する。

以上説明したように、本実施形態のセンサ回路１００は、通常動作時の休止期間において、出力端子３１に外部から強制的に所定の信号パターンを有する電圧を入力して、それを検出することで通常動作からテストモードに切替え、物理量検出信号１２のレベルが変化したことを受けて、テストモードから通常動作に切替える構成とした。従って、本実施形態のセンサ回路１００は、テストモードに誤って切り替わってしまう可能性が低く、安定した動作が可能である。

なお、図２のタイミング図では、磁束密度Ｂｉｎが検出閾値ＢＯＰより高い状態からテストモードに切替える説明をしたが、磁束密度Ｂｉｎが解除閾値ＢＲＰより低い状態からテストモードに切替える場合でも同様である。この場合は、出力端子３１を強制的にＬレベルの電位にして、信号パターンをＨＬＬＨとすることで、クロック制御回路５０はテストモード入力信号であると判断し、通常動作からテストモードに切替えることが出来る。
また、信号パターンをＬＨＨＬやＨＬＬＨとして説明したが、これに限らず、更に複雑な信号パターンや短い信号パターンであっても良い。

＜第２の実施形態＞
図３は、第２の実施形態のセンサ回路２００のブロック図である。第２の実施形態のセンサ回路２００は、図１のセンサ回路１００に追加してタイムアウト時間を計数するカウンタ６０を備えた。また、クロック制御回路５０は、カウンタ６０が出力するタイムアウト信号６１を受ける構成とした。その他の構成については、図１のセンサ回路１００と同一であるため、同一の構成要素には同一の符号を付し、説明は省略する。

カウンタ６０は、電位検出回路４０から出力される電位検出信号４１が入力され、クロック制御回路５０にタイムアウト信号６１を出力する。クロック制御回路５０は、Ｈレベルのタイムアウト信号６１を受けると、サンプリング信号２２をマスクする。

次に、第２の実施形態のセンサ回路２００の動作について説明する。
図４は、第２の実施形態のセンサ回路２００の動作を示すタイミング図である。
図４において、タイムアウト信号６１の電圧をＶ６１とする。また、図２のタイミング図と同一の動作については、その説明を省略する。

時刻ｔ１において、物理量検出信号１２はＨレベルとなり、出力端子３１の電圧はＬレベルとなる。
時刻ｔ２において、外部からのノイズが出力端子３１に重畳すると、図に示すように電圧Ｖ３１が変動し、Ｈレベルの電位検出信号４１が出力される。従って、クロック制御回路５０は、サンプリング信号２２によって電位検出信号４１のＨレベルを読み込む。

カウンタ６０は、電位検出信号４１の変動を受けて計数を開始し、時刻ｔ３においてタイムアウト時間に達すると、タイムアウト信号６１をＬレベルからＨレベルにする。クロック制御回路５０は、Ｈレベルのタイムアウト信号６１を受けると、サンプリング信号２２をマスクするので、時刻４における外部からのノイズによる電位検出信号４１のＨレベルを読み込まない。

従って、クロック制御回路５０は、時刻ｔ２以降の信号パターンをＨＬＬＨと認識しないので、図４のようにノイズがあったとしても、誤ってテストモードに切替えることが無い。
以上説明したように、第２の実施形態のセンサ装置では、タイムアウト信号６１を出力するカウンタ６０を備えたので、誤ってテストモードに切替えられるという誤動作をより確実に防止できる。

なお、カウンタ６０は、フリップフロップによる論理回路を用いたディジタル回路で構成してもよいし、定電流源と容量素子によるアナログ計時回路で構成してもよい。また、タイムアウト信号６１は、例えば、時刻ｔ５またはｔ６において、制御信号２１によってＨレベルからＬレベルにリセットされるようにすれば良い。

＜第３の実施形態＞
図５は、第３の実施形態のセンサ回路３００のブロック図である。第３の実施形態のセンサ回路３００は、図１のセンサ回路１００に追加して制御信号２１を受けてデッドタイム信号７１を出力するデッドタイム制御回路７０を備えた。また、クロック制御回路５０は、デッドタイム制御回路７０が出力するデッドタイム信号７１を受ける構成とした。その他の構成については、図１のセンサ回路１００と同一であるため、同一の構成要素には同一の符号を付し、説明は省略する。

デッドタイム制御回路７０は、電位検出信号４１が入力され、クロック制御回路５０にデッドタイム信号７１を出力する。クロック制御回路５０は、Ｈレベルのデッドタイム信号７１を受けると、サンプリング信号２２をマスクする。

次に、第３の実施形態のセンサ回路３００の動作について説明する。
図６は、第３の実施形態のセンサ回路３００の動作を示すタイミング図である。
図６において、デッドタイム信号７１の電圧をＶ７１とする。また、図２のタイミング図と同一の動作については、その説明を省略する。

時刻ｔ１において、物理量検出信号１２はＨレベルとなり、出力ドライバ３０は出力をＬレベルにする。ここで、出力端子３１の容量負荷が大きい場合、出力端子３１の電圧Ｖ３１は、出力端子３１の容量負荷と出力ドライバ３０のオン抵抗で決まる時定数に従って比較的長い時間をかけて静定する。

デッドタイム制御回路７０は、制御信号２１がＨレベルになったことを受けて、すなわち休止期間への遷移後の所定期間、Ｈレベルのデッドタイム信号７１を出力する。クロック制御回路５０は、デッドタイム信号７１がＨレベルを維持する時刻ｔ３まで、サンプリング信号２２をマスクしてサンプリング動作を行わない。従って、クロック制御回路５０は、時刻ｔ１から時刻ｔ３までの電位検出信号４１のＨレベルを読み込まない。

時刻ｔ２において、出力端子３１の電圧Ｖ３１は電位検出回路４０の判定閾値Ｖｔｈを下回るので、電位検出信号４１はＬレベルになる。よって、デッドタイム信号７１がＨレベルを維持する時間は、電圧Ｖ３１が判定閾値Ｖｔｈを下回る時間より長くすればよい。

従って、クロック制御回路５０は、時刻ｔ４において出力端子３１にノイズが重畳したとしても、時刻ｔ１以降の信号パターンをＨＬＬＨと認識しないので、誤ってテストモードに切替えることが無い。

このように第３の実施形態のセンサ回路３００は、クロック制御回路５０にデッドタイム信号７１を出力するデッドタイム制御回路７０を備えたので、誤ってテストモードに切替えられるという誤動作をより確実に防止できる。

なお、デッドタイム制御回路７０は、フリップフロップによる論理回路で構成してもよいし、定電流源と容量素子と閾値回路による計時回路で構成してもよい。
また、デッドタイム信号７１は、制御信号２１がＨレベルになったことを受けてＨレベルを出力すると説明したが、発明の趣旨に合えばどのような信号を起点にしても良い。

＜第４の実施形態＞
図７は、第４の実施形態のセンサ回路４００のブロック図である。第４の実施形態のセンサ回路４００は、図１のセンサ回路１００に追加してリセット信号８１を出力するリセット回路８０を備えた。また、クロック制御回路５０は、リセット回路８０が出力するリセット信号８１を受ける構成とした。その他の構成については、図１のセンサ回路１００と同一であるため、同一の構成要素には同一の符号を付し、説明は省略する。

リセット回路８０は、電位検出信号４１が入力され、クロック制御回路５０へリセット信号８１を出力する。クロック制御回路５０は、Ｈレベルのリセット信号８１を受けると、信号パターンを保持するシフトレジスタをリセットする。

次に、第４の実施形態のセンサ回路４００の動作について説明する。
図８は、第４の実施形態のセンサ回路４００の動作を示すタイミング図である。
図８において、リセット信号８１の電圧をＶ８１とする。また、図２のタイミング図と同一の動作については、その説明を省略する。

時刻ｔ１において、物理量検出信号１２はＨレベルとなり、出力ドライバ３０は出力をＬレベルにする。リセット信号８１は、休止期間になるとＬレベルにリセットされる。
時刻ｔ２において、外部からのノイズが出力端子３１に重畳すると、図に示すように電圧Ｖ３１が変動し、Ｈレベルの電位検出信号４１が出力される。従って、クロック制御回路５０は、サンプリング信号２２によって電位検出信号４１のＨレベルを読み込む。

ここで、リセット回路８０は、電位検出信号４１の信号の幅を検出する機能を有する。例えば、図８の時刻ｔ２のように幅が小さいことを検出すると、例えば時刻ｔ３において、クロック制御回路５０へＨレベルのリセット信号８１を出力する。クロック制御回路５０は、Ｈレベルのリセット信号８１を受けると、信号パターンを保持するシフトレジスタをリセットする。即ち、時刻ｔ２でシフトレジスタに読み込まれたＨレベルはリセットされる。
従って、時刻ｔ４において、外部からのノイズが出力端子３１に重畳したとしても、クロック制御回路５０は、電位検出信号４１を誤ってＨＬＬＨと認識することがなくなる。

このように第４の実施形態のセンサ回路４００は、クロック制御回路５０にリセット信号８１を出力するリセット回路８０を備えたので、誤ってテストモードに切替えられるという誤動作をより確実に防止できる。
なお、リセット信号８１は、図８では、制御信号２１がＨレベルになったことを受けてＬレベルになっているが、例えばワンショットパルスにしても良い。

以上説明したように、本発明のセンサ回路は、サンプリング信号２２に同期して電位検出信号４１をサンプリングするクロック制御回路５０と、休止期間においてサンプリング信号２２を出力するクロック発生回路２０と、を備えたので、誤ってテストモードに切替えられるという誤動作をより確実に防止できる。

なお、実施形態において、物理量検出部１０を磁気センサ回路としての説明したが、物理量の検出結果を出力端子３１から２値信号として出力するような構成であれば、これに制限されるものではない。例えば、物理量検出部１０は、温度センサ回路や光センサ回路であってもよい。

また、本発明のセンサ回路は、必ずしもこの構成やセンサ素子に制限されるものではなく、発明の趣旨を逸脱しない範囲で様々な変更や組み合わせなどが可能である。例えば、各実施形態の回路を適宜組み合わせても良い。更に、物理量検出部１０と出力端子３１とクロック制御回路５０の組合せを複数備えて、夫々の出力端子に強制的に電圧を印加して、その組み合わせでテストモードに切替えるような構成としても良い。

１０物理量検出部
２０クロック発生回路
３０出力ドライバ
３１出力端子
４０電位検出回路
５０クロック制御回路
６０カウンタ
７０デッドタイム制御回路
８０リセット回路
１００、２００、３００、４００センサ回路

Claims

動作期間と休止期間を備えた間欠動作をするセンサ回路であって、
印加される物理量に応じて２つの異なる電位レベルの物理量検出信号を出力する物理量検出部と、
前記物理量検出信号を受けて論理信号を出力端子へ出力する出力ドライバと、
前記物理量検出部へ前記間欠動作を制御するための制御信号を出力し、前記休止期間にサンプリング信号を出力するクロック発生回路と、
前記出力端子の電位を検出し、検出信号を出力する電位検出回路と、
前記サンプリング信号と前記検出信号が入力され、前記クロック発生回路へモード切替信号を出力するクロック制御回路と、を備え、
前記クロック制御回路は、前記検出信号を前記サンプリング信号に基づきサンプリングしたデータに所定の信号パターンを検出すると、前記クロック発生回路をテストモードに切替えるモード切替信号を出力する
ことを特徴とするセンサ回路。
前記クロック制御回路は、更に、前記物理量検出部の出力する前記物理量検出信号が入力され、
前記テストモードにおいて前記物理量検出信号が変化すると、通常モードに切替えるモード切替信号を出力する
ことを特徴とする請求項１に記載のセンサ回路。
更に、カウンタを備え、
前記カウンタは、前記検出信号の変動を受けて計数を開始し、タイムアウト時間に達すると前記クロック制御回路にタイムアウト信号を出力し、
前記クロック制御回路は、前記タイムアウト信号によって前記サンプリング信号をマスクする
ことを特徴とする請求項１または２に記載のセンサ回路。
更に、デッドタイム制御回路を備え、
前記デッドタイム制御回路は、前記休止期間への遷移後の所定期間に前記クロック制御回路にデッドタイム信号を出力し、
前記クロック制御回路は、前記デッドタイム信号によって前記サンプリング信号をマスクする
ことを特徴とする請求項１または２に記載のセンサ回路。
更に、リセット回路を備え、
前記リセット回路は、前記検出信号の幅が小さいことを検出すると前記クロック制御回路にリセット信号を出力し、
前記クロック制御回路は、前記リセット信号によって前記サンプリング信号をマスクする
ことを特徴とする請求項１または２に記載のセンサ回路。