JP5059801B2 - 2値化回路 - Google Patents
2値化回路 Download PDFInfo
- Publication number
- JP5059801B2 JP5059801B2 JP2009066235A JP2009066235A JP5059801B2 JP 5059801 B2 JP5059801 B2 JP 5059801B2 JP 2009066235 A JP2009066235 A JP 2009066235A JP 2009066235 A JP2009066235 A JP 2009066235A JP 5059801 B2 JP5059801 B2 JP 5059801B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- value
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
例えば、磁気センサ等を利用して回転体の回転数及び回転角を測定する技術が実用化されている。この技術では、回転体が磁性体で形成されており、その回転体の外周面に山部と谷部が周方向に交互に形成されている。また、磁気センサが、回転体の外周面に向かい合う位置に配置されている。回転体が回転すると、磁気センサに生じる電圧(入力信号)が、磁気センサに向かい合う位置を山部と谷部が交互に通過するのに追従して時間的に変化する。磁気センサで検出された入力信号を、例えば入力信号のピーク電圧とボトム電圧の中間値を求め、その中間値を閾値電圧に利用して測定電圧を2値化すると、その2値化信号(2値化出力と呼ぶこともある)から回転体の回転数及び回転角を検出することができる。回転体の回転数及び回転角を正確に検出するためには、入力信号のピーク電圧とボトム電圧の双方を正確に測定する技術が必要とされる。
図13(a)は、長周期で変化する電圧が低下傾向にある時に測定される入力信号を例示している。この場合、短周期で変化する入力信号のピーク電圧を検出する必要がある。
図13(b)は、長周期で変化する電圧が上昇傾向にある時に測定される入力信号を例示している。この場合でも、短周期で変化する入力信号のボトム電圧を検出する必要がある。
図13(a)の場合、単純なピークホールド回路を用いると、破線で示すピーク電圧Vp’を検出していまい、短周期で変化する入力信号のピーク電圧を検出することができない。図13(b)の場合、単純なボトムホールド回路を用いると、破線で示すボトム電圧Vb’を検出していまい、短周期で変化する入力信号のボトム電圧を検出することができない。
特許文献1のピークホールド回路は、第1記憶回路を備えており、第1記憶回路の記憶値よりも入力端子の電圧の方が高い間は第1記憶回路の記憶値を増加させる。また、第1記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を減少させる。特許文献1のボトムホールド回路は、第2記憶回路を備えており、第2記憶回路の記憶値よりも入力端子の電圧の方が低い間は第2記憶回路の記憶値を減少させる。また、第2記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を増加させる。
同様に、図13(b)に実線で示すように、長周期で変化する電圧が上昇傾向にある場合には、第2記憶回路の記憶値を増加させて、短周期で変化する入力電圧のボトム電圧の上昇に備える。これによって、ボトムホールド回路で保持される電圧をボトム電圧の上昇に合せて増加させることができる。
上記の補償技術では、第1記憶回路の記憶値と第2記憶回路の記憶値の中間閾値Vrefを用いて、入力信号が中間閾値Vrefを超えて上昇した場合と入力信号が中間閾値Vrefを超えて下降した場合に反転する2値化信号を出力する。上記の技術ではさらに、第1記憶回路の記憶値と中間閾値Vrefの中間電圧である高側オフセット閾値Vuと中間閾値Vrefと第2記憶回路の記憶値の中間電圧である低側オフセット閾値Vdを用いて、入力信号が高側オフセット閾値Vuを超えて上昇した場合と入力信号が低側オフセット閾値Vdを超えて下降した場合に反転する遅れ2値化信号を出力する。
特願2008−244369号に添付されている明細書と図面に開示されている技術(以後、技術文献1と呼ぶ)では、遅れ2値化信号に同期したクロック信号をピークホールド回路やボトムホールド回路に入力する。この技術によれば、ピークホールド回路やボトムホールド回路に入力するクロック信号を入力信号に同期して補償させることができ、入力信号を適切に2値化することができる。
図14に、稼動期間における入力信号の一例を示す。図14に示すように、稼動期間に長周期で変化しない入力信号が入力されている場合、特許文献1の技術を用いると、中間閾値Vrefが図14に点線で示す入力信号のピーク電圧Vpとボトム電圧Vbの中間値である基準電圧Vmからずれてしまう場合がある。そのため、中間閾値Vrefを用いて入力信号を2値化した2値化信号が、図14に点線で示す基準電圧Vmを用いて入力信号を2値化した2値化信号からずれてしまい、中間閾値Vrefを用いて入力信号を適切に2値化することができない。特許文献1の技術を用いた場合、停止後の稼動時に入力信号を2値化することができるが、入力信号を適切に2値化することができない場合がある。
また、図16に、稼動後、停止、再稼動した場合の入力信号の一例を示す。停止期間では、周辺温度がT1℃からT2℃へと上昇するのに伴って、入力信号が上昇する場合がある。このような場合、入力信号が低側オフセット閾値Vdを越えて低下することがない。そのため、技術文献1の技術を用いたとしても、第2記憶回路の記憶値を入力信号の上昇に合わせて上昇させることができない。停止期間から再び稼動期間に移行した際に、入力信号を適切に2値化することができない。このように、稼動期間では技術文献1の技術を用いて入力信号を適切に2値化することができる場合でも、停止期間から再び稼動期間に移行した際に同一の技術を用いて入力信号を適切に2値化することができない場合がある。
本発明は、時間に対して変動する入力信号を2値化する2値化回路に具現化される。2値化回路は、ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えている。
ピークホールド回路は、第1記憶回路を備えており、第1記憶回路の記憶値よりも入力信号の電圧の方が高い間は第1記憶回路の記憶値を増加し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第1記憶回路の記憶値を変更し、第1記憶回路の記憶値を出力信号生成回路に出力する。
ボトムホールド回路は、第2記憶回路を備えており、第2記憶回路の記憶値よりも入力信号の電圧の方が低い間は第2記憶回路の記憶値を減算し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第2記憶回路の記憶値を変更し、第2記憶回路の記憶値を出力信号生成回路に出力する。
出力信号生成回路は、第1記憶回路の記憶値と第2記憶回路の記憶値から算出される閾値に基づいて入力信号を2値化する。
補償信号生成回路は、所定期間内に2値化出力が反転する場合と反転しない場合で切換わる補償信号を出力する。
本発明によれば、それぞれの期間に応じて補償方法を切換えることができる。そのため、適切な補償方法を用いて記憶値を補償することができ、適切に補償された記憶値から算出された閾値を用いて入力信号を2値化することができる。これによって、入力信号の状態に関わらず入力信号を適切に2値化することができる。
ピークホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されている。また、ピークホールド回路は、第1記憶回路を備えており、少なくとも下記の4つの動作を実行する。
(1)第1記憶回路の記憶値よりも入力信号の電圧の方が高い間は第1記憶回路の記憶値を増加する。
(2)出力信号生成回路からピークホールド値減少信号を入力した時に第1記憶回路の記憶値から第1所定値を減算する。
(3)補償信号生成回路から補償信号を入力した時に第1記憶回路の記憶値から第2所定値を減算する。
(4)第1記憶回路の記憶値を出力信号生成回路に出力する。
(1)第2記憶回路の記憶値よりも入力信号の電圧の方が低い間は第2記憶回路の記憶値を減少する。
(2)出力信号生成回路からボトムホールド値増加信号を入力した時に第2記憶回路の記憶値から第3所定値を加算する。
(3)補償信号生成回路から補償信号を入力した時に第2記憶回路の記憶値から第4所定値を加算する。
(4)第2記憶回路の記憶値を出力信号生成回路に出力する。
(1)第1記憶回路の記憶値と第2記憶回路の記憶値から算出される閾値に基づいて入力信号を2値化した第1出力信号を第1出力端子に出力する。
(2)第1出力信号に対して所定位相遅れた第2出力信号を第2出力端子に出力する。
(3)第2出力信号が一方の状態から他方の状態に反転した時にピークホールド値減少信号をピークホールド回路に出力する。
(4)第2出力信号が他方の状態から一方の状態に反転した時にボトムホールド値増加信号をボトムホールド回路に出力する。
本発明によれば、第1出力信号が反転しているか否かを判定する所定期間を、判定クロック信号を用いて設定することができる。
本発明によれば、補償信号の周期を、補償クロック信号を用いて設定することができる。
閾値演算回路は、ピークホールド回路とボトムホールド回路と第1比較回路と第2比較回路に接続されている。閾値演算回路は、第1記憶回路の記憶値と第2記憶回路の記憶値の中間閾値と、その中間閾値と第1記憶回路の記憶値の間にある高側オフセット閾値と、その中間閾値と第2記憶回路の記憶値の間にある低側オフセット閾値を演算する。閾値演算回路は、演算した中間閾値と高側オフセット閾値を第1比較回路に出力し、演算した中間閾値と低側オフセット閾値を第2比較回路に出力する。
第1比較回路は、閾値演算回路と入力端子と第1選択回路と第2選択回路と第3選択回路に接続されている。第1比較回路は、入力端子の電圧が中間閾値を下回った時と、入力端子の電圧が高側オフセット閾値を上回った時に反転する信号を出力する。
第2比較回路は、閾値演算回路と入力端子と第1選択回路と第2選択回路と第4選択回路に接続されている。第2比較回路は、入力端子の電圧が中間閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する信号を出力する。
第1選択回路は、第1比較回路と第2比較回路と第1出力端子に接続されている。第1選択回路は、入力端子の電圧が低側オフセット閾値を下回った後に中間閾値を上回った時と、入力端子の電圧が高側オフセット閾値を上回った後に中間閾値を下回った時に反転する第1出力信号を第1出力端子に出力する。
第2選択回路は、第1比較回路と第2比較回路と第2出力端子に接続されている。第2選択回路は、入力端子の電圧が高側オフセット閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する第2出力信号を第2出力端子に出力する。
第3選択回路は、第1比較回路とピークホールド回路に接続されている。第3選択回路は、入力端子の電圧が高側オフセット閾値を上回った時に反転するピークホールド値減少信号をピークホールド回路に出力する。
第4選択回路は、第2比較回路とボトムホールド回路に接続されている。第4選択回路は、入力端子の電圧が低側オフセット閾値を下回った時に反転するボトムホールド値増加信号をボトムホールド回路に出力する。
本発明によれば、第1出力信号に対して遅れた第2出力信号を生成することができる。
(特徴1)ピークホールド回路は、コンパレータ回路と、ピークカウンタ回路と、D/A変換回路を備えている。
(特徴2)ボトムホールド回路は、コンパレータ回路と、ボトムカウンタ回路と、D/A変換回路を備えている。
(特徴3)ピークホールド回路は、リセット信号が入力される端子を備えている。ピークホールド回路にリセット信号が入力されると、第1記憶回路の記憶値が初期化される。
(特徴4)ボトムホールド回路は、リセット信号が入力される端子を備えている。ボトムホールド回路にリセット信号が入力されると、第2記憶回路の記憶値が初期化される。
(特徴5)ピークホールド回路は、基本クロック信号が入力される端子を備えている。第1記憶回路の記憶値よりも入力信号の電圧の方が高い場合に、ピークホールド回路は基本クロック信号に同期して第1記憶回路の記憶値を増加させる。
(特徴6)ボトムホールド回路は、基本クロック信号が入力される端子を備えている。第2記憶回路の記憶値よりも入力信号の電圧の方が低い場合に、ボトムホールド回路は基本クロック信号に同期して第2記憶回路の記憶値を減少させる。
基本クロック端子22は、ピークホールド回路30とボトムホールド回路40と補償信号生成回路130に接続されており、外部回路(図示されていない)から第1所定時間の間隔で変化する基本クロック信号が入力されている。
リセット端子24は、ピークホールド回路30とボトムホールド回路40と補償信号生成回路130に接続されており、外部回路(図示されていない)からリセット信号が入力されている。
判定クロック端子27は、補償信号生成回路130に接続されており、外部回路(図示されていない)から第2所定時間の間隔で変化する判定クロック信号が入力されている。
また後述するように、入力電圧が短周期で変化する場合に、ピークホールド値減少信号が入力され、入力電圧が短周期で変化しない場合に、補償信号が入力される。そのため、ピークホールド回路30では、入力電圧の状態に伴ってカウンタ回路33のカウンタ値を減少させる信号が切換えられる。
また後述するように、入力電圧が短周期で変化する場合に、ボトムホールド値増加信号が入力され、入力電圧が短周期で変化しない場合に、補償信号が入力される。ボトムホールド回路40では、入力電圧の状態に伴ってカウンタ回路43のカウンタ値を増加させる信号が切換えられる。
抵抗R1〜R4の抵抗値は同一である。したがって、各接続端子52、53、54の電圧は、以下の値に調整される。
Vu =(ピーク電圧−ボトム電圧)×(3/4)+ボトム電圧
Vd =(ピーク電圧−ボトム電圧)×(1/4)+ボトム電圧
第2接続端子53の電圧Vrefは、ピーク電圧とボトム電圧の平均値であり、中間閾値Vrefとして用いられる。第1接続端子52の電圧Vuは、ピーク電圧と中間閾値Vrefの平均値であり、高側オフセット閾値Vuとして用いられる。第3接続端子54の電圧Vdは、中間閾値Vrefとボトム電圧の平均値であり、低側オフセット閾値Vdとして用いられる。
入力電圧が高側オフセット閾値Vuを上回った時(t12)に、第1コンパレータ61の出力端子61cの電圧がハイに切換わる。これによって第2トランジスタS2がオンする。また、NOT回路62の出力端子62bの電圧がローに切換わる。これによって、第1トランジスタS1がオフする。この結果、第1コンパレータ61の反転入力端子61aの電圧が中間閾値Vrefへと切換わり、図5(B)に示すように、第1選択回路80に出力される信号がローに切換わる。
次に、入力電圧が中間閾値Vrefを下回った時(t13)に、第1コンパレータ61の出力端子61cの電圧がローに切換わる。これによって第2トランジスタS2がオフする。また、NOT回路62の出力端子62bの電圧がハイに切換わる。これによって、第1トランジスタS1がオンする。この結果、第1コンパレータ61の反転入力端子61aの電圧が高側オフセット閾値Vuへと切換わり、図5(B)に示すように、第1選択回路80に出力される信号がハイに切換わる。以後、この動作が繰返される。
第1比較回路60では、第1トランジスタS1と第2トランジスタS2を用いて第1コンパレータ61の反転入力端子61aに入力される電圧を高側オフセット閾値Vuと中間閾値Vrefの間で切換える。これによって、入力電圧が中間閾値Vrefを下回った時と、入力電圧が高側オフセット閾値Vuを上回った時に反転する信号が出力される。
入力電圧が中間閾値Vrefを上回った時(t11)に、第2コンパレータ71の出力端子71cの電圧がハイに切換わる。これによって第4トランジスタS4がオンする。また、NOT回路72の出力端子72bの電圧がローに切換わる。これによって、第3トランジスタS3がオフする。この結果、第2コンパレータ71の反転入力端子71aの電圧が低側オフセット閾値Vdへと切換わり、図5(C)に示すように、第2選択回路90と第4選択回路110に出力される信号がローに切換わる。
次に、入力電圧が低側オフセット閾値Vdを下回った時(t14)に、第2コンパレータ71の出力端子71cの電圧がローに切換わる。これによって第4トランジスタS4がオフする。また、NOT回路72の出力端子72bの電圧がハイに切換わる。これによって、第3トランジスタS3がオンする。この結果、第2コンパレータ71の反転入力端子71aの電圧が中間閾値Vrefへと切換わり、図5(C)に示すように、第2選択回路90と第4選択回路110に出力される信号がハイに切換わる。以後、この動作が繰返される。
第2比較回路70では、第3トランジスタS3と第4トランジスタS4を用いて第2コンパレータ71の反転入力端子71aに入力される電圧を中間閾値Vrefと低側オフセット閾値Vdの間で切り換える。これによって、入力電圧が低側オフセット閾値Vdを下回った時と、入力電圧が中間閾値Vrefを上回った時に反転する信号が出力される。
フリップフロップ回路81は、セット端子81Sとリセット端子81Rと出力端子81Qを有している。フリップフロップ回路81では、セット端子81Sがローからハイに立ち上がった場合には、出力端子81Qの電圧がハイとなり、リセット端子81Rがローからハイに立ち上がった場合には、出力端子81Qの電圧がローとなる。
フリップフロップ回路81のセット端子81Sは、第2比較回路70に接続されており、図5(C)に示す信号を反転させた信号が入力されている。フリップフロップ回路81のリセット端子81Rは、第1比較回路60に接続されており、図5(B)に示す信号が入力されている。フリップフロップ回路81の出力端子81Qは、第1出力端子26に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、図5(D)に示すように、第1出力端子26からは、入力電圧が中間閾値Vrefを下回った時(t11)と、入力電圧が中間閾値Vrefを上回った時(t13)に反転する第1出力信号である2値化信号が出力される。
フリップフロップ回路91のセット端子91Sは、第1比較回路60に接続されており、図5(B)に示す信号を反転させた信号が入力されている。フリップフロップ回路91のリセット端子91Rは、第2比較回路70に接続されており、図5(C)に示す信号が入力されている。フリップフロップ回路91の出力端子91Qは、第2出力端子28に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、図5(E)に示すように、第2出力端子28からは、入力電圧が高側オフセット閾値Vuを上回った時(t12)と、入力電圧が低側オフセット閾値Vdを下回った時(t14)に反転する第2出力信号である遅れ2値化信号が出力される。
上記では、第1比較回路60を直接第3選択回路100に接続しており、第2比較回路70を直接第4選択回路110に接続している。これに代えて、第1比較回路60と第2比較回路70を、第2選択回路90を介して第3選択回路100と第4選択回路110に接続してもよい。
フリップフロップ回路151〜162は、データ端子Dとクロック端子CKと反転リセット端子R(反転セット端子S)と出力端子Qと反転出力端子QBを有している。フリップフロップ回路151〜162は、データ端子Dとクロック端子CKが共にハイとなった場合に、出力端子Qの電圧がハイとなり、反転出力端子QBの電圧がローとなる。また、反転リセット端子Rがハイからローに立ち下がった場合に、出力端子Qの電圧がローになり、反転出力端子QBの電圧がハイになる。反転セット端子Sがハイからローに立ち下がった場合に、出力端子Qの電圧がハイになり、反転出力端子QBの電圧がローになる。
AND回路175、177の出力信号がOR回路181に入力され、OR回路181の出力信号がフロップフリップ回路159、160へと入力される。OR回路181の出力信号は、フロップフリップ回路159において、基本クロック信号を用いて処理され、処理された信号がNAND回路191へと入力される。NAND回路191から出力された信号は、AND回路179の一方の入力端子へと入力される。
また、AND回路176、178の出力信号がOR回路182に入力され、OR回路182の出力信号は、フロップフリップ回路161、162へと入力される。OR回路182の出力信号がフロップフリップ回路161、162において、基本クロック信号を用いて処理され、処理された信号がNAND回路192へと入力される。NAND回路192から出力された信号は、AND回路179の他方の入力端子へと入力される。
AND回路179の出力信号がNOT回路148に入力される。この結果、図7(G)に示すように、判定クロック信号の半周期に亘って2値化信号が反転しない場合に反転し、判定クロック信号の半周期の間に2値化信号が反転した場合に反転しない(点線表示)補償信号がNOT回路148の出力端子から出力される。
図9の時刻t2に示すように、2値化信号の反転が監視されない期間が、判定クロック信号の半周期から決定される判定期間T10を過ぎた(つまり、停止期間と判断された)場合には(S14で(1)NO(2)YES)、補償方法を第2補償方法へと切換えるとともに、タイマー信号を反転させる(S16)。その後、2値化信号の反転が監視されない期間が続く間(つまり停止期間であり、例えば図9の時刻t3を含む期間)は、補償方法が第2補償方法に維持され、判定期間T10の経過毎にタイマー信号を反転させる。
AND回路220は、補償クロック端子29とピークホールド回路30とボトムホールド回路40と停止判定回路222に接続されている。停止判定回路222は、基本クロック端子22とリセット端子24と第1出力端子26と判定クロック端子27とAND回路220に接続されている。図11に停止判定回路222の具体的な構成を示す。図6に示す補償信号生成回路130との違いは、NOT回路147とフリップフロップ回路163〜166とAND回路180とNAND回路193、194とセットリセット回路167を備えていることである。
本実施例によれば、入力信号が短周期で反転しているか否かを判定する判定クロック信号の周期と、補償信号の周期を別々に設定することができる。
本実施例では、補償信号生成回路を備えた2値化回路を用いて説明を行ったが、2値化回路は必ずしも補償信号生成回路を備えている必要はない。図12に示すように、第1出力端子26からの2値化信号に基づいて、その一部が外部に設けられた停止判定回路を用いて停止信号を生成してもよい。
20 入力端子
22 基本クロック端子
24 リセット端子
26 第1出力端子
27 判定クロック端子
28 第2出力端子
29 補償クロック端子
30 ピークホールド回路
31 コンパレータ
33 カウンタ回路
34 A/D変換回路
40 ボトムホールド回路
41 コンパレータ
43 カウンタ回路
44 A/D変換回路
50 閾値演算回路
60 第1比較回路
70 第2比較回路
80 第1選択回路
90 第2選択回路
100 第3選択回路
110 第4選択回路
120 出力信号生成回路
130、230補償信号生成回路
220 AND回路
222 停止判定回路
Claims (5)
- 時間に対して変動する入力信号を2値化する2値化回路であって、
ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えており、
ピークホールド回路は、第1記憶回路を備えており、第1記憶回路の記憶値よりも入力信号の電圧の方が高い間は第1記憶回路の記憶値を増加し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第1記憶回路の記憶値を変更し、第1記憶回路の記憶値を出力信号生成回路に出力し、
ボトムホールド回路は、第2記憶回路を備えており、第2記憶回路の記憶値よりも入力信号の電圧の方が低い間は第2記憶回路の記憶値を減算し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第2記憶回路の記憶値を変更し、第2記憶回路の記憶値を出力信号生成回路に出力し、
出力信号生成回路は、第1記憶回路の記憶値と第2記憶回路の記憶値から算出される閾値に基づいて入力信号を2値化し、
補償信号生成回路は、所定期間内に2値化出力が反転する場合と反転しない場合で切換わる補償信号を出力する2値化回路。 - 時間に対して変動する入力信号を2値化する2値化回路であって、
入力信号を入力する入力端子と、第1出力信号を出力する第1出力端子と、第2出力信号を出力する第2出力端子と、ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えており、
ピークホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されており、第1記憶回路を備えており、(1)第1記憶回路の記憶値よりも入力信号の電圧の方が高い間は第1記憶回路の記憶値を増加し、(2)出力信号生成回路からピークホールド値減少信号を入力した時に第1記憶回路の記憶値から第1所定値を減算し、(3)補償信号生成回路から補償信号を入力した時に第1記憶回路の記憶値から第2所定値を減算し、(4)第1記憶回路の記憶値を出力信号生成回路に出力し、
ボトムホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されており、第2記憶回路を備えており、(1)第2記憶回路の記憶値よりも入力信号の電圧の方が低い間は第2記憶回路の記憶値を減少し、(2)出力信号生成回路からボトムホールド値増加信号を入力した時に第2記憶回路の記憶値から第3所定値を加算し、(3)補償信号生成回路から補償信号を入力した時に第2記憶回路の記憶値から第4所定値を加算し、(4)第2記憶回路の記憶値を出力信号生成回路に出力し、
出力信号生成回路は、入力端子と第1出力端子と第2出力端子とピークホールド回路とボトムホールド回路に接続されており、(1)第1記憶回路の記憶値と第2記憶回路の記憶値から算出される閾値に基づいて入力信号を2値化した第1出力信号を第1出力端子に出力し、(2)第1出力信号に対して所定位相遅れた第2出力信号を第2出力端子に出力し、(3)第2出力信号が一方の状態から他方の状態に反転した時にピークホールド値減少信号をピークホールド回路に出力し、(4)第2出力信号が他方の状態から一方の状態に反転した時にボトムホールド値増加信号をボトムホールド回路に出力し、
補償信号生成回路は、第1出力端子とピークホールド回路とボトムホールド回路に接続されており、所定期間に亘って第1出力信号が反転しない時に補償信号をピークホールド回路とボトムホールド回路に出力する請求項1に記載の2値化回路。 - 判定クロック信号を入力するとともに、補償信号生成回路に接続する判定クロック端子を更に備えており、
補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第1出力信号が反転しない時に補償信号を出力することを特徴とする請求項1または2に記載の2値化回路。 - 補償クロック信号を入力するとともに、補償信号生成回路に接続する補償クロック端子を更に備えており、
補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第1出力信号が反転しない時に、補償クロック信号に同期して補償信号を出力することを特徴とする請求項3に記載の2値化回路。 - 出力信号生成回路は、閾値演算回路と第1比較回路と第2比較回路と第1選択回路と第2選択回路と第3選択回路と第4選択回路を備えており、
閾値演算回路は、ピークホールド回路とボトムホールド回路と第1比較回路と第2比較回路に接続されており、第1記憶回路の記憶値と第2記憶回路の記憶値の中間閾値と、その中間閾値と第1記憶回路の記憶値の間にある高側オフセット閾値と、その中間閾値と第2記憶回路の記憶値の間にある低側オフセット閾値を演算し、中間閾値と高側オフセット閾値を第1比較回路に出力し、中間閾値と低側オフセット閾値を第2比較回路に出力し、
第1比較回路は、閾値演算回路と入力端子と第1選択回路と第2選択回路と第3選択回路に接続されており、入力端子の電圧が中間閾値を下回った時と、入力端子の電圧が高側オフセット閾値を上回った時に反転する信号を出力し、
第2比較回路は、閾値演算回路と入力端子と第1選択回路と第2選択回路と第4選択回路に接続されており、入力端子の電圧が中間閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する信号を出力し、
第1選択回路は、第1比較回路と第2比較回路と第1出力端子に接続されており、入力端子の電圧が低側オフセット閾値を下回った後に中間閾値を上回った時と、入力端子の電圧が高側オフセット閾値を上回った後に中間閾値を下回った時に反転する第1出力信号を第1出力端子に出力し、
第2選択回路は、第1比較回路と第2比較回路と第2出力端子に接続されており、入力端子の電圧が高側オフセット閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する第2出力信号を第2出力端子に出力し、
第3選択回路は、第1比較回路とピークホールド回路に接続されており、入力端子の電圧が高側オフセット閾値を上回った時に反転するピークホールド値減少信号をピークホールド回路に出力し、
第4選択回路は、第2比較回路とボトムホールド回路に接続されており、入力端子の電圧が低側オフセット閾値を下回った時に反転するボトムホールド値増加信号をボトムホールド回路に出力することを特徴とする請求項1〜4に記載の2値化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066235A JP5059801B2 (ja) | 2009-03-18 | 2009-03-18 | 2値化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066235A JP5059801B2 (ja) | 2009-03-18 | 2009-03-18 | 2値化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010220027A JP2010220027A (ja) | 2010-09-30 |
JP5059801B2 true JP5059801B2 (ja) | 2012-10-31 |
Family
ID=42978351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009066235A Expired - Fee Related JP5059801B2 (ja) | 2009-03-18 | 2009-03-18 | 2値化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5059801B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5340235B2 (ja) * | 2010-07-29 | 2013-11-13 | 株式会社豊田中央研究所 | センサ信号処理回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1038931A (ja) * | 1996-07-30 | 1998-02-13 | Yazaki Corp | センサ信号処理装置 |
JPH10135800A (ja) * | 1996-11-01 | 1998-05-22 | Fujitsu Ltd | 二値化回路 |
JP4719190B2 (ja) * | 2006-07-06 | 2011-07-06 | 株式会社豊田中央研究所 | 2値化回路 |
-
2009
- 2009-03-18 JP JP2009066235A patent/JP5059801B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010220027A (ja) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958639B2 (en) | Digital duty cycle correction circuit and method for multi-phase clock | |
JP5005275B2 (ja) | デジタルフィルタ装置、位相検出装置、位置検出装置、ad変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。 | |
JP5144547B2 (ja) | 検出信号処理回路とそれを備えた回転検出装置 | |
WO2011104961A1 (ja) | 検出信号処理用2値化回路 | |
JP2005265540A (ja) | 回転状態検出装置及び回転状態検出方法 | |
JP6158682B2 (ja) | 磁気センサ回路 | |
US8008948B2 (en) | Peak voltage detector circuit and binarizing circuit including the same circuit | |
JP2008004999A (ja) | 低電圧検知回路 | |
JP5535766B2 (ja) | タイマー回路 | |
JP4719190B2 (ja) | 2値化回路 | |
JP5059801B2 (ja) | 2値化回路 | |
JP5357090B2 (ja) | センサ電圧の処理回路 | |
JP2007104210A (ja) | リセット回路 | |
JP2015141076A (ja) | Cv変換回路 | |
US10890548B2 (en) | Resistive gas sensor and gas sensing method therefor | |
JP5408980B2 (ja) | 2値化回路及び回転検出装置 | |
JP6883482B2 (ja) | センサ回路 | |
JP4856141B2 (ja) | 2値化回路と位相差判別装置 | |
JP5082952B2 (ja) | クーロンカウンタ、そのダイナミックレンジ可変方法 | |
JP4955725B2 (ja) | 2値化回路 | |
JP4573096B2 (ja) | 温度センサ及びアナログ/デジタル変換器 | |
JP2017207382A (ja) | 電子制御装置 | |
JP2004347493A (ja) | 異常検出機能を持つ静電容量式センサ装置 | |
JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
JP2009038433A (ja) | Ad変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5059801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |