JPH1038931A

JPH1038931A - センサ信号処理装置

Info

Publication number: JPH1038931A
Application number: JP20042896A
Authority: JP
Inventors: Satoshi Miwa; 智三輪
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1996-07-30
Filing date: 1996-07-30
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】回路を簡単化すると共に誤動作を防止する。【解決手段】ピークホールド回路１１がセンサからの
出力信号のピーク値をホールドし、ボトムホールド回路
１２がセンサからの出力信号のボトム値をホールドし、
分割抵抗２７〜２９がボトムホールド回路１２からのボ
トム値及びピークホールド回路１１からのピーク値に基
づきしきい値を設定し、コンパレータ回路３４が、しき
い値とセンサからの出力信号とを比較することにより２
値化信号を出力すると共にヒステリシス特性を持つ正帰
還回路３５，３８によりそのしきい値を立ち下げまたは
立ち上げる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、センサ信号が山や
谷を持つ場合であっても、これらに同期した２値化信号
を出力するセンサ信号処理装置に関し、特に、回路を簡
略化すると共に誤動作を防止するセンサ信号処理装置に
関する。

【０００２】

【従来の技術】ギアや着磁されたロータの回転を検出す
る回転検出センサとして、磁界の変化によって抵抗が変
化する磁気抵抗効果素子からなるセンサが用いられてい
る。このセンサからの出力信号は予め定められたしきい
値によって２値化される。

【０００３】しかし、ギアの偏心などにより信号波形に
大きな周期のうねりがある場合、山の高さ、谷の深さが
波形毎に異なる信号波形の場合には、出力信号を精度よ
く２値化することができない。

【０００４】そこで、この問題を解決したものとして、
例えば、特開平６−３００５８４号公報に記載されたセ
ンサ信号処理装置がある。このセンサ信号処理装置の構
成を図６に示す。

【０００５】図６に示すセンサ信号処理装置において、
回転角センサ１０６に有する磁気抵抗効果素子（ＭＲ素
子）１０７Ａ，１０７Ｂが、回転体１０２の回転に伴う
円周方向の磁界強度に応じて抵抗値を変化させると、中
点１０８の電圧は変化し、その電圧信号は増幅器１０９
で増幅される。増幅器１０９の出力はピークホールド回
路１１１及びボトムホールド回路１１２に入力される。

【０００６】ピークホールド回路１１１は、回転角セン
サ１０６からの出力信号のピーク値をホールドし、ボト
ムホールド回路１１２は、回転角センサ１０６からの出
力信号のボトム値をホールドする。

【０００７】図７にピークホールド回路１１１の詳細な
構成を示す。図８にボトムホールド回路１１２の詳細な
構成を示す。図７において、コンパレータ１１６はピー
クホールド出力電圧と入力電圧とを比較し、入力電圧が
出力電圧よりも高くなると、コンパレータ１１６の出力
は１となる。すると、アナログスイッチ１１３はオン
し、キャパシタ１１５が充電される。

【０００８】そして、キャパシタ１１５の電位が上昇
し、入力電圧と出力電圧とが等しくなると、コンパレー
タ１１６の出力が０となり、アナログスイッチ１１３は
オフする。

【０００９】その後、入力電圧が低下してもアナログス
イッチ１１３がオフし、キャパシタ１１５が電位を保持
するため、出力レベルは変化せず入力電圧のピーク値を
保持する。また、図８に示すボトムホールド回路１１２
もピークホールド回路１１１と同様に動作する。

【００１０】次に、ピークホールド値及びボトムホール
ド値が抵抗１２４〜１２７で分圧されてしきい値電圧と
して、コンパレータ１１０の非反転入力端子に入力され
る。コンパレータ１１０は、入力電圧としきい値とを比
較し、２値化信号を出力する。図９に入力電圧ＩＮ、ピ
ークホールドＰＨ、ボトムホールドＢＨ、しきい値ＴＨ
を示す。

【００１１】さらに、オペアンプ１３４はピークホール
ド値とボトムホールド値との差を演算し、この差が基準
電圧よりも小さいと、コンパレータ１３８が１を出力す
る。そして、アナログスイッチ１２０を閉じ、ピーク値
及びボトム値を所定電圧に向けて引き離す。このため、
コンパレータ１１０は誤動作せず、チャタリングを防止
することができる。

【００１２】

【発明が解決しようとする課題】しかしながら、従来の
センサ信号処理装置にあっては、ピーク値とボトム値と
を所定の電圧に向けて引き離すために、オペアンプ１３
４、コンパレータ１３８、その他の抵抗などを用いるた
め、回路が複雑化していた。

【００１３】また、センサからの出力信号を低周波まで
ホールドするために、図７及び図８の点線で示す電流ミ
ラー回路を設けているため、回路が複雑化していた。

【００１４】さらに、エッジ検出部１３２で検出した検
出信号によってボトム値及びピーク値をリセットしてお
り、また、アナログスイッチ１２８，１２９により分圧
抵抗１２４〜１２７による第１のしきい値電圧と第２の
しきい値電圧とを切り換えている。

【００１５】しかしながら、ボトム値及びピーク値のリ
セットが不十分な時点で、第１のしきい値電圧と第２の
しきい値電圧との切り換えが行なわれると、コンパレー
タ１１０が誤動作してしまう可能性がある。

【００１６】本発明の目的は、回路を簡単化すると共
に、誤動作を防止することのできるセンサ信号処理装置
を提供することにある。

【００１７】

【課題を解決するための手段】本発明は、前記課題を解
決するために以下の手段を採用した。請求項１の発明
は、センサからの出力信号のピーク値をホールドするピ
ークホールド手段と、前記センサからの出力信号のボト
ム値をホールドするボトムホールド手段と、このボトム
ホールド手段からのボトム値及び前記ピークホールド手
段からのピーク値に基づきしきい値を設定するしきい値
設定手段と、このしきい値設定手段からのしきい値と前
記センサからの出力信号とを比較することにより２値化
信号を出力すると共に前記しきい値を立ち上げまたは立
ち下げるためのヒステリシス特性を持つ正帰還回路を有
する比較手段とを備えることを要旨とする。

【００１８】この発明によれば、ピークホールド手段が
センサからの出力信号のピーク値をホールドし、ボトム
ホールド手段がセンサからの出力信号のボトム値をホー
ルドし、しきい値設定手段がボトムホールド手段からの
ボトム値及びピークホールド手段からのピーク値に基づ
きしきい値を設定し、比較手段が、しきい値設定手段か
らのしきい値とセンサからの出力信号とを比較すること
により２値化信号を出力すると共にヒステリシス特性を
持つ正帰還回路により、そのしきい値を立ち下げまたは
立ち上げる。

【００１９】すなわち、ヒステリシス電圧があると、雑
音を含む入力電圧に対して誤動作がなくなり、比較手段
のチャタリングを防止できると共に、回路を簡単化する
ことができる。

【００２０】請求項２の発明は、センサからの出力信号
のピーク値をホールドするピークホールド手段と、前記
センサからの出力信号のボトム値をホールドするボトム
ホールド手段と、このボトムホールド手段からのボトム
値及び前記ピークホールド手段からのピーク値に基づき
第１及び第２のしきい値を設定するしきい値設定手段
と、前記第１のしきい値と前記センサからの出力信号と
の比較，前記第２のしきい値と前記センサからの出力信
号との比較を行なうことにより２値化信号を出力する比
較手段と、この比較手段の出力により前記ピーク値及び
ボトム値がリセットされる時、その時刻から所定時間遅
延させた時刻に前記第１のしきい値と第２のしきい値と
の相互間の切り換えを行なわせる遅延手段とを備えるこ
とを要旨とする。

【００２１】この発明によれば、ピークホールド手段
が、センサからの出力信号のピーク値をホールドし、ボ
トムホールド手段が、センサからの出力信号のボトム値
をホールドし、しきい値設定手段が、ボトムホールド手
段からのボトム値及び前記ピークホールド手段からのピ
ーク値に基づき第１及び第２のしきい値を設定し、比較
手段が、第１のしきい値と前記センサからの出力信号と
の比較，前記第２のしきい値と前記センサからの出力信
号との比較を行なうことにより２値化信号を出力する。

【００２２】そして、遅延手段が、比較手段の出力によ
り前記ピーク値及びボトム値がリセットされる時、その
時刻から所定時間遅延させた時刻に前記第１のしきい値
と第２のしきい値との相互間の切り換えを行なわせる。

【００２３】従って、ホールドリセットが不十分な時点
でのしきい値の切り換えがなくなり、比較手段の誤動作
を防止できると共に、回路を簡単化することができる。

【００２４】請求項３の発明において、前記比較手段
は、前記第１のしきい値と第２のしきい値とを立ち上げ
または立ち下げるためのヒステリシス特性を持つ正帰還
回路を有することを要旨とする。

【００２５】この発明によれば、請求項２の比較手段
が、ヒステリシス特性を持つ正帰還回路により、そのし
きい値を立ち下げまたは立ち上げる。すなわち、ヒステ
リシス電圧があると、雑音を含む入力電圧に対して誤動
作がなくなり、チャタリングを防止できる。

【００２６】

【発明の実施の形態】以下、本発明のセンサ信号処理装
置の実施の形態を図面を参照して説明する。本発明のセ
ンサ信号処理装置の実施の形態の構成図を図１に示す。
このセンサ信号処理装置は、ギアの回転位置を検出する
ものである。

【００２７】図１において、シャフト１に取り付けられ
た円板状の回転体２は磁石保持部３と、この磁石保持部
３の外周面にＮ極及びＳ極が交互に設けられた磁石４か
ら構成される。

【００２８】回転角センサ６は、回転体２の着磁面５に
対向配置された２つの磁気抵抗効果素子７Ａ，７Ｂを有
し、この磁気抵抗効果素子７Ａ，７Ｂは、回転体２の回
転に伴う円周方向の磁界変化に応じて抵抗値を変化させ
る。この磁気抵抗効果素子７Ａ，７Ｂの中点８には増幅
器９が接続される。

【００２９】増幅器９の出力端子はセンサからの信号の
ピーク値をホールドするピークホールド回路１１，セン
サからの信号のボトム値をホールドするボトムホールド
回路１２に接続される。図２にピークホールド回路１１
の詳細な構成を示す。

【００３０】図２に示すピークホールド回路１１は、オ
ペアンプ１５，２０を用いてタイオード１６，１７，１
８の順方向電圧降下を防止し、かつ、ダイオードからの
漏れ電流を小さくする構成となっている。また、低周波
信号（１Ｈｚ程度）でもホールド可能であり、かつ、回
路の構成が簡単化されている。

【００３１】図２において、増幅器９からの入力（Ｉ
Ｎ）はピークホールド値をリセットするためのリセット
スイッチ１４の入力端子に接続される。リセットスイッ
チ１４の出力端子はオペアンプ２０の非反転入力端子に
接続され、非反転入力端子には抵抗２２の一端が接続さ
れる。

【００３２】抵抗２２の他端はコンデンサ２３の一端に
接続され、コンデンサ２３の他端はＧＮＤに接続され
る。

【００３３】オペアンプ２０の出力端子と反転入力端子
とは直結接続され、オペアンプ２０の反転入力端子とオ
ペアンプ１５の反転入力端子との間には抵抗２１が接続
される。

【００３４】オペアンプ１５の出力端子にはダイオード
１６のカソードが接続され、反転入力端子にはダイオー
ド１６のアノードが接続され、オペアンプ１５の非反転
入力端子には入力電圧ＩＮが入力される。

【００３５】オペアンプ１５の出力端子にはダイオード
１７のアノードが接続され、ダイオード１７のカソード
にはダイオード１８のアノード及び抵抗１９の一端が接
続され、ダイオード１８のカソードには前記抵抗２２の
一端が接続される。

【００３６】抵抗１９の他端には前記オペアンプ２０の
反転入力端子が接続される。以上の構成により、オペア
ンプ１５，２０により帰還ループを形成している。

【００３７】このようなピークホールド回路１１によれ
ば、入力電圧ＩＮが上昇すると、オペアンプ１５，ダイ
オード１７，１８，抵抗２２の経路でキャパシタ２３に
充電される。その後、入力電圧が低下しても、ダイオー
ド１７，１８により、入力電圧のピーク値はホールドさ
れる。

【００３８】また、ピーク検出動作時には、オペアンプ
１５，２０で帰還ループを形成するので、ダイオードの
順方向電圧降下は無視でき、かつ、オペアンプ１５でキ
ャパシタ２３を充電するため、高速充電が可能である。
また、ダイオード１８と抵抗１９はダイオード１７がオ
フ時、ダイオード１８の両端電位差をほぼゼロに保ち、
ダイオードのリークを防いでいる。また、ダイオード１
６はオペアンプ１５の出力を（入力電圧ＩＮ−ダイオー
ド１６の順方向電圧）に保ち、ダイオード１７が深く逆
バイアスされることを防いでいる。

【００３９】また、図３に示すボトムホールド回路１２
もピークホールド回路１１と同様に動作する。なお、ボ
トムホールド回路１２は、ダイオード１６，１７，１８
の向きがピークホールド回路１１のダイオード１６，１
７，１８の向きと逆となっているのみであるので、ここ
では、その詳細な説明は、省略する。図４に入力電圧Ｖ
ＩＮ、ピークホールド電圧、ボトムホールド電圧を示
す。

【００４０】次に、ピークホールド回路１１の出力端子
は抵抗２７の一端に接続される。抵抗２７、抵抗２８、
抵抗２９は直列に接続され、ボトムホールド回路１２の
出力端子は抵抗２９の他端に接続される。

【００４１】抵抗２７と抵抗２８との中点はアナログス
イッチ３１の入力端子に接続され、抵抗２７と抵抗２８
との中点電圧は入力電圧ＶＩＮと比較されるべき第１の
しきい値Ｖth1 に設定される。

【００４２】抵抗２８と抵抗２９との中点はアナログス
イッチ３２の入力端子に接続され、抵抗２８と抵抗２９
との中点電圧は入力電圧ＶＩＮと比較される第２のしき
い値Ｖth2 に設定される。

【００４３】アナログスイッチ３１，３２の出力は共通
に接続され、抵抗３５を介してコンパレータ３７の非反
転入力端子に接続される。コンパレータ３７の出力が０
であるときに第１のしきい値（高い電圧）を選択するた
めにアナログスイッチ３１が選択される。コンパレータ
３７の出力が１であるときに第２のしきい値（低い電
圧）を選択するためにアナログスイッチ３２が選択され
る。

【００４４】次に、コンパレータ３７を有するコンパレ
ータ回路３４において、反転入力端子には入力電圧ＶＩ
Ｎのための抵抗３６の一端が接続され、非反転入力端子
には前記抵抗３５の一端が接続される。抵抗３６の他端
は前記増幅器９の出力端子に接続される。

【００４５】コンパレータ３７の出力端子と非反転入力
端子との間には抵抗３８が接続される。また、コンパレ
ータ出力端子は抵抗３９を介して電源Ｖｃｃにプルアッ
プされる。コンパレータ３７は、入力電圧ＶＩＮとしき
い値の電圧とを比較し、２値化信号を出力する。図４に
第１のしきい値Ｖth1 、第２のしきい値Ｖth2 、コンパ
レータ３７の２値化された出力波形を示す。

【００４６】前記抵抗３５、抵抗３８は正帰還回路を構
成し、しきい値Ｖthにヒステリシス特性を持たせてい
る。コンパレータ回路３４は、逆相ヒステリシス・コン
パレータであり、コンパレータ出力が０である場合に
は、入力電圧ＶＩＮが第１の入力電圧ＶＩＮＬ未満まで
コンパレータ出力は０に保持され、入力電圧ＶＩＮが第
１の入力電圧ＶＩＮＬ以下になると、コンパレータ出力
は１に反転する。

【００４７】また、コンパレータ出力が１である場合に
は、入力電圧ＶＩＮが第２の入力電圧ＶＩＮＨ未満まで
コンパレータ出力は１に保持され、入力電圧ＶＩＮが第
２の入力電圧ＶＩＮＨ以上になると、コンパレータ出力
は０に反転する。

【００４８】すなわち、出力電圧が反転するためには、
入力電圧はこれらのヒステリシス電圧の範囲を越えなけ
ればならない。従って、このヒステリシス電圧がある
と、雑音を含む入力電圧に対して誤動作がなくなり、チ
ャタリングを防止できる。

【００４９】次に、コンパレータ３７の出力端子は、直
列に接続されたインバータ４１，４２に接続される。イ
ンバータ４２の出力端子は抵抗４３（Ｒ１）の一端に接
続され、抵抗４３の他端にはコンデンサ４４（Ｃ１）の
一端及びインバータ４５が接続される。

【００５０】コンデンサ４４の他端はＧＮＤに接続され
る。抵抗４３及びコンデンサ４４は、時定数を持ち、コ
ンパレータ３７の出力により前記ピーク値及びボトム値
がリセットされる時、その時刻から所定時間遅延させた
時刻に前記第１のしきい値と第２のしきい値との相互間
の切り換えを行なわせる遅延回路を構成する。

【００５１】インバータ４５の他端にはインバータ４６
が接続され、インバータ４６の他端には前記アナログス
イッチ３２の駆動端子が接続され、また、インバータ４
６の他端はインバータ３３を介して前記アナログスイッ
チ３１の駆動端子に接続される。

【００５２】インバータ４２の出力端子にはコンパレー
タ出力エッジ検出部５０が接続される。コンパレータ出
力エッジ検出部５０は、コンパレータ３７の出力信号か
らエッジを検出し、このエッジ信号を前記ピーク値及び
ボトム値をリセットするためにピークホールド回路１１
及びボトムホールド回路１２のリセットスイッチ１４に
出力する。

【００５３】コンパレータエッジ検出部５０において、
インバータ４２の出力端子には抵抗５１（Ｒ２）の一端
が接続され、抵抗５１の他端にはコンデンサ５２（Ｃ
２）の一端及びインバータ５３の一端が接続される。コ
ンデンサ５２の他端は前記ＧＮＤに接続される。

【００５４】なお、抵抗５１及びコンデンサ５２の時定
数は、前記抵抗４３及びコンデンサ４４の時定数よりも
小さく設定される。

【００５５】インバータ５３には直列にインバータ５
４，５５が接続され、インバータ５５の出力端子はＡＮ
Ｄ回路５７及びＮＯＲ回路５８の入力端子に接続され
る。また、インバータ４２の出力端子はＡＮＤ回路５７
及びＮＯＲ回路５８の入力端子に接続される。

【００５６】ＡＮＤ回路５７の出力端子はボトムホール
ド回路１２のリセットスイッチ１４の駆動端子に接続さ
れ、ＮＯＲ回路５８の出力端子はピークホールド回路１
１のリセットスイッチ１４の駆動端子に接続される。

【００５７】次に、このように構成されたセンサ信号処
理装置の動作を図１及び図５を参照して詳細に説明す
る。

【００５８】まず、増幅器９からの入力電圧ＶＩＮがピ
ークホールド回路１１及びボトムホールド回路１２に入
力されると、ピークホールド回路１１はセンサ信号のピ
ーク値をホールドし、ボトムホールド回路１２はセンサ
信号のボトム値をホールドする。

【００５９】そして、ピークホールド回路１１からのピ
ーク値は抵抗２７に入力され、ボトムホールド回路１２
からのボトム値は抵抗２９に入力される。ここで、図５
に示す時刻ｔ１前においては、コンパレータ３７の出力
が０であるから、高いしきい値である第１のしきい値Ｖ
th1 を選択すべく、アナログスイッチ３１が選択され
る。

【００６０】次に、抵抗２７と抵抗２８との中点の電圧
が第１のしきい値Ｖth1 として、アナログスイッチ３１
及び抵抗３５を介してコンパレータ３７の非反転入力端
子に入力される。

【００６１】一方、増幅器９からの入力電圧ＶＩＮは抵
抗３６を介して反転入力端子に入力されると、コンパレ
ータ３７は入力電圧ＶＩＮと第１のしきい値Ｖth1 とを
比較する。

【００６２】そして、時刻ｔ１において、第１のしきい
値Ｖth1 が入力電圧ＶＩＮを越えると、コンパレータ３
７の出力は０から１になり、その出力の１が抵抗３８を
介して入力側に正帰還されるから、第１のしきい値Ｖth
1 が図５に示すように大幅に立ち上がる。

【００６３】また、コンパレータ３７の出力はインバー
タ４１，４２を介してコンパレータエッジ検出部５０に
出力される。コンパレータエッジ検出部５０では、抵抗
５１及びコンデンサ５２によりコンパレータ３７の出力
をわずかに遅延したエッジ遅延出力が得られる。

【００６４】このエッジ遅延出力はインバータ５３，５
４を介してインバータ５５でエッジインバータ出力を得
て、この出力がＡＮＤ回路５７及びＮＯＲ回路５８に出
力される。

【００６５】ＡＮＤ回路５７は、前記エッジインバータ
出力と、インバータ４２からのコンパレータ出力との論
理積をとるので、時刻ｔ１から△Ｔ１までのパルス幅を
持つエッジＡＮＤ出力が得られる。

【００６６】このエッジＡＮＤ出力は、ボトムホールド
リセット信号としてリセットスイッチ１４に送られるの
で、ボトムホールド回路１２において、時刻ｔ１から△
Ｔ１までの期間でボトムホールドがリセットされる。

【００６７】一方、ＮＯＲ回路５８は前記エッジインバ
ータ出力と、インバータ４２からのコンパレータ出力と
の論理和をとり、その出力の反転をとるので、時刻ｔ２
から△Ｔ１までのパルス幅を持つエッジＮＯＲ出力が得
られる。

【００６８】このエッジＮＯＲ出力は、ピークホールド
リセット信号としてリセットスイッチ１４に送られるの
で、ピークホールド回路１１において、時刻ｔ２から△
Ｔ１までの期間でピークホールドがリセットされる。

【００６９】一方、インバータ４２の出力は抵抗４３及
びコンデンサ４４によりコンパレータ３７の出力をかな
り遅延した遅延出力が得られ、この遅延出力はインバー
タ４５，４６を介してアナログスイッチ３２に入力され
る。

【００７０】この場合、コンパレータ３７の出力が０か
ら１に反転しているので、時刻ｔ１から時刻ｔ２まで
は、アナログスイッチ３２が選択され、抵抗２８と抵抗
２９との間の電圧が第２のしきい値Ｖth2 として、コン
パレータ３７の非反転入力端子に入力される。

【００７１】すなわち、コンパレータ３７のヒステリシ
ス特性により第１のしきい値Ｖth1を十分に立ち上げる
と共に、ボトム値が完全にリセットされた後にアナログ
スイッチ３１からアナログスイッチ３２に切り換えるの
で、コンパレータ３７の誤動作がなくなり、その出力の
チャタリングを防止できる。

【００７２】また、時刻ｔ２においては、コンパレータ
３７のヒステリシス特性により第２のしきい値Ｖth2 を
十分に立ち下げると共に、ピーク値が完全にリセットさ
れた後にアナログスイッチ３２からアナログスイッチ３
１に切り換えるので、コンパレータ３７の誤動作がなく
なり、その出力のチャタリングを防止できる。

【００７３】また、遅延回路及び正帰還回路のみを用い
るのみであるから、従来の回路よりも回路が簡単化でき
る。

【００７４】なお、本発明は前記実施の形態に限定され
るものではない。例えば、コンパレータ回路３４は、非
反転端子に入力電圧ＶＩＮを入力し、コンパレータ３７
の反転端子及び出力端子に接続された負帰還回路にしき
い値電圧Ｖthを入力するように構成した正相ヒステリシ
ス・コンパレータであってもよい。

【００７５】

【発明の効果】本発明によれば、ピークホールド手段が
センサからの出力信号のピーク値をホールドし、ボトム
ホールド手段がセンサからの出力信号のボトム値をホー
ルドし、しきい値設定手段がボトムホールド手段からの
ボトム値及びピークホールド手段からのピーク値に基づ
きしきい値を設定し、比較手段が、しきい値設定手段か
らのしきい値とセンサからの出力信号とを比較すること
により２値化信号を出力すると共にヒステリシス特性を
持つ正帰還回路により、そのしきい値を立ち下げまたは
立ち上げる。

【００７６】すなわち、ヒステリシス電圧があると、雑
音を含む入力電圧に対して誤動作がなくなり、チャタリ
ングを防止できる。また、回路を簡単化できる。

【００７７】また、ピークホールド手段が、センサから
の出力信号のピーク値をホールドし、ボトムホールド手
段が、センサからの出力信号のボトム値をホールドし、
しきい値設定手段が、ボトムホールド手段からのボトム
値及び前記ピークホールド手段からのピーク値に基づき
第１及び第２のしきい値を設定し、比較手段が、第１の
しきい値と前記センサからの出力信号との比較，前記第
２のしきい値と前記センサからの出力信号との比較を行
なうことにより２値化信号を出力する。

【００７８】遅延手段が、比較手段の出力により前記ピ
ーク値及びボトム値がリセットされる時、その時刻から
所定時間遅延させた時刻に前記第１のしきい値と第２の
しきい値との相互間の切り換えを行なわせるので、ホー
ルドリセットが不十分な時点でのしきい値の切り換えが
なくなり、比較手段の誤動作を防止できる。また、回路
を簡単化できる。

【図面の簡単な説明】

【図１】本発明のセンサ信号処理装置の実施の形態を示
す構成図である。

【図２】ピークホールド回路を示す構成図である。

【図３】ボトムホールド回路を示す構成図である。

【図４】入力電圧とコンパレータ出力との関係を示すタ
イミングチャートである。

【図５】コンパレータのヒステリシス特性によるしきい
値の立ち上げ及び立ち下げとしきい値の切り換えタイミ
ングを示すタイミングチャートである。

【図６】従来のセンサ信号処理装置の構成図である。

【図７】図６に示すセンサ信号処理装置内のピークホー
ルド回路の構成図である。

【図８】図６に示すセンサ信号処理装置内のボトムホー
ルド回路の構成図である。

【図９】図６に示すセンサ信号処理装置の動作を説明す
るためのタイミングチャートである。

【符号の説明】

６回転角センサ７Ａ，７Ｂ磁気抵抗効果素子９増幅器１１ピークホールド回路１２ボトムホールド回路１４リセットスイッチ１６，１７，１８ダイオード３１，３２アナログスイッチ１５，３７コンパレータ２０オペアンプ３５，３８抵抗３３，４１，４２，４５，４６，５３〜５５インバー
タ５０コンパレータエッジ検出部５７ＡＮＤ回路５８ＮＯＲ回路

Claims

【特許請求の範囲】

【請求項１】センサからの出力信号のピーク値をホー
ルドするピークホールド手段と、前記センサからの出力信号のボトム値をホールドするボ
トムホールド手段と、このボトムホールド手段からのボトム値及び前記ピーク
ホールド手段からのピーク値に基づきしきい値を設定す
るしきい値設定手段と、このしきい値設定手段からのしきい値と前記センサから
の出力信号とを比較することにより２値化信号を出力す
ると共に前記しきい値を立ち上げまたは立ち下げるため
のヒステリシス特性を持つ正帰還回路を有する比較手段
と、を備えることを特徴とするセンサ信号処理装置。
【請求項２】センサからの出力信号のピーク値をホー
ルドするピークホールド手段と、前記センサからの出力信号のボトム値をホールドするボ
トムホールド手段と、このボトムホールド手段からのボトム値及び前記ピーク
ホールド手段からのピーク値に基づき第１及び第２のし
きい値を設定するしきい値設定手段と、前記第１のしきい値と前記センサからの出力信号との比
較，前記第２のしきい値と前記センサからの出力信号と
の比較を行なうことにより２値化信号を出力する比較手
段と、この比較手段の出力により前記ピーク値及びボトム値が
リセットされる時、その時刻から所定時間遅延させた時
刻に前記第１のしきい値と第２のしきい値との相互間の
切り換えを行なわせる遅延手段と、を備えることを特徴
とするセンサ信号処理装置。
【請求項３】前記比較手段は、前記第１のしきい値と
第２のしきい値とを立ち上げまたは立ち下げるためのヒ
ステリシス特性を持つ正帰還回路を有することを特徴と
する請求項２に記載のセンサ信号処理装置。