JPH09331243A - ゼロクロス検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 交流信号のゼロクロスのタイミングの前後に
前記交流信号へノイズが重畳すると、タイミング信号に
は不要なノイズパルスが発生する課題があった。 【解決手段】 交流信号の瞬時値をグランドレベルの第
１の基準電圧と比較回路で比較して検出したゼロクロス
ポイントのタイミングをもとに、前記比較回路へ与えら
れている基準電圧を、前記第１の基準電圧より所定量電
位の高い第２の基準電圧へ切り替え、さらに前記比較回
路で前記第２の基準電圧と比較して検出した前記交流信
号のクロスポイントのタイミングをもとに、前記比較回
路へ与えられている基準電圧を前記第２の基準電圧から
前記第１の基準電圧へ切り替える基準電圧切替回路を備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、交流信号のゼロ
クロスポイントを検出し、検出したゼロクロスポイント
で変化するタイミング信号を生成するゼロクロス検出回
路に関するものである。

【０００２】

【従来の技術】図６は、従来のゼロクロス検出回路の構
成を示す回路図であり、図において、１は交流信号ｖｉ
ｎが入力される入力端子、２は入力端子１とＶｃｃ電源
との間に逆方向の極性で接続されている第１保護ダイオ
ード、３は入力端子１とグランドとの間に逆方向の極性
で接続されている第２保護ダイオードである。これら第
１保護ダイオード２と第２保護ダイオード３は、入力端
子１から入力される交流信号の振幅をグランドレベルと
Ｖｃｃ電源電圧レベルとの間でクランプする機能を有し
ている。４はコンパレータであり、その非反転入力端子
は入力端子１へ接続され、反転入力端子はグランドレベ
ルへ接続され、このグランドレベルが基準電圧Ｖｒｅｆ
として用いられる。５はコンパレータ４で生成されたタ
イミング信号の出力端子である。

【０００３】次に動作について説明する。このゼロクロ
ス検出回路は、入力端子１から入力された交流信号の振
幅レベルをコンパレータ４によりグランドレベルと比較
し、その比較結果をタイミング信号Ｄｏｕｔとして出力
する。図７は、入力端子１から入力される交流信号ｖｉ
ｎとコンパレータ４から出力されるタイミング信号Ｄｏ
ｕｔとを示す波形図である。この波形図に示すように、
コンパレータ４の出力するタイミング信号Ｄｏｕｔは、
時刻ｔ０と時刻ｔ４で交流信号ｖｉｎの瞬時値がグラン
ドレベルの基準電圧Ｖｒｅｆを負から正の方向へ横切
り、交流信号ｖｉｎの振幅がグランドレベルより大きく
なるため‘Ｈ’レベルに立ち上がる。また、時刻ｔ３で
交流信号ｖｉｎの瞬時値がグランドレベルの基準電圧Ｖ
ｒｅｆを正から負の方向へ横切り、交流信号ｖｉｎの振
幅が負の振幅レベルへ移行してグランドレベルより小さ
くなるため、コンパレータ４の出力するタイミング信号
Ｄｏｕｔは‘Ｌ’レベルに立ち下がる。

【０００４】このようなゼロクロス検出回路において、
交流信号ｖｉｎにノイズが重畳する場合を考える。図６
のＮ１，Ｎ２はノイズを示しており、交流信号ｖｉｎへ
重畳されたグランド方向の負極性ノイズである。このよ
うなノイズが交流信号ｖｉｎへ重畳されそのピークがグ
ランドレベルに達した場合には、コンパレータ４の出力
するタイミング信号Ｄｏｕｔは‘Ｌ’レベルへ変化す
る。通常このようなノイズの幅は小さいため、‘Ｌ’レ
ベルへ変化したタイミング信号Ｄｏｕｔは、ノイズの幅
に応じて短時間の内に‘Ｈ’レベルへ戻る。従って、タ
イミング信号Ｄｏｕｔには本来のゼロクロスポイントで
発生するエッジの他に前記ノイズによるエッジが発生す
る。

【０００５】今、ノイズＮ１とノイズＮ２とのピーク値
が共に等しく、かつ交流信号の振幅最大値Ｖｍより小さ
いと仮定した場合、これらノイズによるタイミング信号
Ｄｏｕｔでのノイズパルスの発生は、交流信号ｖｉｎの
ゼロクロスポイントとノイズが交流信号ｖｉｎへ重畳す
るタイミングに応じて左右される。つまり、交流信号ｖ
ｉｎの瞬時値はＶｍｓｉｎωｔで変化しているため、例
えピークの小さなノイズであってもノイズの重畳するタ
イミングによってはノイズ先端がグランドレベルを下回
り、タイミング信号Ｄｏｕｔにノイズによるエッジが発
生する。ノイズＮ１はこのようなタイミングで交流信号
に重畳したノイズである。ノイズＮ２はノイズＮ１と同
程度のピーク値を有したノイズであるが、交流信号ｖｉ
ｎへ重畳するタイミングが前記ノイズＮ１より遅れてお
り、交流信号ｖｉｎの振幅がほぼ最大値を示す付近で交
流信号ｖｉｎへ重畳しているため、ノイズＮ２のピーク
先端はグランドレベルへ達しておらず、タイミング信号
ＤｏｕｔにはノイズＮ２によるノイズパルスが発生して
いない。

【０００６】このように交流信号ｖｉｎがゼロクロスす
る時刻ｔ０直後に交流信号ｖｉｎへ重畳されるグランド
方向のノイズは、そのピークが比較的小さい場合であっ
ても交流信号が正弦波の形態であることからノイズのピ
ーク先端がグランドレベルに達してしまい、タイミング
信号Ｄｏｕｔにはノイズの影響によるノイズパルスが発
生する。また、交流信号ｖｉｎの振幅値が正から負へ移
行する過程のゼロクロスの時刻ｔ３でも同様のことが生
じる。つまり、この場合には交流信号ｖｉｎの振幅が負
となる時刻ｔ３から時刻ｔ４の間で交流信号ｖｉｎに正
極性ノイズＮ３，Ｎ４が重畳すると、ほぼ同一のピーク
値を有したノイズであっても、ノイズＮ３についてはタ
イミング信号ＤｏｕｔにノイズＮ３によるノイズパルス
が発生し、ノイズＮ４についてはノイズパルスは発生し
ない。

【０００７】

【発明が解決しようとする課題】従来のゼロクロス検出
回路は以上のように構成されているので、ゼロクロス検
出回路の出力するタイミング信号Ｄｏｕｔをマイクロコ
ンピュータの割込み信号に利用したり、タイミング信号
Ｄｏｕｔのエッジを計数してその計数値を利用する場合
には、特に交流信号ｖｉｎのゼロクロスのタイミングの
前後に前記交流信号ｖｉｎへノイズが重畳すると、ノイ
ズによる影響がタイミング信号Ｄｏｕｔに現われ、タイ
ミング信号Ｄｏｕｔには不要なノイズパルスが発生す
る。この場合、ノイズの極性の違いによりタイミング信
号への影響は異なるが、タイミング信号Ｄｏｕｔをマイ
クロコンピュータの割込み信号に利用する場合には、前
記ノイズパルスのエッジにより割込みの回数が増加して
マイクロコンピュータのプログラム動作が遅くなってし
まう。またタイミング信号Ｄｏｕｔのエッジを計数して
その計数値を利用する場合には計数値が増えてしまい、
前記マイクロコンピュータや前記計数値を利用するシス
テムの正常な動作に支障を来す課題があった。

【０００８】この発明は上記のような課題を解決するた
めになされたもので、特に交流信号のゼロクロスポイン
トの近傍で前記交流信号に重畳されるノイズによるノイ
ズパルスの発生などのタイミング信号へ与える悪影響を
排除することの可能なゼロクロス検出回路を得ることを
目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の発明に係
るゼロクロス検出回路は、交流信号の瞬時値を第１の基
準電圧と比較回路で比較したときのゼロクロスポイント
のタイミングをもとに、前記比較回路へ与えられている
基準電圧を、前記第１の基準電圧から所定量電位の高い
第２の基準電圧へ切り替え、さらに前記比較回路で前記
交流信号を前記第２の基準電圧と比較して検出したクロ
スポイントのタイミングをもとに、前記比較回路へ与え
られている基準電圧を前記第２の基準電圧から前記第１
の基準電圧へ切り替える基準電圧切替回路を備えるよう
にしたものである。

【００１０】請求項２記載の発明に係るゼロクロス検出
回路は、振幅が正から負へ移行する過程の交流信号の瞬
時値を比較回路が第１の基準電圧と比較して検出したゼ
ロクロスポイントのタイミングで、前記比較回路に与え
られている基準電圧を第２の基準電圧へ切り替え、さら
に振幅が負から正へ移行した後の前記交流信号の瞬時値
を前記比較回路が前記第２の基準電圧と比較して検出し
たクロスポイントのタイミングで、前記比較回路に与え
られている基準電圧を前記第２の基準値から前記第１の
基準電圧へ切り替える基準電圧切替回路を備えるように
したものである。

【００１１】請求項３記載の発明に係るゼロクロス検出
回路は、複数の電界効果トランジスタを用いて各ゲート
電位を固定電位にしたときの前記各電界効果トランジス
タの電流増幅特性の違いから第２の基準電圧を生成する
基準電圧生成回路を備えるようにしたものである。

【００１２】請求項４記載の発明に係るゼロクロス検出
回路は、複数の異なった第２の基準電圧を有し、その複
数の第２の基準電圧の中からいずれかの第２の基準電圧
を基準電圧選択回路が選択し、基準電圧切替回路は第１
の基準電圧を第２の基準電圧へ切り替えるときには前記
基準電圧選択回路が選択した第２の基準電圧へ切り替え
を行う構成を備えるようにしたものである。

【００１３】請求項５記載の発明に係るゼロクロス検出
回路は、基準電圧切替回路が、第１の基準電圧を比較回
路へ与えるための第１のスイッチ回路と、複数の異なっ
た第２の基準電圧のいずれかを前記比較回路へ与えるた
めの各第２の基準電圧毎に設けられた第２のスイッチ回
路とを備え、基準電圧選択回路が、前記複数の第２の基
準電圧のいずれかを選択するための基準電圧選択情報を
記憶したレジスタと、振幅が正から負へ移行する過程の
交流信号の瞬時値を前記比較回路で第１の基準電圧と比
較して検出したゼロクロスポイントのタイミングで、前
記レジスタに設定された基準電圧選択情報により前記第
２のスイッチ回路のいずれかを選択して導通させるゲー
ト回路とを備えるようにしたものである。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
ゼロクロス検出回路の構成を示す回路図であり、図にお
いて、１は交流信号ｖｉｎが入力される入力端子、２は
入力端子１とＶｃｃ電源との間に逆方向の極性で接続さ
れている第１保護ダイオード、３は入力端子１とグラン
ドとの間に逆方向の極性で接続されている第２保護ダイ
オードである。これら第１保護ダイオード２と第２保護
ダイオード３は、入力端子１から入力される交流信号の
振幅をグランドレベルとＶｃｃ電源電圧レベルとの間で
クランプする機能を有している。４はコンパレータ（比
較回路）であり、その非反転入力端子は入力端子１へ接
続されている。また、反転入力端子にはグランドレベル
の第１の基準電圧Ｖｒｅｆ１あるいはグランドレベルよ
り所定量電位の高い第２の基準電圧Ｖｒｅｆ２が供給さ
れる。

【００１５】６は抵抗Ｒ１と抵抗Ｒ２との直列回路をＶ
ｃｃ電源とグランド間へ接続し、抵抗Ｒ１と抵抗Ｒ２と
の比によりＶｃｃ電源電圧レベルを分圧することで第２
の基準電圧Ｖｒｅｆ２を生成する基準電圧生成回路であ
る。抵抗Ｒ１と抵抗Ｒ２との比は例えば９対１の比に設
定されている。９はコンパレータ４の出力を反転するイ
ンバータ回路である。７，８はトランスミッションゲー
トであり、トランスミッションゲート７は基準電圧生成
回路６で生成した前記第２の基準電圧Ｖｒｅｆ２をコン
パレータ４の反転入力端子へ供給する際の制御を行う。
また、トランスミッションゲート（第１のスイッチ回
路）８はグランドレベルの第１の基準電圧Ｖｒｅｆ１を
コンパレータ４の反転入力端子へ供給する際の制御を行
う。

【００１６】トランスミッションゲート７の一方の制御
端子はインバータ回路９の出力側へ接続され、他方の制
御端子はインバータ回路９の入力側と接続されている。
またトランスミッションゲート８の一方の制御端子はイ
ンバータ回路９の入力側と接続され、他方の制御端子は
インバータ回路９の出力側へ接続されている。１０は基
準電圧生成回路６、トランスミッションゲート７，８、
インバータ回路９などを有した基準電圧切替回路であ
る。

【００１７】次に動作について説明する。先ず、交流信
号のゼロクロスポイントの近傍、特に交流信号ｖｉｎの
瞬時値が負から正へ移行する過程のゼロクロスポイント
Ｐ１の近傍で交流信号に重畳されたノイズの影響につい
て説明する。図２は、コンパレータ４の非反転入力端子
へ入力される交流信号ｖｉｎと、コンパレータ４から出
力されるタイミング信号Ｄｏｕｔとを示す波形図であ
る。最初、コンパレータ４の出力するタイミング信号Ｄ
ｏｕｔは‘Ｌ’レベルとなっていると仮定する。この結
果、トランスミッションゲート７が導通しており、第２
の基準電圧Ｖｒｅｆ２がコンパレータ４の反転入力端子
へ入力されている。この状態で交流信号ｖｉｎがコンパ
レータ４の非反転入力端子へ入力され、負から正へ移行
する交流信号ｖｉｎの瞬時値がクロスポイントＰ２で第
２の基準電圧Ｖｒｅｆ２を越えると、コンパレータ４の
出力は時刻ｔ０で‘Ｈ’レベルへ変化する。この結果、
トランスミッションゲート７が非導通となる一方、トラ
ンスミッションゲート８が導通する。従って、コンパレ
ータ４の反転入力端子へ供給される基準電圧はグランド
レベルの第１の基準電圧Ｖｒｅｆ１となる。

【００１８】その後、交流信号ｖｉｎの瞬時値が正から
負へ移行すると、交流信号ｖｉｎの瞬時値はコンパレー
タ４で第１の基準電圧Ｖｒｅｆ１と比較される。そし
て、時刻ｔ１で交流信号ｖｉｎの瞬時値が第１の基準電
圧Ｖｒｅｆ１を下回ることで、コンパレータ４の出力は
‘Ｌ’レベルへ変化する。また、これと同時にそれまで
導通していたトランスミッションゲート８が非導通とな
るとともに、非導通であったトランスミッションゲート
７が導通し、コンパレータ４の反転入力端子へ第２の基
準電圧Ｖｒｅｆ２が供給されるようになる。

【００１９】このように、交流信号ｖｉｎの瞬時値と比
較される基準電圧が切り替わる状態で、図２に示すよう
なタイミングで負極性のノイズＮ１とノイズＮ２とが交
流信号ｖｉｎに重畳した場合を考える。ノイズＮ１とノ
イズＮ２のピーク値は両者ほぼ等しく、ノイズＮ２はノ
イズＮ１より遅れて交流信号ｖｉｎに重畳し、また、ノ
イズＮ１とノイズＮ２のピーク値は第２の基準電圧Ｖｒ
ｅｆ２とほぼ等しい値を示していると仮定する。従来の
ゼロクロス検出回路では、交流信号ｖｉｎと比較される
基準値はグランドレベルに固定されていたため、ノイズ
Ｎ１が図２に示すタイミングで交流信号ｖｉｎに重畳し
たときには破線で示すノイズパルス１１がコンパレータ
４の出力するタイミング信号Ｄｏｕｔへ現われる。これ
に対し、この実施の形態のゼロクロス検出回路では、ノ
イズＮ１が重畳されているときに交流信号ｖｉｎと比較
されている基準値は第２の基準値Ｖｒｅｆ２であるた
め、コンパレータ４の出力するタイミング信号Ｄｏｕｔ
にはノイズＮ１によるノイズパルスは出現しない。

【００２０】従って、交流信号ｖｉｎのゼロクロスポイ
ントの近傍、特に交流信号ｖｉｎの瞬時値が負から正へ
移行する過程の第１の基準電圧Ｖｒｅｆ１と交差するゼ
ロクロスポイントＰ１から第２の基準電圧Ｖｒｅｆ２と
交差するクロスポイントＰ２までの期間に交流信号ｖｉ
ｎへ負極性のノイズが重畳しても、ノイズのピーク値の
大きさにかかわらずコンパレータ４の出力するタイミン
グ信号Ｄｏｕｔには影響が及ばない。

【００２１】次に、交流信号ｖｉｎのゼロクロスポイン
トの近傍、特に交流信号ｖｉｎの瞬時値が正から負へ移
行する過程のゼロクロスポイントＰ３の近傍で交流信号
に重畳されたノイズの影響について説明する。

【００２２】図２に示すようなタイミングで正極性のノ
イズＮ３とノイズＮ４とが交流信号ｖｉｎに重畳した場
合を考える。ノイズＮ３とノイズＮ４のピーク値は両者
ほぼ等しく、ノイズＮ４はノイズＮ３より遅れて交流信
号ｖｉｎに重畳し、また、ノイズＮ３とノイズＮ４のピ
ーク値は第２の基準電圧Ｖｒｅｆ２とほぼ同等な値を示
していると仮定する。従来のゼロクロス検出回路では、
交流信号ｖｉｎと比較される基準値はグランドレベルに
固定されていたため、ノイズＮ３が図２に示すタイミン
グで交流信号ｖｉｎに重畳したときには破線で示すノイ
ズパルス１２がコンパレータ４の出力するタイミング信
号Ｄｏｕｔへ現われる。これに対し、この実施の形態の
ゼロクロス検出回路では、ノイズＮ３が重畳されている
タイミングで交流信号ｖｉｎと比較される基準値は第２
の基準値Ｖｒｅｆ２であるため、コンパレータ４の出力
するタイミング信号ＤｏｕｔにはノイズＮ３によるノイ
ズパルスは出現しない。

【００２３】従って、交流信号ｖｉｎのゼロクロスポイ
ントの近傍、特に交流信号ｖｉｎの瞬時値が正から負へ
移行する過程の第１の基準電圧と交差するゼロクロスポ
イントの直後に、交流信号ｖｉｎへピーク値がＶｃｃ／
１０を越えない範囲の正極性のノイズが重畳しても、コ
ンパレータ４の出力するタイミング信号には影響が及ば
ない。

【００２４】実施の形態２．図３は、この発明の実施の
形態２によるゼロクロス検出回路の構成を示す回路図で
あり、図３において図１と同一または相当の部分につい
ては同一符号を付し説明を省略する。この実施の形態２
では、基準電圧生成回路の構成が実施の形態１と異なっ
ている。図において、２１と２２はＭＯＳＦＥＴ（電界
効果トランジスタ）であり、共にゲートがＶｃｃ電源に
接続されており、各ＭＯＳＦＥＴにはＶｃｃ電源電圧が
印加され、各ＭＯＳＦＥＴは定電流を流す状態になって
いる。そして、各ＭＯＳＦＥＴの電流増幅特性βの違い
から第２の基準電圧Ｖｒｅｆ２が生成される。２３は基
準電圧生成回路、３０は基準電圧切替回路である。第２
の基準電圧Ｖｒｅｆ２と第１の基準電圧Ｖｒｅｆ１を用
いたゼロクロス検出動作は前記実施の形態１のゼロクロ
ス検出回路と同様であり、同様の効果を奏することにな
るが、基準電圧生成に抵抗の分圧回路を用いるのではな
くＭＯＳＦＥＴを使用していることから、ＬＳＩチップ
として他の回路と一体的に構成する場合に基準電圧生成
回路の構成が容易である効果がある。

【００２５】実施の形態３．図４は、この発明の実施の
形態３によるゼロクロス検出回路の構成を示す回路図で
ある。この実施の形態３のゼロクロス検出回路では、グ
ランドレベルの第１の基準電圧Ｖｒｅｆ１の切り替えは
前記実施の形態１と同様に行われるが、第２の基準電圧
への切り替えは、電位の異なった複数の、例えば２種類
の第２の基準電圧Ｖｒｅｆ２１，Ｖｒｅｆ２２の中から
基準電圧選択情報に従って選択された第２の基準電圧へ
切り替えられる。

【００２６】図４において図１と同一または相当の部分
については同一符号を付し説明を省略する。４０は基準
電圧生成回路であり、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の
直列回路により構成され、Ｖｃｃ電源とグランド間に接
続されている。そして抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の
抵抗値の比は９対１対１の比に設定されており、この抵
抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の直列回路によりＶｃｃ電
源電圧が分圧され、抵抗Ｒ１と抵抗Ｒ２との接続点から
Ｖｃｃ・２／１１の電位の第２の基準電圧が得られ、抵
抗Ｒ２と抵抗Ｒ３との接続点からはＶｃｃ／１１の電位
の第２の基準電圧が得られる。４１，４２はトランスミ
ッションゲート（第２のスイッチ回路）であり、トラン
スミッションゲート４１は基準電圧生成回路４０の抵抗
Ｒ１と抵抗Ｒ２との接続点の電位である第２の基準電圧
Ｖｒｅｆ２２をコンパレータ４の反転入力端子へ供給す
るための制御を行う。また、トランスミッションゲート
４２は抵抗Ｒ２と抵抗Ｒ３との接続点の電位である第２
の基準電圧Ｖｒｅｆ２１をコンパレータ４の反転入力端
子へ供給するための制御を行う。

【００２７】４３，４５はインバータ回路であり、トラ
ンスミッションゲート４１の一方の制御端子はインバー
タ回路４３の出力側と接続され、他方の制御端子はイン
バータ回路４３の入力側と接続されている。またトラン
スミッションゲート４２の一方の制御端子はインバータ
回路４５の出力側と接続され、他方の制御端子はインバ
ータ回路４５の入力側と接続されている。

【００２８】４４，４６は２入力のＮＡＮＤ回路（ゲー
ト回路）、４７は基準電圧選択情報をそれぞれ記憶した
記憶素子４８，４９から構成されたレジスタである。Ｎ
ＡＮＤ回路４４の出力側はインバータ回路４３の入力側
と接続され、ＮＡＮＤ回路４４の一方の入力端子はレジ
スタ４７の記憶素子４８と接続され、ＮＡＮＤ回路４４
の他方の入力端子はインバータ回路９の出力側と接続さ
れている。また、ＮＡＮＤ回路４６の出力側はインバー
タ回路４５の入力側と接続され、ＮＡＮＤ回路４６の一
方の入力端子はレジスタ４７の記憶素子４９と接続さ
れ、ＮＡＮＤ回路４６の他方の入力端子はインバータ回
路９の出力側と接続されている。

【００２９】そして、トランスミッションゲート８，４
１，４２とインバータ回路９，４３，４５により基準電
圧切替回路６１が構成され、インバータ回路９とＮＡＮ
Ｄ回路４４，４６とレジスタ４７により基準電圧選択回
路６２が構成される。５０は基準電圧生成回路４０と基
準電圧切替回路６１と基準電圧選択回路６２を備えた基
準電圧制御部である。

【００３０】次に動作について説明する。このゼロクロ
ス検出回路では、グランドレベルの第１の基準電圧Ｖｒ
ｅｆ１の切り替えは前記実施の形態１と同様に行われ
る。第２の基準電圧への切り替えは、レジスタ４７の各
記憶素子４８，４９に記憶された基準電圧選択情報に従
って行われる。この基準電圧選択情報が例えば記憶素子
４８に“１”として記憶され、記憶素子４９には“０”
として記憶されている情報であると、コンパレータ４の
出力が‘Ｌ’レベルのときにはＮＡＮＤ回路４４の出力
が‘Ｌ’レベル、ＮＡＮＤ回路４６の出力が‘Ｈ’レベ
ルとなっている。従って、トランスミッションゲート４
１が導通し、トランスミッションゲート４２は非導通の
状態にある。このため、導通しているトランスミッショ
ンゲート４１を介して抵抗Ｒ１と抵抗Ｒ２との接続点か
ら得られる電位の高い方の第２の基準電圧Ｖｒｅｆ２２
（Ｖｃｃ・２／１１）が選択されて、コンパレータ４の
反転入力端子へ印加される。なお、選択される第２の基
準電圧を低い方の第２の基準電圧Ｖｒｅｆ２１（Ｖｃｃ
／１１）にしたい場合には、基準電圧選択情報として記
憶素子４８に“０”、記憶素子４９には“１”を記憶す
る。

【００３１】図５は、このようにして選択された第２の
基準電圧を用いたときのコンパレータ４から出力される
タイミング信号Ｄｏｕｔと交流信号ｖｉｎとを示す波形
図である。この実施の形態３でも実施の形態１と同様の
効果を奏することになるが、この実施の形態３のゼロク
ロス検出回路では、ノイズの発生しやすい環境下で使用
することがあらかじめ判明している場合、第２の基準電
圧を高い方の第２の基準電圧Ｖｒｅｆ２２に設定してタ
イミング信号を生成する。

【００３２】このようにすると、交流信号ｖｉｎのゼロ
クロスポイントの近傍、特に図５に示す交流信号ｖｉｎ
の瞬時値が負から正へ移行する過程で第１の基準電圧Ｖ
ｒｅｆ１と交差するゼロクロスポイントＰ４から、電位
の高い方の前記第２の基準電圧Ｖｒｅｆ２２と交差する
時刻ｔ３のクロスポイントＰ５までの期間に交流信号ｖ
ｉｎへ負極性のノイズが重畳しても、ノイズのピークの
大きさにかかわらずコンパレータ４の出力するタイミン
グ信号Ｄｏｕｔには影響が及ばない。つまり、交流信号
ｖｉｎに重畳されたノイズによるタイミング信号Ｄｏｕ
ｔへ及ぼす影響が排除される期間が、前記実施の形態１
のゼロクロス検出回路に比べて、時刻ｔ０から時刻ｔ３
までの期間、第２の基準電圧Ｖｒｅｆ２２のレベルに応
じて延長されることになる。

【００３３】また、交流信号ｖｉｎのゼロクロスポイン
トの近傍、特に交流信号ｖｉｎの瞬時値が正から負へ移
行する過程の第１の基準電圧Ｖｒｅｆ１と交差するゼロ
クロスポイントＰ６直後に、ピークの先端が第２の基準
電圧Ｖｒｅｆ２２のレベルＶｃｃ・２／１１を越えない
範囲の正極性のノイズＮ３，Ｎ４が交流信号ｖｉｎへ重
畳しても、コンパレータ４の出力するタイミング信号Ｄ
ｏｕｔには影響が及ばない。

【００３４】従って、この実施の形態３では、ゼロクロ
ス検出回路の使用される環境がノイズの発生しやすい環
境であるか否かに応じて第２の基準電圧を切り替えて使
用することができるため、ノイズ環境に応じて柔軟にノ
イズ耐性を変えることができる。

【００３５】

【発明の効果】以上のように、請求項１記載の発明によ
れば、交流信号の瞬時値をグランドレベルの第１の基準
電圧と比較回路で比較して検出したゼロクロスポイント
のタイミングをもとに、前記比較回路へ与えられている
基準電圧を、前記第１の基準電圧から第２の基準電圧へ
切り替え、さらに前記比較回路で前記第２の基準電圧と
比較して検出した前記交流信号のクロスポイントのタイ
ミングをもとに、前記比較回路へ与えられている基準電
圧を前記第２の基準電圧から前記第１の基準電圧へ切り
替える基準電圧切替回路を備えるように構成したので、
前記第２の基準電圧へ基準電圧の切り替えが行われるゼ
ロクロスポイントの直後に前記交流信号へ重畳した正極
性のノイズ、あるいは前記第１の基準電圧へ基準電圧の
切り替えが行われる前記クロスポイントの直前に前記交
流信号へ重畳した負極性のノイズによるノイズパルスの
発生などのタイミング信号へ与える悪影響を有効に防止
できる効果がある。

【００３６】請求項２記載の発明によれば、振幅が正か
ら負へ移行する過程の交流信号の瞬時値を比較回路が第
１の基準電圧と比較して検出したゼロクロスポイント
で、前記比較回路に与えられている基準電圧を第２の基
準電圧へ切り替え、さらに振幅が負から正へ移行した後
の前記交流信号の瞬時値を前記比較回路が前記第２の基
準電圧と比較して検出したクロスポイントで、前記比較
回路に与えられている基準電圧を前記第１の基準電圧へ
切り替える基準電圧切替回路を備えるように構成したの
で、前記第２の基準電圧へ基準電圧の切り替えが行われ
るゼロクロスポイントの直後に前記交流信号へ重畳した
正極性のノイズに対してノイズマージンを増加させるこ
とができ、ノイズパルスの発生などのタイミング信号へ
与える悪影響を有効に防止する効果がある。また、前記
第１の基準電圧へ基準電圧の切り替えが行われる前記ク
ロスポイントの直前に前記交流信号へ重畳した負極性の
ノイズに対しては、そのピーク値の大きさにかかわらず
ノイズパルスの発生などのタイミング信号へ与える悪影
響を有効に防止する効果がある。

【００３７】請求項３記載の発明によれば、複数の電界
効果トランジスタを用いて各ゲート電位を固定電位にし
たときの前記各電界効果トランジスタの電流増幅特性の
違いから第２の基準電圧を生成する基準電圧生成回路を
備えるように構成したので、ＬＳＩチップなどに他の回
路と共に一体的に構成することが容易になり、交流信号
へ重畳したノイズによるノイズパルスの発生などのタイ
ミング信号へ与える悪影響を有効に防止する機能を有し
たＬＳＩチップの実現が可能になる効果がある。

【００３８】請求項４記載の発明によれば、基準電圧選
択回路が複数の異なった第２の基準電圧の中から選択し
たいずれかの第２の基準電圧へ、第１の基準電圧を基準
電圧切替回路が切り替えるように構成したので、異なっ
たレベルの第２の基準電圧をノイズ環境に応じて選択す
ることが可能となり、交流信号へ重畳したノイズによる
ノイズパルスの発生などのタイミング信号へ与える悪影
響を防止する能力をノイズ環境に応じて柔軟に変えられ
る効果がある。

【００３９】請求項５記載の発明によれば、複数の異な
った第２の基準電圧毎に設けられた第２のスイッチ回路
の導通，非導通が制御されることで前記複数の第２の基
準電圧のいずれかを比較回路へ与える基準電圧切替回路
と、瞬時値が正から負へ移行する過程の交流信号の瞬時
値を第１の基準電圧と比較して検出したゼロクロスポイ
ントのタイミングで、基準電圧選択情報に応じた前記第
２のスイッチ回路を導通，非導通させる基準電圧選択回
路とを備えるように構成したので、前記基準電圧選択情
報により異なったレベルの第２の基準電圧をノイズ環境
に応じて選択することが可能となり、交流信号へ重畳し
たノイズによるノイズパルスの発生などのタイミング信
号へ与える悪影響をノイズ環境に応じて柔軟に変えられ
る効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるゼロクロス検
出回路の構成を示す回路図である。

【図２】 この発明の実施の形態１によるゼロクロス検
出回路の動作を示す交流信号とタイミング信号の波形図
である。

【図３】 この発明の実施の形態２によるゼロクロス検
出回路の構成を示す回路図である。

【図４】 この発明の実施の形態３によるゼロクロス検
出回路の構成を示す回路図である。

【図５】 この発明の実施の形態３によるゼロクロス検
出回路の動作を示す交流信号とタイミング信号の波形図
である。

【図６】 従来のゼロクロス検出回路の構成を示す回路
図である。

【図７】 従来のゼロクロス検出回路の動作を示す交流
信号とタイミング信号の波形図である。

【符号の説明】

４ コンパレータ（比較回路）、８ トランスミッショ
ンゲート（第１のスイッチ回路）、１０，６１ 基準電
圧切替回路、２１，２２ ＭＯＳＦＥＴ（電界効果トラ
ンジスタ）、２３ 基準電圧生成回路、４１，４２ ト
ランスミッションゲート（第２のスイッチ回路）、４７
レジスタ、４４，４６ ＮＡＮＤ回路（ゲート回
路）、６２ 基準電圧選択回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流信号の瞬時値をグランドレベルの第
   １の基準電圧と比較回路で比較して前記交流信号のゼロ
   クロスポイントを検出し、ゼロクロスポイントを検出し
   たタイミングで変化するタイミング信号を生成するゼロ
   クロス検出回路において、前記比較回路へ与えられてい
   る基準電圧を、前記ゼロクロスポイントの検出タイミン
   グをもとに前記第１の基準電圧より所定量電位の高い第
   ２の基準電圧へ切り替え、さらに前記比較回路で前記第
   ２の基準電圧と比較して検出した前記交流信号のクロス
   ポイントのタイミングをもとに、前記比較回路へ与えら
   れている基準電圧を前記第２の基準電圧から前記第１の
   基準電圧へ切り替える基準電圧切替回路を備えたことを
   特徴とするゼロクロス検出回路。
2. 【請求項２】 基準電圧切替回路は、振幅が正から負へ
   移行する過程の前記交流信号の瞬時値を比較回路が第１
   の基準電圧と比較して検出したゼロクロスポイントのタ
   イミングで、前記比較回路に与えられている基準電圧を
   第２の基準電圧へ切り替え、さらに振幅が負から正へ移
   行した後の前記交流信号の瞬時値を前記比較回路が前記
   第２の基準電圧と比較して検出したクロスポイントのタ
   イミングで、前記比較回路に与えられている基準電圧を
   前記第１の基準電圧へ切り替えることを特徴とする請求
   項１記載のゼロクロス検出回路。
3. 【請求項３】 複数の電界効果トランジスタを用いて各
   ゲート電位を固定電位にしたときの前記各電界効果トラ
   ンジスタの電流増幅特性の違いから前記第２の基準電圧
   を生成する基準電圧生成回路を備えていることを特徴と
   する請求項１または請求項２記載のゼロクロス検出回
   路。
4. 【請求項４】 複数の異なった第２の基準電圧と、該複
   数の第２の基準電圧の中からいずれかの第２の基準電圧
   を選択する基準電圧選択回路を備え、基準電圧切替回路
   は第１の基準電圧を前記基準電圧選択回路により選択さ
   れた第２の基準電圧へ切り替えることを特徴とする請求
   項１から請求項３のうちのいずれか１項記載のゼロクロ
   ス検出回路。
5. 【請求項５】 基準電圧切替回路は、第１の基準電圧を
   比較回路へ与えるための第１のスイッチ回路と、複数の
   異なった第２の基準電圧のいずれかを前記比較回路へ与
   えるための第２の基準電圧毎に設けられた第２のスイッ
   チ回路とを備え、基準電圧選択回路は前記複数の第２の
   基準電圧のいずれかを選択するための基準電圧選択情報
   を記憶したレジスタと、振幅が正から負へ移行する過程
   の交流信号の瞬時値を前記比較回路で前記第１の基準電
   圧と比較して検出したゼロクロスポイントで、前記レジ
   スタに設定された基準電圧選択情報により前記第２のス
   イッチ回路のいずれかを選択して導通させるゲート回路
   とを備えていることを特徴とする請求項４記載のゼロク
   ロス検出回路。