KR920009191B1 - 리세트회로 - Google Patents

리세트회로 Download PDF

Info

Publication number
KR920009191B1
KR920009191B1 KR1019890019639A KR890019639A KR920009191B1 KR 920009191 B1 KR920009191 B1 KR 920009191B1 KR 1019890019639 A KR1019890019639 A KR 1019890019639A KR 890019639 A KR890019639 A KR 890019639A KR 920009191 B1 KR920009191 B1 KR 920009191B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
voltage vcc
vcc
reset
Prior art date
Application number
KR1019890019639A
Other languages
English (en)
Other versions
KR910012871A (ko
Inventor
김용근
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890019639A priority Critical patent/KR920009191B1/ko
Publication of KR910012871A publication Critical patent/KR910012871A/ko
Application granted granted Critical
Publication of KR920009191B1 publication Critical patent/KR920009191B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

리세트회로
제1도는 종래의 리세트 회로도.
제2도는 제1도의 동작 파형도.
제3도는 본 발명에 따른 리세트 회로도.
제4도는 제3도의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 리세트신호 발생부 20 : 충전부
30 : 전원하강 감지부 q11-q12 : 트랜지스터
r11-r15 : 저항 c11-c12 : 캐패시터
d11-d12 : 다이오드
본 발명은 리세트(Reset)의 회로에 관한 것으로, 특히 마이크로프로세서 (Micro-Processor)에 의해 제어되는 시스템(System)에 있어서 전원전압의 상승 및 하강시에 정확한 리세트 신호를 발생하는 회로에 관한 것이다.
통상적으로 마이크로프로세서를 사용한 제어시스템은 전원(Power)이 온되어 전원전압이 상승할 때 리세트 신호를 발생시켜 마이크로프로세서를 리세트 시킨다. 이에 따라 상기 마이크로프로세서는 상기 리세트 신호에 의해 초기화 프로그램(Program)을 수행하여 상기 시스템을 제어하게 된다.
제1a도는 종래의 리세트 회로도로서, 저항(R1)과 다이오드(D1)와 캐패시터 (C1)로 구성되어 있다. 상기 제1a도는 회로에 제2a도와 같이 시간에 따라 전압이 변화하는 전원전압(Vcc)이 인가될 때 리세트 출력은 다음과 같이 된다. 먼저 전원전압(Vcc)이 상승하는 구간 즉, 시간 t가 o＜t＜tON인 구간에서는 저항(R1)과 캐패시터(C1)의 시정 수에 의해 제 2b도와 같이 전원전압(Vcc)보다 지연되어 출력된다. 다음에 전원전압(Vcc)이 하강하는 구간 즉, 시간 t가 tOFF＜t인 구간에서는 상기 캐패시터(C1)에 충전된 전압이 다이오드(D1)에 의해 전원전압(Vcc) 측을 통하여 방전됨으로써 리세트 출력은 제 2b도와 같이 전원전압(Vcc)의 하강 파형에 따른다.
상기한 바와 같이 제1a도와 같은 리세트 회로는 전원전압(Vcc)의 변화에 따른 리세트 출력이 제 2b도와 같이 부정확한 디지털(Digital) 전압파형의 리세트 신호가 됨으로써 전원의 온/오프(On/Off)시 또는 입력 전원에 잡음이 섞여 입력될 때 시스템의 마이크로프로세서를 정확히 리세트 시킬 수 없는 문제점이 있었다.
제1b도는 종래의 다른 리세트 회로도로서, 저항(R5-R6)과 캐패시터(C5)와 다이오드(D5) 및 트랜지스터(Q1)로 구성된다. 상기 제1b도의 회로에 제2c도와 같이 시간에 따라 전압이 변화하는 전원전압(Vcc)이 인가될 때 리세트 출력은 다음과 같이 된다. 먼저 전원전압(Vcc)이 상승하는 구간 즉, 시간 t가 o＜t＜tON인 구간에서는 캐패시터(C5)를 통하여 트랜지스터(Q1)의 베이스 단자에 상기 전원전압(Vcc)이 인가되므로 상기 트랜지스터(Q1)은 온된다. 이에 따라 상기 트랜지스터(Q1)의 콜렉터 단자가 접지됨으로써 리세트 출력은 제2d도와 같이 정확한 디지털 전압파형의 리세트 신호로서 발생되어 시스템의 마이크로프로세서에 출력된다. 그러므로 상기 마이크로프로세서는 리세트 된다. 그러나 전원전압(Vcc)이 하강하는 구간 즉, 시간 t가 tOFF＜t인 구간에서 리세트 출력은 상기 제1a도의 리세트 회로에서와 마찬가지로, 제2d도에서와 같이 전원전압(Vcc)이 변화하는 시간 t가 o＜t＜tON인 구간에서는 제1a도의 회로에 비해 리세트 출력의 전압 파형이 개선되나 tOFF＜t인 구간에서는 제 1a도의 회로의 리세트 출력과 동일하게 전원전압(Vcc)의 하강파형을 추이한다.
따라서 상기한 바와 같은 리세트 회로에서 발생되는 리세트 신호를 입력하는 시스템에서 전원의 오프시 또는 입력 전원에 잡음이 들어올 때 마이크로프로세서가 오동작하게 되는 문제점이 있었다.
따라서 본 발명의 목적은 마이크로프로세서에 의해 제어되는 시스템에 있어서, 전원전압의 상승 및 하강시 리세트 신호를 정확하게 발생하여 입력 전원의 잡음으로 인한 시스템의 오동작을 방지할 수 있는 리세트 회로를 제공함에 있다.
본 발명의 다른 목적은 마이크로프로세서에 의해 제어되는 시스템에 있어서, 전원전압의 상승시 전원전압을 충전하여 전원전압이 정상 상태인 동안 충전전압을 유지하고 전원전압의 하강시 충전된 전원전압에 의해 안정되게 리세트 신호를 발생할 수 있는 리세트 회로를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명은 전원전압이 상승되는 것에 응답하여 리세트 신호를 발생하며 상기 전원전압이 소정 전압 이하로 하강될 때 소정의 하강 감지 신호의 입력에 의해 리세트 신호를 발생하는 리세트 신호 발생부와, 상기 전원전압이 상승될 때 상기 전원전압을 충전하여 상기 전원전압이 정상 상태인 동안 충전전압을 유지하는 충전부와, 상기 전원전압이 소정전압 이하로 하강되는 경우에 상기 충전부의 충전전압에 의해 동작하여 상기 하강하는 전원전압을 상기 리세트 신호 발생부에 하강 감지 신호로서 인가하는 전원 하강 감지부로 구성하는 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 리세트 회로도로서, 전원전압(Vcc)이 상승되는 것에 응답하여 리세트 신호를 발생하며 상기 전원전압(Vcc)이 소정 전압 이하로 하강될 때 소정의 하강 감지신호의 입력에 의해 리세트 신호를 발생하는 리세트 신호 발생부(10)와, 상기 전원전압(Vcc)이 상승될 때 상기 전원전압(Vcc)을 충전하여 상기 전원전압(Vcc)이 정상 상태인 동안 충전전압을 유지하는 충전부(20)와, 상기 전원전압(Vcc)이 소정 전압 이하로 하강되는 경우에 상기 충전부(20)의 충전 전압에 의해 동작하여 상기 하강하는 전원전압(Vcc)을 상기 리세트 신호 발생부(10)에 하강 감지신호로서 인가하는 전원하강 감지부(30)로 구성된다.
상기 제3도의 구성 중 리세트신호 발생부(10)는 전술한 종래의 제1b도와 동일한 회로로서 전원전압(Vcc) 측과 접지사이에 캐패시터(C11) 및 다이오드(D11)를 역방향으로 직렬 접속하고, 저항(R15)을 통해 상기 전원전압(Vcc) 측에 콜렉터 단자가 접속되고 에미터 단자가 접지되는 트랜지스터(Q12)의 베이스 단자를 저항(R13)을 통해 상기 캐패시터(C11) 및 다이오드(D11)의 접속점에 접속하는 동시에 저항(R14)을 통하여 접지에 접속하여 구성된다. 충전부(20)는 전원전압(Vcc) 측과 접지 사이에 다이오드(D12) 및 캐패시터(C12)를 순방향으로 직렬 접속하여 구성된다. 전원하강 감지부(20)는 저항(R11)을 통해 상기 전원전압(Vcc) 측에 베이스 단자가 접속되는 트랜지스터(Q11)의 에미터 단자를 상기 다이오드(D12) 및 캐패시터(C12)의 접속점과 저항(R12)을 통한 상기 전원전압(Vcc) 측에 접속하며, 상기 트랜지스터(Q11)의 콜렉터 단자를 상기 저항(R13)을 통해 상기 트랜지스터(Q12)의 베이스 단자에 접속하여 구성된다.
제4도는 제3도의 동작파형도로서, 제4a도는 리세트 신호 발생부(10)와 충전부 (20) 및 전원하강 감지부(20)에 입력되는 전원전압(Vcc)의 파형으로서 전압이 시간 t에 따라 변화됨을 나타낸다.
제4b도는 리세트 신호 발생부(10)의 출력으로서 상기 전원전압(Vcc)의 변화에 따라 리세트 출력이 변화함을 보인 것이다.
이하 본 발명에 따른 제3도의 동작 예를 제4도의 동작 파형도를 참조하여 상세히 설명한다.
제3도의 회로에 제4a도와 같이 시간에 따라 전압이 변화하는 전원전압(Vcc)이 인가될 때 리세트 출력은 다음과 같이 된다.
첫 번째로 제4a도에서 전원전압(Vcc)이 상승하는 구간 즉, 시간 t가 o＜t＜tON인 구간에서는 상기 전원전압(Vcc)은 다이오드(D12)를 통하여 캐패시터(C12)에 급속히 충전이 되며 트랜지스터(Q11)의 베이스에 상기 전원전압(Vcc)이 인가됨으로써 상기 트랜지스터(Q11)는 오프된다.
또한 상기 전원전압(Vcc)은 리세트 신호 출력부(10)의 캐패시터(C11) 및 저항(R13)을 통하여 트랜지스터(Q12)의 베이스 단자에 인가됨으로써 트랜지스터(Q12)를 온 시킨다. 이에 따라 상기 트랜지스터(Q12)의 콜렉터단자에서는 제4b도와 같이 ＂로우＂의 전압이 되는 리세트 신호가 출력된다. 여기서 저항(R14)는 상기 트랜지스터(Q12)의 베이스 단자 보호 및 온/오프 동작을 확실하게 하기 위한 저항이고, 다이오드(D11)는 전원전압(Vcc)의 하강시에 캐패시터(Q11)의 전하를 방전시키기 위한 방전용 다이오드이다.
그러므로 상기한 바와 같이 전원이 온 되어 전원전압(Vcc)이 상승될 때에는 전술한 종래의 제1b도의 회로와 동일한 동작이 이루어진다.
두 번째로 제4a도에서 전원전압(Vcc)이 정상상태인 구간 즉, 시간 t가 tON＜t＜tOFF인 구간에서는 캐패시터(C11-C12)가 충전이 완료된 상태이므로 트랜지스터(Q11-Q12)는 모두 오프 상태가 된다. 이에 따라 리세트 출력은 제4b도와 같이 전원전압(Vcc)에 의한 ＂하이＂의 전압이 되므로 리세트 신호는 출력되지 않게 된다. 이때 상기 캐패시터(C11)에는 전원전압(Vcc)의 전압이 충전되어 있게 되며, 상기 캐패시터(C12)에는 전원전압(Vcc)에서 다이오드(D12)의 도통전압을 뺀 전압이 충전되어 있게 된다.
세 번째로 제4a도에서 전원전압(Vcc)이 하강하는 구간 즉, 시간 t가 tOFF＜t인 구간에서는 캐패시터(C11)에 충전되었던 전하는 다이오드(D11)를 통하여 방전된다. 그러나 이 때 상기 전원전압(Vcc)이 하강한다 해도 캐패시터(C12)에 충전된 전압은 변화하지 않고 충전되어 있는 전압을 계속 유지하고 있게 된다.
상기와 같은 상태에서 상기 전원전압(Vcc)이 계속 하강하여 트랜지스터(Q11)의 베이스-에미터간 전압(VBE)즉, 캐패시터(C12)로부터 트랜지스터(Q11)의 에미터 단자에 인가되는 전압과 상기와 같이 하강하는 상태에서 저항(R11)을 통하여 상기 트랜지스터(Q11)는 온 된다. 그러므로 제4a도와 같이 하강하는 전원전압(Vcc)을 전원으로 하여 전류가 하강감지신호도의 저항(R12)을 통해 트랜지스터(Q11)의 콜렉터 단자를 거쳐 저항(R13)을 통해 트랜지스터(Q12)의 베이스에 인가된다. 이에 따라 상기 트랜지스터(Q12)가 온 되어 상기 트랜지스터(Q12)의 콜렉터에서는 제4b도와 같이 ＂로우＂의 전압이 되는 리세트 신호가 출력된다. 즉, 상기 전원전압(Vcc)이 하강하여 정상상태의 전압보다 0.5V 이하가 되는 순간부터 상기 트랜지스터(Q11-Q12)가 온 되어 리세트 신호를 출력하게 되는 것이다.
따라서 전원전압(Vcc)이 상승될 때 뿐만 아니라 정상상태의 전압보다 0.5V 이하로 하강될 때에도 리세트 신호를 발생함으로써 입력 전원의 잡음으로 인한 시스템의 오동작을 방지할 수 있게 되는 것이다.
한편 일반적으로 트랜지스터에서 온 되기 위한 베이스-에미터간 전압은 모두 일정한 것이 아니고 각개의 소자마다 조금씩 다르게 된다. 이에 따라 전원전압(Vcc)이 하강될 시 상기 트랜지스터(Q12)가 온 됨으로써 리세트 신호가 발생되게 되는 전원전압(Vcc)의 크기도 소자마다 다르게 된다. 그러므로 트랜지스터 마다의 특성에 영향을 받게 되는 리세트 발생 전압의 오차 범위가 되도록 좁게 하여 안정된 동작을 하도록 할 필요가 있다.
이를 보다 상세하게 설명하면 다음과 같다. 전원전압(Vcc)이 정상일 때의 전압을 Vcc_NOMAL라 하고, 정상 상태에서 전원전압(Vcc)이 하강함에 따라 리세트 신호가 발생되는 전압을 Vcc_RESET라 하고, 다이오드(D12)의 도통전압을 VD_ON라 하며, 트랜지스터(Q11)가 온 되는 베이스-에미터간 전압을 VBE_ON라 하면, Vcc_RESET는 하기 식과 같이 된다.
Vcc_RESET= Vcc_NOMAL- VD12_ON- VBE_ON................................. (1)
상기 (1)식에서 Vcc_NOMAL-VD12_ON는 상기한 바와 같이 캐패시터(C12)에 충전되어 있는 전압으로서 일정하게 유지된다. 그러므로 트랜지스터(Q11)로서 사용되는 트랜지스터 각개의 VBE_ON의 오차가 예를 들어 0,1V라고 가정하면, Vcc_RESET의 오차는 상기 (1)식으로부터 VBE_ON의 오차와 동일하게 된다.
따라서 본 발명의 리세트회로에서 Vcc_RESET의 오차는 트랜지스터(Q11)의 VBE_ON의 오차보다 크지 않게 됨으로써 안정된 동작을 하게 된다.
상술한 바와 같이 본 발명은 마이크로프로세서에 의해 제어되는 시스템에 있어서 전원전압의 상승 및 하강시에 정확한 리세트 신호를 발생하는 회로로서 전원의 온/오프 또는 입력전원의 잡음이 시스템에 오동작의 영향을 미치는 것을 방지할 수 있는 잇점이 있다.

Claims (3)

  1. 마이크로프로세서에 의해 제어되는 시스템의 리세트 회로에 있어서, 전원전압(Vcc)이 상승되는 것에 응답하여 리세트 신호를 발생하여 상기 전원전압(Vcc)이 소정 전압 이하로 하강될 때 소정의 하강 감지신호의 입력에 의해 리세트 신호를 발생하는 리세트 신호 발생부(10)와, 상기 전원전압(Vcc)이 상승될 때 상기 전원전압(Vcc)을 충전하여 상기 전원전압(Vcc)이 정상인 상태인 동안 충전전압을 유지하는 충전부(20)와, 상기 전원전압(Vcc)이 소정 전압 이하로 하강되는 경우에 상기 충전부(20)의 충전전압에 의해 동작하여 상기 하강하는 전원전압(Vcc)을 상기 리세트 신호 발생부(10)에 하강 감지 신호로서 인가하는 전원하강 감지부(30)로 구성하는 것을 특징으로 하는 리세트 회로.
  2. 제1항에 있어서, 상기 충전부(20)가 전원전압(Vcc) 축과 접지 사이에 다이오드(D12) 및 캐패시터(C12)를 순방향으로 직렬 접속하여 구성하는 것을 특징으로 하는 리세트 회로.
  3. 제2항에 있어서, 상기 전원하강 감지부(30)가 저항(R11)을 통해 상기 전원전압(Vcc) 측에 베이스 단자가 접속되는 트랜지스터((Q11)의 에미터 단자를 상기 다이오드(D12) 및 캐패시터(C12)의 접속점과 저항(R12)을 통한 상기 전원전압(Vcc) 측에 접속하며, 상기 트랜지스터(Q11)의 콜렉터 단자를 상기 저항(R13)을 통해 상기 트랜지스터(Q12)의 베이스 단자에 접속하여 구성하는 것을 특징으로 하는 리세트 회로.
KR1019890019639A 1989-12-27 1989-12-27 리세트회로 KR920009191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019639A KR920009191B1 (ko) 1989-12-27 1989-12-27 리세트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019639A KR920009191B1 (ko) 1989-12-27 1989-12-27 리세트회로

Publications (2)

Publication Number Publication Date
KR910012871A KR910012871A (ko) 1991-08-08
KR920009191B1 true KR920009191B1 (ko) 1992-10-14

Family

ID=19293746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019639A KR920009191B1 (ko) 1989-12-27 1989-12-27 리세트회로

Country Status (1)

Country Link
KR (1) KR920009191B1 (ko)

Also Published As

Publication number Publication date
KR910012871A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US4429236A (en) Apparatus for generating pulses upon decreases in supply voltage
US4296338A (en) Power on and low voltage reset circuit
US4441031A (en) Power source voltage change discrimination circuit
US5910739A (en) Power-up/interrupt delay timer
US4245167A (en) Pulse generator for producing fixed width pulses
JP2863658B2 (ja) 特に自動車応用のためのマイクロプロセッサリセット装置
KR920009191B1 (ko) 리세트회로
KR0177093B1 (ko) Cpu 리셋회로
US4845379A (en) Sense circuit for detecting absence of a pulse train
JP2838212B2 (ja) のこぎり波発振器段
KR0177175B1 (ko) 적분기용 비교기회로
JP2869219B2 (ja) 安定化電源回路
JP2687159B2 (ja) 電源投入時のリセットパルス生成回路
KR900008956Y1 (ko) 마이컴 리세트 안정화 회로
KR100271056B1 (ko) 전원전압변동 검출회로
KR940007252B1 (ko) 리세트 회로
JPS622544Y2 (ko)
JP2730112B2 (ja) 直流２線式センサにおける電源リセット回路
KR930003911Y1 (ko) 시간차를 가지는 리세트회로
KR910008243Y1 (ko) 리세트 회로
KR870001256Y1 (ko) 리셋트 회로
JP3036280B2 (ja) タイマー回路
JPH0642767B2 (ja) システムリセット回路
JPH09331243A (ja) ゼロクロス検出回路
KR0175802B1 (ko) 파워굿신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee